技术领域
[0001] 本
发明属于超大规模集成
电路制造技术领域，涉及一种形成集成电路中超陡峭掺杂梯度和超浅结深的分子层掺杂方法。
背景技术
[0002] 从晶体管发明到现在的五十多年里，集成电路一直遵循摩尔定律发展，即：在价格不变的情况下，集成电路的集成度，每十八个月增加一倍，性能提升一倍。随着时间的推移，
半导体器件的特征尺寸已经从亚微米尺度缩小到纳米尺度，器件尺寸的缩小对掺杂技术提出了很大挑战，根据ITRS 2013的要求，对于栅长为11nm的多栅器件，源漏扩展区的结深须减小到6.1nm，而源漏扩展区的杂质浓度梯度仅为1.4nm/dec，因此，如何实现超浅结深、超陡峭掺杂梯度成为业界亟待解决的问题。
[0003] 现有传统的两大掺杂工艺为扩散和
离子注入，扩散由于工艺时间长、杂质横向扩散严重、均匀性差等劣势已不常用于纳米尺度集成电路的制备，取而代之的是离子注入技术。然而离子注入要实现浅结必须采用重离子入射和超低的注入
能量，重离子会引入较大的晶格损伤，而
低能离子注入容易引起
沟道效应和自溅射效应。另外，由于离子注入存在一个随机变化的射程偏差，因此也不利于实现陡峭掺杂分布。这些不足之处都极大地限制了离子注入在纳米尺度器件制备中的应用。
发明内容
[0004] 为了克服上述
现有技术的不足，本发明提供一种形成集成电路中超陡峭掺杂梯度和超浅结深的分子层掺杂方法，能够满足小尺寸器件中实现超陡峭掺杂梯度和超浅结深的要求。
[0005] 本发明提供的技术方案是：
[0006] 一种分子层掺杂方法，用于制备超陡峭掺杂梯度和超浅结深的小尺寸器件；包括如下步骤：
[0007] 1)去除待掺杂结构表面的沾污和自然
氧化层，露出待掺杂结构表面的氢键；
[0008] 2)在待掺杂结构表面
覆盖一层含杂质元素的有机分子，该有机分子与待掺杂结构表面形成共价键结合，作为掺杂的杂质源；
[0009] 3)淀积盖帽层，其目的是防止
退火时杂质元素外扩散；
[0010] 4)退火，其目的是使有机分子中的杂质元素进入待掺杂结构，形成超陡峭的掺杂梯度和超浅结深；
[0011] 5)去除有机分子以及盖帽层。
[0012] 进一步地，步骤1)中所述的待掺杂结构可以是
硅、锗等半导体材料，也可以是
石墨烯、二硫化钼等二维材料；可以是衬底，也可以是源漏、沟道等其它需要掺入杂质的结构；
[0013] 进一步地，步骤1)中去除表面沾污的方法可以是有机清洗、浓
硫酸清洗、发烟
硝酸清洗、
氨水和双氧水混合清洗等；
[0014] 进一步地，步骤1)中去除表面氧化层的方法可以是
盐酸清洗、
氢氟酸清洗等；
[0015] 进一步地，步骤2)中有机分子必须含有待掺杂的杂质元素，且在后续退火过程中，杂质元素能被驱入待掺杂结构形成电激活，如：掺P型杂质时，有机分子为含
硼元素的烯丙基硼酸频哪醇酯(allylboronic acid pinacol ester，ABAPE)，掺N型杂质时，有机分子为含磷元素的二乙基1-丙基膦酸酯(diethyl 1-propylphosphonate，DPP)等；
[0016] 进一步地，步骤2)中在待掺杂结构表面覆盖一层有机分子的方法，是将有机分子溶解在高闪点溶液(如1,3,5-三甲基苯)中，然后
旋涂在待掺杂结构上，最后在干燥无氧的100-200℃环境下反应2-3小时，即可得到只与待掺杂结构表面形成共价键的一薄层有机分子；
[0017] 进一步地，步骤3)中所述的盖帽层必须与待掺杂结构不发生化学反应，同时致密性良好，能阻挡后续退火时有机分子中的杂质元素向外扩散，如氧化硅、氧化
铝、氧化铪等，优选氧化硅；
[0018] 进一步地，步骤3)中所述的盖帽层淀积方法可以是
原子层淀积(Atomic Layer Deposition)、低压化学气相淀积(Low Pressure Chemical Vapor Deposition)、
等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition)、电感耦合等离子体增强化学气相淀积(Inductively Coupled Plasma Enhance Chemical Vapor Deposition)、溅射等。
[0019] 进一步地，步骤4)中所述的退火可以是快速热退火(Rapid Thermal Annealing)，尖峰退火(Spike Annealing)，闪耀退火(Flash Annealing)，激光退火(Laser Anealing)等先进退火技术，退火的时间和
温度根据所设计的掺杂浓度和结深来确定，温度越高，时间越长，得到的掺杂浓度就越高，结深越深。
[0020] 进一步地，步骤5)中去除有机分子和盖帽层的方法可以采用湿法
腐蚀工艺，例如，当盖帽层为氧化硅，有机分子为ABAPE时，腐蚀液可以采用氢氟酸，在常温下进行去除。
[0021] 与现有技术相比，本发明的有益效果是：
[0022] 本发明提供一种形成集成电路中超陡峭掺杂梯度和超浅结深的分子层掺杂方法，该方法具有如下几方面的优点：
[0023] a)可以实现结深小于2nm、杂质浓度梯度为0.6nm/dec的超浅结深、超陡峭掺杂分布，满足小尺寸器件对掺杂工艺的要求。
[0024] b)相比原位掺杂、离子注入掺杂结合激光退火、离子注入掺杂结合尖峰退火等技术，具有更高的掺杂浓度和杂质激活率。
[0025] c)由于杂质源是含有掺杂元素的
单层有机分子，并不像常规的掺杂工艺那样需要毫秒级的退火时间形成浅结，因此可大大放宽对后续退火工艺的要求。
[0026] d)对
石墨烯、二硫化钼等二维材料，以及
纳米线、
碳纳米管这种一维结构，仍然能进行有效掺杂，这是传统的离子注入工艺难以做到的。
[0027] e)相比离子注入工艺，不存在晶格损伤、沟道效应和射程偏差等问题。
[0028] f)完全和体硅CMOS工艺相兼容，工艺简单，成本代价小。
附图说明
[0029] 图1-6分别表示本发明提出的分子层掺杂的工艺流程；其中：
[0030] 图1是去除沾污和自然氧化层；
[0031] 图2是覆盖一层含杂质元素的有机分子；
[0032] 图3是淀积盖帽层；
[0033] 图4是退火；
[0034] 图5是去除有机分子和盖帽层；
[0035] 图6为图1～图5的图例；
[0036] 图7为利用本发明
实施例中采用分子层掺杂方法对硅衬底进行掺硼得到的二次离子质谱(SIMS)图。
具体实施方式
[0037] 下面结合附图，通过实施例进一步描述本发明，但不以任何方式限制本发明的范围。
[0038] 本发明提出一种实现超陡峭掺杂梯度和超浅结深的分子层掺杂方法，该方法能够满足小尺寸器件中实现超陡峭掺杂梯度和超浅结深的要求；包括以下步骤：
[0039] 1)去除待掺杂结构表面的沾污和自然氧化层，露出待掺杂结构表面的氢键；
[0040] 其中，待掺杂结构可以是硅、锗等半导体材料，也可以是石墨烯、二硫化钼等二维材料；可以是衬底，也可以是源漏、沟道等其它需要掺入杂质的结构；去除表面沾污的方法可以是有机清洗、浓硫酸清洗、发烟硝酸清洗、
氨水和双氧水混合清洗等；去除表面氧化层的方法可以是盐酸清洗、氢氟酸清洗等；
[0041] 2)在待掺杂结构表面覆盖一层含杂质元素的有机分子，该有机分子与待掺杂结构表面形成共价键结合，作为掺杂的杂质源；
[0042] 其中，有机分子必须含有待掺杂的杂质元素，且在后续退火过程中，杂质元素能被驱入待掺杂结构形成电激活，如：掺P型杂质时，有机分子为含硼元素的烯丙基硼酸频哪醇酯(allylboronic acid pinacol ester，ABAPE)，掺N型杂质时，有机分子为含磷元素的二乙基1-丙基膦酸酯(diethyl 1-propylphosphonate，DPP)等；
[0043] 进一步地，步骤2中在待掺杂结构表面覆盖一层有机分子的方法，是将有机分子溶解在高闪点溶液(如1,3,5-三甲基苯)中，然后旋涂在待掺杂结构上，最后在干燥无氧的100-200℃环境下反应2-3小时，即可得到只与待掺杂结构表面形成共价键的一薄层有机分子；
[0044] 3)淀积盖帽层，其目的是防止退火时杂质元素外扩散；
[0045] 其中，盖帽层必须与待掺杂结构不发生化学反应，同时致密性良好，能阻挡后续退火时有机分子中的杂质元素向外扩散，如氧化硅、氧化铝、氧化铪等，优选氧化硅；
[0046] 进一步地，步骤3中所述的盖帽层淀积方法可以是原子层淀积(Atomic Layer Deposition)、低压化学气相淀积(Low Pressure Chemical Vapor Deposition)、等离子体增强化学气相淀积(Plasma Enhanced Chemical Vapor Deposition)、电感耦合等离子体增强化学气相淀积(Inductively Coupled Plasma Enhance Chemical Vapor Deposition)、溅射等。
[0047] 4)退火，其目的是使有机分子中的杂质元素进入待掺杂结构，形成超陡峭的掺杂梯度和超浅结深；
[0048] 其中，退火可以是快速热退火(Rapid Thermal Annealing)，尖峰退火(Spike Annealing)，闪耀退火(Flash Annealing)，激光退火(Laser Anealing)等先进退火技术，退火的时间和温度根据所设计的掺杂浓度和结深来确定，温度越高，时间越长，得到的掺杂浓度就越高，结深越深。
[0049] 5)去除有机分子以及盖帽层。
[0050] 进一步地，步骤5中去除有机分子和盖帽层的方法可以采用湿法腐蚀工艺，例如，当盖帽层为氧化硅，有机分子为ABAPE时，腐蚀液可以采用氢氟酸，在常温下进行去除。
[0051] 以下实施例在体硅衬底上实现掺硼的0.6nm/dec的杂质浓度梯度和2nm的超浅结深，根据下列步骤实现：
[0052] 1)在4寸N型(100)体硅衬底上利用发烟硝
酸洗去沾污，再用氢氟酸洗去自然氧化层，如图1所示；
[0053] 2)将含硼元素的有机分子ABAPE溶解在1,3,5-三甲基苯中，旋涂至衬底表面，在干燥无氧的120℃环境下反应2.5小时，如图2所示；
[0054] 3)PECVD 50nm SiO2作为盖帽层，如图3所示；
[0055] 4)采用RTA 950℃，退火5s，ABAPE中的硼元素被驱入衬底，形成杂质浓度梯度为0.6nm/dec和结深为2nm的掺杂分布，如图4所示；
[0056] 5)用配比为HF：H2O＝1:20的溶液去除有机分子和SiO2，腐蚀时间为10min，如图5所示；
[0057] 最终在体硅衬底上实现掺硼的0.6nm/dec的杂质浓度梯度和2nm的超浅结深，通过图7的SIMS(二次离子质谱)图可以发现，制备的掺硼的杂质浓度梯度和超浅结深均达到小尺寸器件对掺杂的要求。
[0058] 需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附
权利要求的精神和范围内，各种替换和
修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
