鳍片场效应管被认为是诸如互补型金属氧化物半导体CMOS等硅器件技术的未来工艺节点的候选器件。因为它提供了一个很好地通过栅极可控的沟道。在一些已知的器件中，栅电极被可导电的鳍形半导体层所包裹，允许量化控制在鳍形半导体层中的导电沟道。而且，鳍片场效应管可以很容易地以绝缘体上硅作为衬底来制造。
两个独立可寻址的栅电极对达到最终阈值调整来说是非常重要的选项，例如一些得益于多重阈值电压Vt的应用。另一个可独立寻址栅电极的优势在于：栅极功函数的偏移可以被补偿，这样使得栅极材料有一个很大的选择范围。把一个栅电极分成在鳍片两边的两个独立栅电极，可以通过沉积介电层，随后进行化学机械抛光(CMP)，或者通过如US 2005/0124120所述的使用各向同性蚀刻的自平坦化沉积(旋涂技术(spin-on techniques))来形成。然而，无论是化学机械抛光，还是自平坦化沉积，都在处理前端(即，在晶圆上形成晶体管结构的制造过程)很难运用。因为这些步骤的结果取决于器件的密度，这样就取决于相应晶圆上电路层。这减少了器件的产量，也影响了具有鳍片场效应管结构电路的性能和可靠性。

提供一个具有独立可寻址的栅电极的鳍片场效应管很有必要，这可以制造出独立于电路层的可靠的电路。
根据本发明的第一方面，鳍片场效应管包括：
-一个单晶有源半导体层的鳍形层区域，所述鳍形层区域在绝缘衬底层沿纵向的鳍片方向上单晶有源半导体层的源极层区域延伸到漏极层区域；
-栅绝缘层，被置于在鳍形层区域的相反的两侧；
-两个分离的栅电极层，所述栅电极层不形成单晶有源半导体层的区域，每一个栅电极层面对鳍形层区域两个相反侧面中的一个，每一个栅电极层与相应的分离的栅接触极相连。
在本发明的第一方面的鳍片场效应管中，从一个垂直于纵向的鳍片方向的平面的剖面图来看，每一个栅电极层被置于衬底层上，位于单晶有源半导体层的鳍形层区域的相应侧面与相应接触电柱层区域之间。
本发明的鳍片场效应管结构使得在不需要化学机械抛光，自平坦化沉积或额外的光刻的情况下，制造分离，或者说独立的栅电极层。
使用补充光刻步骤会造成成本的增加，也会受限于规模扩大后的对齐问题。对比之下，鳍片场效应管具有在高集成度的情况下不产生额外制造复杂度或成本的优点。也就是说，本发明的鳍片场效应管特别适用于沟道长度在65nm以下的现有及将来的工艺节点。然而，本发明的鳍片场效应管并不仅仅局限于这些工艺节点的运用。
有源半导体层的接触电柱层区域是作为栅接触极的接触电柱的有源半导体层的层区域。换句话说，有源半导体层的接触电柱层区域形成基石或者底座，至少一部分栅接触极被置于这些基石和底座上。这样，至少一部分栅接触极的下表面就面对接触电柱层区域。接触电柱层区域在下文中会简称为接触电柱。
接触电柱层区域的功能和技术效果不仅限于电柱。值得注意的是，接触电柱层区域的存在可以紧靠着有源半导体层的鳍形层区域制造栅接触极。接触电柱层区域也可以对栅接触极电学性能起作用，即在鳍片场效应管工作时，把栅极电压加到相应栅电极层。接触电柱层区域的其他优势将在鳍片场效应管的其他实施例，以及后文中本发明的方法方面中具体描述。
鳍片场效应管有一从绝缘衬底延伸的单晶有源半导体层，这层不仅形成源极，漏极和鳍形层区域，而且还形成接触电柱层区域。名词“层区域”用来限定鳍形层区域，源层区域，漏层区域和接触电柱层区域，因为鳍片场效应管的源极和漏极是从同一个原始层(有源半导体层)而形成分开的区域。即有源半导体层在鳍片型器件结构中被图形化成功能上不同的区域。这在后文中方法方面的描述中会更详尽的描述。
本发明的单晶有源半导体层被指定为“有源”，因为这层将形成有源晶体管结构的源，漏以及鳍形沟道区域。当然，鳍片场效应管的其他层也包含结构性元件，其在晶体管工作时也是有源的。比如，两个栅极并不形成单晶有源半导体层的区域，即使他们在晶体管工作时也是有源的。对本领域技术人员来说很容易通过常规的分析技术来区分单晶有源半导体层和其他层(比如栅电极极层)，所述常规分析技术诸如鳍片场效应管剖面的透射或扫描电子显微镜观察。不同的晶体结构，材料组成或层形状可以通过不同的电子显微技术来分析，观测。用这种方法，指示剂可以清晰地指示一个在被分析鳍片场效应管的结构元件是否在有源半导体层上形成了一个层的区域。
当提到一个层被置于衬底层之上时，这表示，尤其是，这一层邻接与衬底层。关于栅电极层，说明栅电极层在它的下表面与衬底层直接形成一个接口。栅电极层的相应的侧面形成一个与相应栅绝缘层对应的接口。所述栅绝缘层被置于鳍形层区域的相应侧面。
在下文中，本发明的第一方面的鳍片场效应管实施例将被描述。实施例可以互相组合，除非实施例里采取的是两者择一的方法。
在一个实施例中，鳍片场效应管的栅接触极被置于有源半导体层的接触电柱层区域的上表面，且邻接于相应的栅电极层的侧面。在这一实施例中，在栅电极层和相应栅接触极之间的电接触被提供在它们的侧面。
附加的栅接触极与栅电极层的接触范围可以有优势地被相应的接触电柱层区域的上表面所提供。在一个实施例中，栅接触极被置于相应栅电极层的上表面。基于限定的目的，接触电柱的上表面被置于与下表面相反，下表面与衬底层相接，如果附加的接触范围无法获得，接触电柱的上表面可以被绝缘层覆盖。
更多的接触空间由提供栅接触极来完成，栅接触极具有倒置“L”形状。L中垂直的条沿垂直于衬底层的方向从接触电柱层区域延伸到衬底层，以增加到衬底层的距离。L中水平的条被置于相应栅电极层之上。这个形状也可以被描述为希腊字母Gamma，或“Γ”。也可以是沿Γ中垂直条平行的轴的镜面对称形状真实形状取决于鳍片场效应管横向的侧面，栅接触极被置于这个侧面上。在两边，栅接触极“水平条部分”从与栅接触极“垂直条部分”的接触点延伸到鳍形层区域。
在另一个实施例中，在衬底上的有源半导体层的鳍形层区域与接触电柱层区域具有相同的厚度。这个厚度与在衬底层上的鳍片高度有关。在一些实施例中，它取值为60-80纳米。更好地，单晶有源半导体层的源极和漏极层区域和鳍形层区域具有相同的厚度。根据本发明方法的实施例，这是制造过程中特征的指标。
在另一个实施例中，单晶有源半导体层的鳍形层区域与相应的接触电柱层区域的横向距离小于栅电极层厚度的两倍。栅电极层的厚度是从绝缘层106的上表面106.1开始测量的栅电极层的高度。这带来了设备规模上很大的自由度。更好地，横向距离与高度的比例比1.5更小。鳍形层区域与相应的接触电柱的最小距离受限于电子束光刻的极限，达到30纳米。
本发明的第二方面通过一鳍片场效应管排列来形成，所述鳍片场效应管排列包括根据发明第一方面的多个相邻的鳍片场效应管。或者说两个相邻鳍片场效应管共享一个栅电极层，一个接触电柱层区域和一个栅接触极。在这个鳍片场效应管排列中，接触电柱用于两个相邻栅的栅接触。
采用鳍片场效应管排列的优势与发明第一方面的鳍片场效应管相同。
鳍片场效应管排列的栅接触极的形状为“T”型，取代了“Γ”型。栅接触极的“T”型的两翼被置于相邻鳍片场效应管的栅电极层之上。相邻鳍片场效应管共享这个栅接触极。
根据本发明的第三方面，提供了一个制造一个鳍片场效应管的方法。所述方法包括以下步骤：
-在绝缘衬底层上提供一单晶有源半导体层的衬底；
-图形化单晶有源半导体层以形成源极和漏极层区域，以及沿鳍片纵向从源极层区域延伸到漏极层区域的鳍形层区域，以及与两个分别在鳍形层区域相对的侧面有一定距离的接触电柱层区域；
-在鳍形层区域两个相对的侧面制造栅绝缘层，
-在衬底上制造两个栅电极层，每个栅电极层面对着鳍形层区域的两个相对的侧面之一。并把鳍形层区域与接触电柱层区域之间的空间填满；和
-制造在接触电柱层区域上分开的栅接触极，每个栅接触极与相应的栅电极层相连。
本发明的第三方面的方法也具有本发明第一方面的鳍形层区域的优点。在下文中，本发明方法的实施例会被描述。
一种实施例方法包括：在图形化(pattern)有源层时，先进行沉积硬掩模的步骤。所述硬掩模在能够腐蚀栅电极层的腐蚀剂下保持稳定。复合的硬掩模总厚度在30-60纳米。硬掩模必须由非半导体材料组成。合适的材料可以是二氧化硅，氮化硅或者氮氧化硅。
基于进一步的制造阶段，硬掩模在不同的实施例中具有不同的组成。在一个实施例中，硬掩模被制造成单一层。在另一个实施例中，形成一个复合的硬掩模层。先在有源半导体层上沉积第一硬掩模层，然后再在第一硬掩模层上沉积第二硬掩模层。所述硬掩模层在能够腐蚀栅电极层的蚀刻剂下保持稳定。第一和第二硬掩模层都能在腐蚀对方时保持稳定。这给从第一掩模层上去除第二掩模层提供了灵活性。
相互选择性很有用，比如，在一个实施例中包括下列步骤：
-在制造栅电极材料层之后，从源极和漏极层区域选择性地去除第二硬掩模层；
-从源极和漏极层区域选择性地去除第一硬掩模层；
-硅化有源半导体层上源极、漏极、栅极层区域的表面，以及硅化在沟道区域以外的部分鳍形层区域的表面。
这里，在光刻步骤中，优选地从源极和漏极层区域的第一硬掩模层去除第二硬掩模层。本实施例可以实施普通的离子注入至源极、漏极、栅极层区域，在活化退火之后，可以实施普通的硅化(silicidation)源极、漏极、栅极层区域，以及在沟道之外的部分鳍形层区域。
在一个实施例中，在图形化栅电极材料层之后，以及在蚀刻栅电极材料层之后，执行沉积绝缘间隔区的步骤。间隔区横向地接近有源半导体层的已图形化的区域。
在另一个制造栅电极层的实施例中，
-在已图形化的有源半导体层等角地沉积连续的栅电极材料层；
-图形化栅电极材料层以覆盖一个条状，所述条状在横向上从第一接触电柱层区域延伸到第二接触电柱层区域；在第二横向方向上(对应于鳍形层区域的纵向方向)覆盖一个在源极和栅极层区域之间的鳍形层区域的所需的沟道区域；
-各项异性地蚀刻栅电极材料层，这样把栅电极材料层分成两个栅电极层。
本实施例的制造过程允许在不进行化学机械抛光步骤以提供分离的栅电极层来制造鳍片场效应管。使用本发明的方法，栅接触极可以通过自对准来形成。这不仅使得制造过程跳过了耗费成本且重要的接触极光刻过程，也克服了接触极和聚合物光刻的覆盖问题。
各项异性蚀刻可以更好地采用第二硬掩模层作为蚀刻终点。这一步骤的操作窗口被定义为栅电极层的厚度，以及硬掩模的高度与鳍形层区域高度的比例。这一步骤的目的是中断栅电极带状使其成为两个分离的部分，这两部分在之后可以被独立地接触。
另一个实施例包括了以下步骤：
-从有源半导体层的接触电柱层区域去除第二和第一硬掩模；
-等角地沉积介电层；
-在介电层制造窗口，所述窗口达到接触电柱层区域的表面；
-在窗口上制造接触极。
在一个实施例中，栅接触极采用自对准来形成，方法包括：
-在图形化栅电极材料层之后，从接触电柱、以及源极和漏极层区域去除硬掩模；
-制造一个覆盖鳍形层区域的介电层；
-在接触电柱、以及源极和漏极层区域上选择性沉积半导体材料；
-硅化半导体材料。
选择性沉积优选地使用与有源半导体层材料同样的半导体材料来进行选择性外延。在这里，选择性外延是指仅对暴露在半导体表面的半导体材料进行外延，即，不在金属表面或绝缘层表面。自对准接触极成型优选地包括与栅接触极成型一样的源、漏接触极成型。沉积的半导体材料参照接触头(contact plug)
本实施例可以用单一层的硬掩模来实现。包括自对准接触极成型步骤的栅电极材料层优选为全金属，或者是被金属覆盖的多晶硅。在外延生长之前，栅电极层表面没有多晶硅暴露在外。栅电极材料层需要足够的热稳定性来抵挡外延生长时的高温。如果硅被使用，对于Si稳定性在700℃-800℃，对于均等恰当的(equally suitable)SiGe稳定性在500°-600℃是需要的。
硅化步骤(silicidation step)在一些实施例中被省略。在这些实施例中，接触头可以被掺杂至合适的杂质浓度以减少接触阻抗。然而，自对准的接触头的硅化可以被优选地在外延生长之后实施，以减小接触极的阻抗。理想地，所有的接触头都被硅化。在这种情况下，接触头的掺杂是不需要的。
在本实施例的一种结构中，栅电极层的材料是金属。然而，由金属覆盖的多晶硅也可以同样被使用。这提供了用于接触极成型的外延步骤的选择性。
更多的鳍片场效应管实施例和制造这些鳍片场效应管的方法在从属权利要求中限定。
附图说明
更多的带有标记的附图将被用来解释本发明，其中：
图1-19是根据本发明一个实施例中制造方法的鳍片场效应管制造过程中不同阶段的示意图；
图20是根据本发明一个鳍片场效应管排列的实施例的示意性俯视图；
图21是图20中鳍片场效应管排列的剖面图；
图22-38是根据本发明第二实施例中制造方法的鳍片场效应管制造过程中不同阶段的示意图；

图1-19是根据本发明制造方法的一个实施例的鳍片场效应管(FinFET)在制造过程中不同阶段的示意图；
图1示出了在第一制造阶段中鳍片场效应管100的剖面图；要注意的是，完成的鳍片场效应管100仅在图18和图10中显示。数字标记100在后文中被用作解释为不同制造阶段鳍片场效应管100的制造区域。
鳍片场效应管从绝缘体上硅衬底102开始制作一层单晶硅层104。单晶硅层下是在硅晶圆108上的绝缘层106。单晶硅层104形成有源半导体层，所述有源半导体层会在后续制造阶段形成源极，漏极和鳍形层区域以及接触电柱层区域。其他半导体材料也可以用来形成有源半导体层104。有源半导体层有一个厚度，用来定义未来的鳍形层区域的高度。通常取值为20至100nm，较佳地，取40至80nm之内。
在图1所示的制造阶段，绝缘体上硅(SOI)衬底102被掩埋注入沟道(图中未示)。在一些实施例中，没有进行沟道注入。绝缘体上硅衬底102可以被硬掩模110所覆盖。硬掩模110包括一个上硬掩模层112以及下硬掩模层114。上硬掩模层112形成第二硬掩模层，下硬掩模层114形成第一硬掩模层。硬掩模层112和114使用不同于有源区的材料。下硬掩模层114在能腐蚀上硬掩模层的蚀刻剂下能保持稳定。此外，上硬掩模层112的材料被选择成能够在某蚀刻剂下保持稳定，这种蚀刻剂能腐蚀在后续制造阶段中被沉积的栅电极层。上硬掩模层可以由比如氮化硅来形成。下硬掩模层可以由比如二氧化硅来形成。这种材料的组合可以带来如下优势：在后续制造阶段不腐蚀间隔区140的前提下，可以从源极和漏极区域选择性去除下硬掩模层。更进一步，基于这种材料的选择，在不腐蚀位于下硬掩模层下的鳍形层区域116和接触电柱118和120的硅的情况下，去除下硬掩模层114.1至114.3。最后，在不腐蚀后续制造阶段要制造的金属硅化物层的情况下，去除上、下硬掩模层。并且，对本领域普通技术人员来说，根据已知的蚀刻剂，依照上述功能性描述中上、下硬掩模层的优点，采用其他材料的组合也是显而易见的。硬掩模层的总厚度在30至60nm之间。
图2和图3示出了在第二制造阶段的鳍片场效应管100。图2是沿图3中剖面线II-II的示意性剖面图。图3是第二制造阶段的示意性俯视图。
在图2和图3显示的制造阶段中，执行光刻以图形化有源半导体层104。这些图形形成了区分开的鳍形层区域116，第一和第二接触电柱层区域118和120，以及源极和漏极层区域122和124。在这些已图形化的层区域之间，绝缘层表面106.1被曝光。在图3的俯视图中可以看出，鳍形层区域116沿纵向鳍片方向从源极层区域122延伸到漏极层区域124。第一和第二接触电柱层区域118和120相应地与鳍形层区域116的侧表面116.1和116.2的侧面距离为d。接触电柱层区域118和120在下文中将简化成栅接触电柱。
在这一制造阶段，两个硬掩模层112和114留在了有源半导体层上。第一栅接触电柱118在硬掩模层112.1和114.1之下。鳍形层区域116被硬掩模层112.2和114.2所覆盖。第二栅接触电柱120被硬掩模层112.3和114.3所覆盖。源极层区域122之上是硬掩模层112.4和114.4。漏极层区域124之上是硬掩模层112.5和114.5。
鳍形层区域116与相邻的栅接触电柱118和120直接的侧面距离d可以被选取为小于后续制造阶段沉积的栅电极层厚度的1.5倍。这使得鳍片场效应管的规模具有很大的自由度。最小距离d受限于电子束光刻的分辨率极限，可以达到30nm。
图4和图5示出了第三制造阶段的鳍片场效应管100。图4是沿图5中剖面线IV-IV的示意性剖面图。图5是一俯视图。
在光刻有源半导体层104之后，栅氧化层126和128分别地形成于侧面116.1和116.2。栅氧化层通常对应栅绝缘层。栅氧化层126和128可以通过热生长来制造。例如，如果有源半导体层104由硅组成，则合适的栅氧化层可以由例如二氧化硅热生长而形成。在热生长过程中，栅氧化只在暴露的半导体区域形成。用相似的过程，但在一个拥有足量的活化氮的气氛下，热氮氧化硅层可以被沉积为栅绝缘层。在另一实施例中(未在图中示出)，介电材料被均匀沉积。这一阶段允许一个较宽的选择范围来选择栅绝缘材料。例如，可以选取高k介电材料，如稀土元素氧化物(如氧化铪)，来取代二氧化硅或氮氧化硅。然而，图4示出了热氧化物为二氧化硅的情况。在这一阶段，在栅接触电柱118和120的侧面也形成氧化层，在图中标记130-136种示出，在另外一些暴露的上表面也沉积了氧化层，这些氧化层要被去除。在使用高k栅氧化材料的情况下，在沉积栅电极材料之前，将进行所述材料的等角沉积。这包括硬掩模侧面和上表面的沉积。高k材料在蚀刻栅电极材料后从上表面上被去除时具有优势，可以通过干法或湿法清洗去除硬掩模。
在栅氧化层成型之后，栅电极材料层138被等角地沉积在鳍片场效应管100上，在一个实施例中，被沉积在整个晶圆表面。在本实施例中，栅电极材料是多晶硅(多晶硅)。然而，金属也可以同样被使用。金属表面有利于提供更多的选择性给外延步骤。外延步骤在一实施例中在接下来的制造过程中形成电极。可以在多晶硅栅电极材料层138上覆盖金属以形成金属表面。在另一个实施例中，形成异性堆(hetero-stack)的层顺序被采用，例如具有多晶硅层和金属层，特别是形成在金属层上具有多晶硅层的栅线。其他材料如SiGe或Ge也可以运用在不同的实施例中。
图6和图7示出了第四制造阶段的鳍片场效应管100。图6是沿图7中剖面线VI-VI的示意性剖面图。图7是鳍片场效应管100俯视图。
根据图7，栅电极材料层138被图形化成带状(用了相同的附图标记138)。从栅电极材料层138形成的带沿剖面线VI-VI从第一栅接触电柱延伸到第二栅接触电柱。在一个与剖面线VI-VI垂直的横向方向上，栅电极材料层138形成的带状覆盖鳍形层区域116的沟道区域。栅电极材料层138可以由光刻和蚀刻图形化。要注意的是，蚀刻剂腐蚀栅电极材料层138和上硬掩模层112的材料，但是并不腐蚀下硬掩模层114的材料。因此从源极和漏极层区域122和124，以及鳍形层区域116和栅接触电柱118和120的边(由光刻掩模所决定，图中未示)的区域去除上硬掩模层112。在一个实施例中，接触电柱118和120的外表面上的氧化层132和134(未在图中示出)部分地或全部地在图形化栅电极材料层138后采用湿法清洗工艺去除。
图8和图9示出了第五制造阶段的鳍片场效应管100。图8是沿图9中剖面线VIII-VIII的示意性剖面图。图9是鳍片场效应管100俯视图。
一个横向的间隔区140可由绝缘材料形成。它围绕在绝缘衬底层106上的制造区域上。例如一个合适的绝缘材料是氮化硅。
图10和图11示出了第六制造阶段的鳍片场效应管100。图10是沿图11中剖面线X-X的示意性剖面图。图11是鳍片场效应管100俯视图。
在去除带状栅电极材料层138的材料时，使用各向异性蚀刻步骤。通过继续各向异性蚀刻，直至带状在鳍形层区域116相对的两边被分隔成两个分离的栅电极材料层138.1和138.2，以完成减薄过程(thinning process)。由开始蚀刻前栅电极材料层138的厚度，以及硬掩模110和鳍形层区域116的高度比来确定这一步骤的操作窗口的厚度。在各向异性的蚀刻步骤中，蚀刻剂可以选择为不腐蚀上硬掩模层112的蚀刻剂。如果上硬掩模层112的材料是氮化硅，可选的能提供选择性的蚀刻剂为HCl，HBr，或者SF6。
图12和图13示出了第七制造阶段的鳍片场效应管100。图12是沿图13中剖面线XII-XII的示意性剖面图。图13是鳍片场效应管100俯视图。
在源极和漏极区域层122和124，及沟道区域以外的鳍形层区域116，硬掩模110已经被去除。硬掩模110只在栅接触电柱118和120，以及鳍形层区域116的沟道区域处保留。暴露在外的有源区被硅化，使第一和第二金属硅化物层区域142.1和142.2在第一和第二栅电极层138.1和138.2之上，使第三、第四和第五金属硅化物层142.3至142.5在除沟道区域以外的鳍形层区域，以及源极和漏极区域之上。
图14和图15示出了第八制造阶段的鳍片场效应管100。图14是沿图15中剖面线XIV-XIV的示意性剖面图。图15是鳍片场效应管100俯视图。
在这一制造阶段，保留下来的区域112.1，114.1，112.2，114.2和112.3，114.3的硬掩模从鳍形层区域116的沟道区域，栅接触电柱118和120处被去除。这样，暴露了它们各自的上表面116.3，118.1和120.1。
图16和图17示出了第九制造阶段的鳍片场效应管100。图16是沿图17中剖面线XVI-XVI的示意性剖面图。图17是鳍片场效应管100俯视图。
在晶圆上沉积介电层144。在常见的CMOS流程中，在沉积一个较厚的PSG层(＞200nm)之前，沉积一个狭窄氮化物层(30nm)。通常，可以使用任何氮化物，对于先进工艺，沉积的氧化物需要较低的沉积温度(＜450℃)。
图18和图19示出了第十制造阶段的鳍片场效应管100(图中为制造过程完成的阶段)。图18是沿图19中剖面线XVIII-XVIII的鳍片场效应管100剖面图。图19是假定介电层144被去除的示意性俯视图。在这一阶段，通过光刻和蚀刻在介电层144种形成接触窗口(contact openings)。然后通过注入导电材料来形成介电层。在现有的示例中，接触极包括在接触开口的底面和侧面的线146至152。最后开口被注入金属，例如注入钨来形成第一栅接触极154，第二栅接触极156，源接触极158和漏接触极160。已知的技术如基于铜的嵌入式或双嵌入式技术可以被用来在鳍片场效应管100上形成互相连接的堆。
栅接触极154和156被置于邻近于原始单晶有源半导体层104的接触电柱层区域118和120的上表面118.1和120.1。并且，它们与栅电极层138.1和138.2在相应的侧面接触。由图18可知，栅接触极的形状像一个倒转的“L”，或者说希腊字母“Γ”。但是，其他接触极的形状也是可能的。要注意的是，在这个实施例中，接触电柱118和120，以及鳍形层区域116在绝缘衬底层106上有相同的高度。
图20和图21示出了一个鳍片场效应管排列200的实施例。图20是排列200的俯视图。图21是图20中沿剖面线XXI-XXI的剖面图。鳍片场效应管排列是三个鳍片场效应管202，204和206的组合。这三个鳍片场效应管具有鳍形层区域208，210和212。各个鳍片场效应管的通常结构参照鳍片场效应管118和119。然而，两个相邻的鳍片场效应管共享一个栅接触极。例如，栅接触极214用来寻址鳍片场效应管202的栅电极层216和鳍片场效应管204的栅电极层218。在剖面图21中可以看出，在栅接触电柱222和224之上的共享的栅接触极214和220有类似于字母“T”的形状。这导致允许接触相邻的两个栅电极216和218。
图22-38是根据本发明第二实施例制造方法的鳍片场效应管制造过程中不同阶段的示意图；图22-38中的附图标记仅仅与图1-19中的附图标记在第一位上有不同，仅仅是用3取代了1。
如前一个实施例，不同的制造阶段将会使用相应的剖面图和俯视图来描述。和前图一样，在剖面图和俯视图中，用阴影来区分结构特征从而使附图表述得更清晰。附图24，26，28，30，32，34，36和38中有用罗马字母标识的剖面线，这些剖面线表示附图23，25，27，29，31，33，35和37所在平面的位置。
本实施例不同于图1-19所描述的上一实施例的地方在于：本实施例提供了一个对鳍片场效应管中源电极，独立栅电极，漏电极进行自对准制造过程。
在制造的开始阶段，衬底302在硬掩模310之下，与前一实施例具有相同的层结构，包括半导体层304(在本实施例中为硅层304)和在晶圆308上的绝缘层衬底层306。在本实施例中，与前一个实施例不同，使用一个简化的硬掩模310。合适的硬掩模材料可以是氮化硅或氧化硅。
现在来参照图23-28。图23和图24描述了对应于图2和图3的制造阶段。硅层304和硬掩模310被图形化，用来形成鳍形层区域316和接触电柱318和320，以及源极和漏极层区域322和324。在这些已图形化的层区域中，在下面的绝缘层306的上表面306.1暴露在外。在下一步骤中，根据图25，26，通过热氧化鳍形层区域316的侧面316.1和316.2来形成栅氧化层326和328。如前一实施例中所述，介电材料的均匀沉积是可选的另一方法。然而，这会导致需要从除鳍形层区域316的侧面316.1和316.2以外的表面去除介电材料。在下一步骤中，参照图25和图26，一个合适的栅电极材料层338在晶圆上等角沉积。有优势地，金属被用于栅电极材料层338。然而，被金属覆盖的多晶硅也可以同样被使用。下一步，根据图25和图26，栅电极材料层338通过光刻和蚀刻图形化成带状，保留的栅极带状从接触电柱318延伸到接触电柱320，并且覆盖整个鳍片场效应管300的沟道区域。在这之后，形成间隔区340用来绝缘鳍形沟道。
下一步，如图27和图28所示，执行一个各向异性的蚀刻以从鳍形层区域316顶部去除栅电极材料层338的一部分。这样打断了栅电极材料层，从而形成了两个独立的栅电极层338.1和338.2。由栅电极材料层的厚度，以及硬掩模310和鳍形层区域316的高度比来确定这一步骤的操作窗口的厚度。
下一步，根据图29和图30，硬掩模310从有源区被去除，第二介电材料层370被沉积。通过各向异性蚀刻步骤去除第二介电材料层370，仅保留在鳍形层区域316之上的、且夹在栅电极层338.1和338.2之间的小凹陷。第二介电材料层350从接触电柱318和320以及源极和漏极层区域322和324(参考图31和图32)的表面318.1，320.1，322.1和324.1完全去除。
下一步，参照图33和图34，通过在暴露在外的硅表面进行选择性外延，来形成硅接触头(silicon contact plugs)372，374，376和378。其中，硅接触头372，374，376和378分别在接触电柱318和320，源极和漏极层区域322和324之上。在这一制造阶段，在栅电极层338.1和338.2上不会沉积任何硅，因为根据它们的金属表面进行了选择性沉积。同样，第二介电料层370被选择为防止硅沉积。选择性外延持续至由接触头372-378产生的接触区域达到了足够的高度。
为了更好的接触极成型，所述接触极成型在一边的要被沉淀的互连结构的第一金属层与在另一边的栅电极、源、漏电极之间，硅接触头372-378在随后阶段被硅化(参照图35，36)。之后，基于铜的末端处理，第三介电层380被沉淀、平坦化、以及对应于接触头372-378被蚀刻。被蚀刻之处用于形成基于铜的接触极382，384，386和388。这些接触极相对于栅电极接触头372和374，以及源、漏接触头386和388。
通过详细的附图和前文的描述来说明本发明，这些图解和描述是示例性的但不是限制性的，本发明不仅限于所公开的实施例。
其他一些公开实施例的变化也可被本领域技术人员理解和运用。可以通过实践已公开的发明，研究附图以及权利要求可以获得公开实施例的变化。本实施例中有源半导体层采用了硅材料，其他材料诸如Ge，SiGe，GaAs以及相关的二元，三元或四元的III-V族半导体合金也可以被采用。所述半导体合金可以是InAlGaAs合金系统，InP，或者其他III-V族半导体。具有独立寻址栅电极的鳍片场效应管也可以提供重要的设计解决方案，比如只有4个设备的SRAM单元。
在权利要求中，“包括”并不是指排出其他元素或步骤，不定冠词“一”并不排除多个。在不同的多重从属权利要求的方法并不表示这些方法不能被组合运用。
任何在权利要求中的附图标记不得被视为限定了保护范围。