技术领域
[0001] 本
发明涉及
半导体芯片制造领域，更具体地说，涉及一种肖特基势垒二极管芯片生产工艺。
背景技术
[0002]
肖特基二极管的研制和生产已有二十多年的历史，近几年来，随着
电子行业的发展，肖特基二极管一期特有的性能参数迅速显示了其优越性。在肖特基二极管的生产中，会有很多种异常击穿产生。当金属与半导体
接触时，费米能级的匹配要求，导致了金属与半导体之间电荷转移的势垒，通常叫肖特基势垒，它是由于金属和半导体的
功函数不同产生的。肖特基二极管就是利用肖特基势垒的整流特性做成的，它与pn结二极管有几乎相同的等效
电路，相似的伏安特性，其电容和耗尽层宽度的计算与单边突变结是一样的。肖特基二极管与pn结二极管相比具有以下优点：a.特别低的正向压降；b.高的耐冲击
电流能
力；c.低的反向恢复时间。因此，肖特基二极管成为
开关电源的关键部件，广泛用于计算机，雷达，电视机，航天
飞行器，仪表仪器等方面。
[0003] 目前半导体行业内生产肖特基势垒二极管(SBD)芯片通常采用平面生产工艺。由于工艺中会出现多种原因，包括扩散浓度低，造成不能形成有有效的pn结保护环，起不到减弱棱
角电场的作用，增大了反向
漏电流，呈现软击穿特性；由于原材料原有
缺陷和扩散浓度太高造成
合金点，使得反向击穿点附近产生大毛刺；由于
退火条件不足，
温度和时间的调整不当，可能造成不能形成有效的
硅化物，就不能很好的形成肖特基势垒，从而使得反向漏电流过大；由于溅射或
蒸发时候的势垒金属不够纯洁，可能造成穿通失效；在分片碰伤芯片也能造成芯片的崩边、裂纹和划伤等情况，使得击穿特性下降，出现大分叉。
现有技术还存在问题1)、击穿
电压低，抗浪涌能力差。2)、正向导通电压较大，导致功耗较大，二极管易烧毁。参考文献：山东电子，肖特基二极管异常击穿特性曲线的研究，2001年第2期，刘法斌、张平、周明、董军。
发明内容
[0004] 1.要解决的技术问题
[0005] 针对现有技术中存在的
击穿电压低，抗浪涌能力差，正向导通电压较大，功耗较大，二极管易烧毁的问题，本发明提供了一种肖特基势垒二极管芯片生产工艺。它实现了
开关损耗低，正向导通电压较低，芯片功耗少的效果，增强了二极管的耐压
稳定性及可靠性，延长了二极管的寿命。
[0006] 2.技术方案
[0007] 本发明的目的通过以下技术方案实现：
[0008] 一种肖特基势垒二极管芯片，包括
硅片、终端沟槽、保护层和
电极；所述的芯片为肖特基势垒二极管芯片；芯片截层从下向上依次为硅片、终端沟槽、保护层和电极。
[0009] 更进一步的，所述的电极为沟槽栅
氧多晶硅电极。
[0010] 更进一步的，所述的电极包含肖特基区。
[0011] 更进一步的，所述的保护层为PETEOS保护层。
[0012] 所述的一种肖特基势垒二极管芯片生产工艺，其步骤为：
[0013] 1)场氧化前表面清洗：
[0014] 配置
氢氟酸溶液，由体积比
水：氢氟酸＝6：1溶液混合得到，所述的氢氟
酸溶液质量浓度为40％；
[0015] 配置1号液，由体积比为
氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
[0016] 配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％，过氧化氢溶液质量浓度为30％；清洗顺序如下：
[0017] a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
[0018] b.用1号液浸泡硅片10min，用去离子水冲洗；
[0019] c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
[0020] d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
[0021] 2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层
场氧化层，场氧化层厚1-2um，氧化炉温度为900-1000℃；
[0022] 3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在700-800℃；
[0023] 4)沟槽
光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电
极光刻沟槽和终端沟槽区域中光刻沟槽；
[0024] 5)干刻
腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
[0025] 6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽
侧壁的角度为85°-90°，再去除沟槽光刻的
光刻胶；
[0026] 7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
[0027] 8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1000-1100℃；由于之前干刻硅槽在其底部和侧壁引入较多缺陷和杂质，该氧化层纯度低；
[0028] 9)湿刻牺牲氧化层：用湿法
刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
[0029] 10)高质量栅氧氧化：将步骤9)得到的的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，由于在硅槽侧壁和底部是低缺陷的硅层，经过氧化形成高质量栅氧层，氧化炉温度为1000-1100℃；
[0030] 11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的
磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
[0031] 12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为85°-90°，硅槽中的多晶硅没有缝隙，淀积温度为600-700℃；
[0032] 13)干刻多晶硅层：将步骤12)得到的硅片，用
干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
[0033] 14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为400-500℃；
[0034] 15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽的光刻；
[0035] 16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和
正面金属，去除终端沟槽光刻的光刻胶；
[0036] 17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通
过酸、
碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属；
[0037] 18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为400-500℃；
[0038] 19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
[0039] 20)蒸发正面金属：将步骤19)得到的硅片，进行
电子束蒸发，在肖特基金属上淀积隔离金属和正面金属；
[0040] 21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
[0041] 22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
[0042] 23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为400-500℃，时间为20min；
[0043] 24)背面减薄：对步骤23)得到的硅片，将硅片厚度从背面减薄到200-300um；
[0044] 25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，形成背面电极；
[0045] 26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立肖特基势垒二极管芯片。
[0046] 更进一步的，步骤17)中所述的肖特基金属为镍或铬。
[0047] 更进一步的，步骤20)中所述的隔离金属和正面金属为
钛或
铝。
[0048] 更进一步的，步骤24)中所述的背面减薄方法为
研磨、化学机械
抛光、湿法腐蚀或常压等离子腐蚀。
[0049] 更进一步的，步骤25)中所述的背面金属为
银。
[0050] 3.有益效果
[0051] 相比于现有技术，本发明的优点在于：
[0052] (1)芯片采用结构简单，
自上而下分为四层结构，易于与其他器件进行匹配，适应性好，兼容性高；
[0053] (2)相对与现有芯片，本芯片采用了沟槽栅氧多晶硅电极，对肖特基表面电场进行调制，在同样条件下，提高了肖特基二极管的耐压，器件具有更好的可靠性和性能；
[0054] (3)芯片的电极和肖特基区进行了融合，使得芯片结构紧凑，电接触性能更好，使用时芯片反应更加快捷；
[0055] (4)采用PETEOS(等离子加强的正
硅酸乙酯淀积)终端结构，降低了肖特基二极管的反向漏电流，器件具有更好的可靠性高，对于复杂环境下的二极管使用更为适应；
[0056] (5)使用新型的二极管芯片生产工艺，减小了开关损耗，降低了压降，减小了芯片功耗，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命；
[0057] (6)采用LOCOS(硅的局部氧化)氧化的方法，有选择性氧化需要的区域，氧化区域具有针对性，工艺的可靠性强；
[0058] (7)采用正面金属合金和背面减薄的方法，减小了二极管的正向导通
电阻，提高了二极管的导通性能，提高了二极管的可靠性；
[0059] (8)生长的背面金属使用银，使得二极管芯片具有更好的
导电性能，可靠性强，能耗低。
附图说明
[0060] 图1：肖特基势垒二极管芯片的结构示意图；
[0061] 图2：肖特基势垒二极管芯片制备工艺
流程图。
[0062] 图中标号说明：
[0063] 1、硅片；2、终端沟槽；3、保护层；4、电极。
具体实施方式
[0064] 下面结合
说明书附图和具体的
实施例，对本发明作详细描述。
[0065] 实施例1：
[0066] 如图1所示，一种肖特基势垒二极管芯片，包括硅片1，还包括终端沟槽2、保护层3和电极4；所述的硅片1为肖特基势垒二极管芯片；电极4为沟槽栅氧多晶硅电极，电极4包含肖特基区。肖特基区的肖特基金属为镍或铬，芯片的电极4和肖特基区进行了融合，使得芯片结构紧凑，电接触性能更好，使用时芯片反应更加快捷。
[0067] 保护层3为PETEOS保护层3，采用PETEOS(等离子加强的正硅酸乙酯淀积)终端结构，降低了肖特基二极管的反向漏电流，器件具有更好的可靠性高，对于复杂环境下的二极管使用更为适应。
[0068] 芯片截层从下向上依次为硅片1、终端沟槽2、保护层3和电极4。
[0069] 产品电性能如下：
[0070] 击穿电压VBR≤100V；
[0071] 正向电压VF(IF＝10A)≤1V；
[0072] 反向漏电流IR≤100μA；
[0073] 反向恢复时间Trr≤50S；
[0075] 针对上述方法制成的产品，产品型号名称TSD150SA45A，测试获得电性能如下：VBR(25℃，IR＝200uA)＝55V，VF(25℃，IF＝20A)＝0.40V，IR(25℃，VR＝45V)＝50uA。
[0076] 芯片开关损耗低，压降低，芯片功耗，少，增强了二极管的耐压稳定性及可靠性，延长了二极管的寿命；
[0077] 如图2所示，一种肖特基势垒二极管芯片的生产工艺，其步骤为：
[0078] 1)场氧化前表面清洗：
[0079] 配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
[0080] 配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
[0081] 配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
[0082] a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
[0083] b.用1号液浸泡硅片10min，用去离子水冲洗；
[0084] c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
[0085] d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
[0086] 2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚1um，氧化炉温度为900℃；
[0087] 3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在700℃；
[0088] 4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极4光刻沟槽和终端沟槽2区域中光刻沟槽；
[0089] 5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
[0090] 6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为85°，再去除沟槽光刻的光刻胶；
[0091] 7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
[0092] 8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1000℃；
[0093] 9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
[0094] 10)高质量栅氧氧化：将步骤9)得到的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，形成高质量栅氧层，氧化炉温度为1000℃；
[0095] 11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
[0096] 12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为85°，硅槽中的多晶硅没有缝隙，淀积温度为600℃；
[0097] 13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
[0098] 14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为400℃；
[0099] 15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽2的光刻；
[0100] 16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽2的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和正面金属，去除终端沟槽2光刻的光刻胶；
[0101] 17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属，肖特基金属为镍；
[0102] 18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为400℃；
[0103] 19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
[0104] 20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，蒸发的隔离金属和正面金属为钛，在肖特基金属上淀积隔离金属和正面金属；
[0105] 21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
[0106] 22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
[0107] 23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为400℃，时间为20min；
[0108] 24)背面减薄：对步骤23)得到的硅片，进行背面减薄研磨，将硅片厚度从背面减薄到200um；
[0109] 25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极；
[0110] 26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立的肖特基势垒二极管芯片。
[0111] 实施例2
[0112] 一种肖特基势垒二极管芯片的生产工艺，其步骤为：
[0113] 1)场氧化前表面清洗：
[0114] 配置氢氟酸溶液，由体积比水：氢氟酸＝6：1溶液混合得到，所述的氢氟酸溶液质量浓度为40％；
[0115] 配置1号液，由体积比为氨水：过氧化氢溶液：水＝1：1：5-1：2：7混合得到，所述的氨水浓度质量浓度为27％；
[0116] 配置2号液，由体积比氯化氢：过氧化氢溶液：水＝1：1：6-1：2：8混合得到，所述的氯化氢质量浓度为37％、过氧化氢溶液质量浓度为30％；清洗顺序如下：
[0117] a.使用氢氟酸溶液浸泡硅片30s，用去离子水冲洗；
[0118] b.用1号液浸泡硅片10min，用去离子水冲洗；
[0119] c.使用所述的氢氟酸溶液浸泡步骤b处理后的硅片30s，后用去离子水冲洗；
[0120] d.用2号液浸泡硅片10min，后用去离子水冲洗，使用所述的氢氟酸溶液浸泡1min，最后用去离子水冲洗，对硅片表面完成清洗；
[0121] 2)硅片表面场氧化：将步骤1)处理完成的硅片置于氧化炉中生长，生成一层场氧化层，场氧化层厚2um，氧化炉温度为1000℃；
[0122] 3)淀积氮化硅层：将步骤2)得到的硅片置入低压化学气相淀积炉中进行气相沉淀，场氧化层表面淀积一层的氮化硅层，低压化学气相淀积炉温度设置在800℃；
[0123] 4)沟槽光刻：对步骤3)处理完成的硅片进行光刻，在肖特基区和沟槽栅氧多晶硅的电极4光刻沟槽和终端沟槽2区域中光刻沟槽；
[0124] 5)干刻腐蚀热氧化层和氮化硅层：将步骤4)得到的硅片使用干刻腐蚀，去除硅片光刻沟槽区域残留的氮化硅层和热氧化层；
[0125] 6)干刻腐蚀硅槽：在步骤5)中干刻腐蚀后的硅片，继续使用干刻腐蚀对沟槽中的硅进行腐蚀，形成硅槽，硅槽侧壁的角度为90°，再去除沟槽光刻的光刻胶；
[0126] 7)牺牲氧化前表面清洗：使用步骤1)的相同方法对干刻腐蚀硅槽后的硅片进行清洗；
[0127] 8)硅槽侧壁和底部牺牲氧化：将步骤7)得到的硅片放入氧化炉中，对硅片进行热生长，在没有氮化硅层保护的区域，此区域为硅槽的侧壁和底部，生长出牺牲热氧化层，氧化炉温度设置为1100℃；
[0128] 9)湿刻牺牲氧化层：用湿法刻蚀，去除上一步骤形成的牺牲氧化层，裸露出硅表面；
[0129] 10)高质量栅氧氧化：将步骤9)得到的的硅片放入氧化炉中，在硅槽侧壁和底部的硅层进行热氧化，形成高质量栅氧层，氧化炉温度为1100℃；
[0130] 11)湿刻氮化硅层：将步骤10)得到的硅片，使用体积比为85％的磷酸溶液，温度为150℃，去除硅的局部氧化结构中的氮化硅层；
[0131] 12)淀积多晶硅层：步骤11)得到的硅片，对硅槽中的栅氧层进行掺磷，淀积多晶硅层，由于硅槽侧壁的角度为90°，硅槽中的多晶硅没有缝隙，淀积温度为700℃；
[0132] 13)干刻多晶硅层：将步骤12)得到的硅片，用干法刻蚀去除硅槽以外的多晶硅，只保留栅氧上的多晶硅；
[0133] 14)淀积PETEOS氧化层：将步骤13)得到的硅片置于等离子腔体中，淀积PETEOS氧化层，该氧化层用于PETEOS保护层区域中形成高压终端；等离子腔体温度为500℃；
[0134] 15)沟槽终端光刻：将步骤14)得到的硅片，进行终端沟槽2光刻；
[0135] 16)干刻PETEOS氧化层：将步骤15)得到的硅片，使用干法刻蚀，保留终端沟槽2的氧化层，去除其余空间氧化层，空出中间区域用以淀积之后的肖特基和正面金属，去除终端沟槽2光刻的光刻胶；
[0136] 17)溅射肖特基金属：将步骤16)得到的硅片，在去掉氧化层后裸露出硅表面，通过酸、碱、去离子水超声清洗工序依次对硅片表面进行处理，使用直流等离子溅射，硅表面淀积肖特基金属，肖特基金属为铬；
[0137] 18)肖特基金属合金：将步骤17)得到的硅片，放入合金炉管中，30min后形成势垒，硅肖特基金属形成合金，合金炉管温度为500℃；
[0138] 19)湿刻肖特基金属：将步骤18)得到的硅片，使用王水浸泡3min，去除残留的未形成硅肖特基合金的肖特基金属；
[0139] 20)蒸发正面金属：将步骤19)得到的硅片，进行电子束蒸发，蒸发的隔离金属和正面金属为铝，在肖特基金属上淀积隔离金属和正面金属；
[0140] 21)正面金属光刻：将步骤20)得到的硅片进行光刻，保留正面金属的区域在PETEOS保护层区域内；
[0141] 22)湿刻正面金属：将步骤21)得到的硅片进行湿法刻蚀，使用体积比为85％的磷酸溶液在常温下去除芯片需要划片的槽中的正面金属；用剥离液在常温下去除正面金属表面的光刻胶；
[0142] 23)正面金属合金：将步骤22)得到的硅片置入合金炉管中，形成正面金属部分形成正面金属合金；合金炉管温度为500℃，时间为20min；
[0143] 24)背面减薄：对步骤23)得到的硅片，进行
化学机械抛光，将硅片厚度从背面减薄到300um；
[0144] 25)背面金属淀积：对步骤24)得到的硅片，在硅片背面进行直流等离子溅射淀积背面金属，背面金属为银，形成背面电极；
[0145] 26)芯片切割：将步骤25)得到的硅片，使用划片机将硅片划成单个芯片，形成独立的肖特基势垒二极管芯片。
[0146] 实施例3：
[0147] 实施例3与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为湿法腐蚀。
[0148] 实施例4：
[0149] 实施例4与实施例1基本相同，不同之处在于步骤24)中背面减薄的方法为常压等离子腐蚀。
[0150] 以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本
专利的保护范围。
