技术领域
[0001] 本
发明属于
薄膜技术领域，具体涉及一种消除大尺寸碳化硅基底硅改性层内
应力的方法。
背景技术
[0002] 随着空间观测和遥感技术的飞速发展，高
质量空间光学系统在侦察、遥感、探灾、气象、天文观测等军事应用和民用领域中得到了广泛应用，同时人们对空间光学系统的性能要求也越来越高。由于空间应用的特殊性，空间光学系统多采用反射式光学系统，反射镜的品质对其系统性能起着举足轻重的作用。目前空间反射镜向着大口径、长焦距、高光学性能的趋势发展，随着反射镜的制备和加工工艺的技术的飞速发展，SiC凭借其优异的物理特性、机械性能和热性能，在众多的备选材料中脱颖而出，已经成为制备空间反射镜基底的主要候选材料之一。
[0003] 碳化硅(SiC)材料的制备工艺方法很多，其中工程上常用的主要有4种：
热压烧结SiC(HP-SiC)、常压烧结SiC(SinteredSiC，S-SiC)，反应烧结SiC(RB-SiC)和
化学气相沉积SiC(CVD-SiC)。其中，利用RB-SiC可以直接制备出结构复杂、轻量化程度较高的大尺寸镜坯，而无需额外轻量化加工，加工成本较低，而且收缩率小，仅为1％～2％，是一种近净尺寸成型工艺。因此，RB-SiC是目前制备大口径复杂轻量化结构反射镜坯体的优选材料。
[0004] 然而，由于制备工艺的原因，RB-SiC材料中包含了SiC和Si两相成份，SiC和Si两相物理特性的差异导致在
抛光过程中两相成份的去除速率不相同，很容易在两相成份的交界处形成台阶，且在Si相成份处容易形成凹陷，使基底表面凸凹不平，降低基底表面的光学质量。通常直接抛光后的SiC基底表面光学质量仍然不高，表面粗糙度(RMS)在2.0nm左右，无法满足高质量空间光学系统的应用要求。因此，必须对SiC基底进行表面改性处理。所谓SiC基底表面改性就是要在SiC基底表面
镀制一层与基底结合牢固、且抛光性能良好的具有相当厚度的致密膜层，
覆盖住基底表面
缺陷，然后再对致密改性层进行光学精密抛光，以达到获得较高质量的光学表面的目的。
[0005] 目前，国际上较为流行的SiC基底表面改性方法主要有两种，一是在基底表面上用化学气相沉积方法制备Si改性层(CVDSiC)进行改性，二是用
物理气相沉积方法制备Si改性层(PVDSi)进行改性。其中，PVDSi改性层为单质，不存在异质材料抛光速率不同所引起的抛光
精度差的问题，同时该工艺对加工设备要求不高，工艺方法较为成熟且可靠性较高。目前美国、法国、德国、日本等航天大国在研发SiC基底加工工艺的同时也都在积极开展SiC基底反射镜表面改性工作，并已在多项航天型号产品中得到成功应用。
[0006] 然而，利用PVD方法制备的Si单质改性层的厚度一般几微米到几十微米，如此厚的改性膜层一般具有较大的膜层内应力。改性膜层内应力是决定薄膜完整性的重要因素之一，改性膜层内应力严重时会直接导致薄膜断裂、脱落，使薄膜损伤，甚至使整个元件失去功能。在一定范围内，改性膜层内应力会作用于基体，导致基体发生
变形，从而使通过薄膜元件传输的光电信息发生畸变。薄膜最终存在的应力是各种因素所引起的应力分量的总和，包括内应力、由于薄膜与基底
热膨胀系数不同及沉积与测量时的温差而引起的
热应力、由晶态或体积变化或外加
载荷作用引起的外应力以及
水分吸收等物理现象等化学反应引起的应力。因此，消除Si改性层内应力将成为制备高质量的大尺寸SiC基底反射镜的关键所在。
发明内容
[0007] 本发明的目的在于解决传统PVD法制备的大尺寸碳化硅基底硅改性层内应力较大的技术问题，提供一种消除大尺寸碳化硅基底硅改性层内应力的方法，该方法可以控制大尺寸SiC反射镜的面形精度，提高Si改性层的内部致
密度和牢固度。
[0008] 为了实现上述目的，本发明提供一种消除大尺寸碳化硅基底硅改性层内应力的方法，包括以下步骤：
[0009] (1)在SiC基底Si改性层的成膜过程中，利用
磁控溅射镀膜技术，设置镀膜工艺参数：Ar气体流量40～60sccm、
真空室压强1.8×10-2Pa～2.0×10-2Pa、溅射速率 射频
电压1100～1300V、射频
电流800～1200mA，在环状
磁场控制下荷能
离子轰击靶材，在SiC基底上沉积0.8～1.2微米厚度的Si；
[0010] (2)停止溅射镀膜，更改镀膜工艺参数：Ar气体流量5～20sccm、真空室压强4.8×-2 -210 Pa～5.2×10 Pa、溅射速率 射频电压700～800V、射频电流700～800mA，在SiC基底上继续沉积0.8～1.2微米厚度的Si；
[0011] (3)重复步骤(1)和步骤(2)5～9次，最终制备出Si改性层。
[0012] 进一步地，步骤(1)所述镀膜工艺参数为：Ar气体流量50sccm，真空室压强1.9×-210 Pa，溅射速率 射频电压1200V，射频电流1000mA。
[0013] 进一步地，步骤(1)所述Si沉积厚度为1.0微米。
[0014] 进一步地，步骤(2)所述镀膜工艺参数为：Ar气体流量10sccm，真空室压强5.0×10-2Pa，溅射速率 射频电压750V，射频电流750mA。
[0015] 进一步地，步骤(2)所述Si沉积厚度为1.0微米。
[0016] 进一步地，所述步骤(3)所述重复次数为7次。
[0017] 与
现有技术相比，本发明取得的技术效果为：
[0018] 传统PVD工艺制备的Si改性层，由于较大的薄膜内应力，改性层内部存在很多孔洞缺陷和断裂缺陷，膜层较为疏松，Si改性层薄膜质量较差。本发明采用多次间断溅射镀膜工艺，在保证大尺寸硅膜的均匀性前提下，通过多次间断的变参数镀膜过程，基本抑制了较厚Si改性层生长过程中Si膜层内应力的产生，从而使较厚Si改性层内部实现应力匹配，有效降低了Si改性层内缺陷的产生，消除了由于改性层内应力造成的膜层断裂现象和空气孔缺陷，使大面积Si改性层的整体致密性非常良好，制备的大尺寸SiC基底Si改性层的致密度远远优于传统工艺制备Si改性层。因此，本发明方法制备Si改性层的方法具有很好的实际应用性及可靠性。
附图说明
[0019] 为了更清楚地说明本
申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0020] 图1为本发明实施例提供的制备大尺寸SiC基底Si改性层的镀膜系统结构示意图；
[0021] 图2为本发明实施例1提供的消除大尺寸SiC基底Si改性层内应力的方法
流程图；
[0022] 图3为传统PVD工艺镀制的Si改性层表面面形测量图；
[0023] 图4为采用本发明方法的改进工艺镀制的Si改性层表面面形测量图；
[0024] 图5为传统PVD工艺镀制的Si改性层表面
应力分布图；
[0025] 图6为采用本发明方法的改进工艺镀制的Si改性层表面应力分布图。
[0026] 附图标记说明：
[0027] 1、第一溅射源；2、第二溅射源；3、射频离子源；4、大尺寸SiC基底；5、旋转平面夹具
工件盘。
具体实施方式
[0028] 为了使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0029] 本发明采用多次间断溅射工艺制备大尺寸SiC基底Si改性层的镀膜系统结构如图1所示，在镀膜机腔底中心放置射频离子源3，在镀膜机腔底中心对称放置两个溅射靶，分别是第一溅射源1和第二溅射源2，采用旋转平面夹具工件盘5承载大尺寸SiC基底4，在整个Si改性层成膜过程中夹具保持高速旋转，在沉积一定厚度Si膜后立即停止溅射镀膜，更改溅射镀膜工艺参数后继续沉积Si材料。在成膜过程中采用晶振监控膜厚，最终整体Si改性层生长结束后需要等SiC基底彻底冷却才能取出。
[0030] 实施例1
[0031] 如图2所示，在大尺寸SiC基底Si改性层的成膜过程中，首先设置镀膜工艺参数为：Ar气体流量50sccm、真空室压强1.9×10-2Pa、溅射速率 射频电压1200V、射频电流
1000mA，利用第一溅射源1溅射Si料，在大尺寸SiC基底4上沉积1微米厚度的Si膜；然后停止溅射，为了避免Si膜被
氧化或掺入杂质，暂停过程中保持整个镀膜机腔内高真空状态，更改镀膜工艺参数为：Ar气体流量10sccm、真空室压强5.0×10-2Pa、溅射速率 射频电压
750V、射频电流750mA；再更换第二溅射源2溅射，在大尺寸SiC基底4上沉积1微米厚度的Si膜；然后停止溅射，反复
修改上述工艺参数，重复上述步骤共7次，最终在大尺寸SiC基底4上形成厚度为16微米的Si改性层。
[0032] 实施例2
[0033] 在大尺寸SiC基底Si改性层的成膜过程中，首先设置镀膜工艺参数为：Ar气体流量40sccm、真空室压强1.8×10-2Pa、溅射速率 射频电压1100V、射频电流800mA，利用第一溅射源1溅射Si料，在大尺寸SiC基底4上沉积0.8微米厚度的Si膜；然后停止溅射，为了避免Si膜被氧化或掺入杂质，暂停过程中保持整个镀膜机腔内高真空状态，更改镀膜工艺参数为：Ar气体流量5sccm、真空室压强4.8×10-2Pa、溅射速率 射频电压700V、射频电流
700mA；再更换第二溅射源2溅射，在大尺寸SiC基底4上沉积0.8微米厚度的Si膜；然后停止溅射，反复修改上述工艺参数，重复上述步骤共9次，最终在大尺寸SiC基底4上形成厚度为
16微米的Si改性层。
[0034] 实施例3
[0035] 在大尺寸SiC基底Si改性层的成膜过程中，首先设置镀膜工艺参数为：Ar气体流量60sccm、真空室压强2.0×10-2Pa、溅射速率 射频电压1300V、射频电流1200mA，利用第一溅射源1溅射Si料，在大尺寸SiC基底4上沉积1.2微米厚度的Si膜；然后停止溅射，为了避免Si膜被氧化或掺入杂质，暂停过程中保持整个镀膜机腔内高真空状态，更改镀膜工艺参数为：Ar气体流量20sccm、真空室压强5.2×10-2Pa、溅射速率 射频电压800V、射频电流800mA；再更换第二溅射源2溅射，在大尺寸SiC基底4上沉积1.2微米厚度的Si膜；然后停止溅射，反复修改上述工艺参数，重复上述步骤5次，最终在大尺寸SiC基底4上形成厚度为14.4微米的Si改性层。
[0036] 实施例4表面面形质量测试
[0037] 采用激光干涉仪分别对传统PVD工艺和采用本发明方法的改进工艺镀制的Si改性层进行表面面形质量测量，测量结果如图3和图4所示，传统PVD工艺镀制的Si改性层面形为0.663λ@532.8nm，采用本发明方法的改进工艺镀制的Si改性层面形为0.076λ@532.8nm。
[0038] 实施例5表面应力分布情况测试
[0039] 采用应力测试仪分别对传统PVD工艺和采用本发明方法的改进工艺镀制的Si改性层进行表面应力分布情况测量，测量结果如图5和图6所示，传统PVD工艺镀制的Si改性层膜层应力值为0.20GPa，采用本发明方法的改进工艺镀制的Si改性层膜层应力值为0.059GPa。
[0040] 由表面面形质量和表面应力的测量结果可知，采用本发明方法的改进工艺能够明显降低膜层内部应力，改善镀膜后的面形变化。
[0041] 显然，上述实施方式仅仅是为了清楚的说明所作的举例，在上述说明的
基础上还可以做出其他形式的变动或变化。因此，由此所引申出的显而易见的变化或变动仍属于本发明的保护范围之内。
