技术领域
[0001] 本
发明涉及
半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍（Fin）形
沟道的方法及具有所述鳍形沟道的FinFET器件。
背景技术
[0002] 随着半导体技术的不断发展，集成
电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件
密度、高性能和低成本中半导体工业已经进步到
纳米技术工艺
节点，半导体器件的制备受到各种物理极限的限制。
[0003] 随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片
场效应晶体管（FinFET）的发展。相对于现有的平面晶体管，FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效
控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍形沟道设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
[0004]
现有技术通常采用以下工艺步骤形成FinFET器件的鳍形沟道：首先，在
硅基体上形成掩埋
氧化物层以制作绝缘体上硅（SOI）结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是
单晶硅或者
多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍形沟道。接下来，可以在鳍形沟道的两侧及顶部形成栅极结构，并在鳍形沟道的两端形成锗硅应
力层。
[0005] 采用上述方法形成鳍形沟道的表面晶向为<110>、<100>或<111>，如果采用高k-金属栅工艺形成位于鳍形沟道两侧的高k-金属栅极结构，则鳍形沟道的表面粗糙度将会影响形成于金属栅极下方的
功函数金属层的功函数的变化，导致高k-金属栅极结构的电学性能的下降。
[0006] 因此，需要提出一种方法，以解决上述问题。
发明内容
[0007] 针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成多个
离子注入区；在相邻的两个所述离子注入区之间
外延形成用作鳍形沟道的鳍片。
[0008] 进一步，形成所述多个离子注入区的工艺步骤包括：在所述半导体衬底上形成
图案化的
光刻胶层；以所述光刻胶层为掩膜，执行离子注入，以在所述半导体衬底中形成所述多个离子注入区；去除所述光刻胶层，并回蚀刻所述半导体衬底，以完全露出所述多个离子注入区。
[0009] 进一步，所述光刻胶层中的图案定义了所述离子注入的工艺窗口，所述工艺窗口的宽度为10-200nm。
[0010] 进一步，所述离子注入的注入元素包括C、Ge、In、Ga、N、P或Sb。
[0011] 进一步，所述离子注入的注入
能量为1-5keV，注入剂量为5.0×e15-5.0×e18atom/2
cm。
[0012] 进一步，采用灰化工艺去除所述光刻胶层。
[0013] 进一步，采用湿法蚀刻工艺实施所述回蚀刻。
[0014] 进一步，所述鳍片的构成材料为Si、SiGe、SiSn或GeSn。
[0015] 进一步，所述鳍片的表面晶向为<501>。
[0016] 进一步，所述鳍片的宽度为2-200nm，高度为5-100nm。
[0017] 进一步，形成所述鳍片之后，还包括在相邻的两个所述鳍片之间形成隔离结构的步骤。
[0018] 进一步，形成所述隔离结构的工艺步骤包括：形成完全
覆盖所述鳍片的绝缘层；执行化学机械
研磨工艺研磨所述绝缘层，以露出所述鳍片的顶部；去除部分所述绝缘层。
[0019] 进一步，所述绝缘层的材料为SiO2。
[0020] 进一步，采用
化学气相沉积工艺形成所述绝缘层。
[0021] 进一步，采用回蚀刻工艺实施部分所述绝缘层的去除，所述回蚀刻为干法蚀刻或湿法蚀刻。
[0022] 本发明还提供一种FinFET器件，包括：
[0023] 半导体衬底；
[0024] 形成于所述半导体衬底上的多个离子注入区；
[0025] 形成于相邻的两个所述离子注入区之间的鳍片；
[0026] 形成于相邻的两个所述鳍片之间的隔离结构。
[0027] 进一步，所述鳍片的表面晶向为<501>。
[0028] 进一步，所述鳍片的宽度为2-200nm，高度为5-100nm。
[0029] 进一步，所述鳍片的构成材料为Si、SiGe、SiSn或GeSn
[0030] 根据本发明，形成的用作鳍形沟道的鳍片的表面晶向为<501>，因此，其表面粗糙度显著下降，后续在所述鳍形沟道的两侧及顶部形成高k-金属栅极结构以后，不会影响所述金属栅极结构中的功函数金属层的功函数的变化，保证FinFET器件具有良好的性能。
附图说明
[0031] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的
实施例及其描述，用来解释本发明的原理。
[0032] 附图中：
[0033] 图1A-图1F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0034] 图2为根据本发明示例性实施例的方法形成FinFET器件的鳍形沟道的
流程图。
具体实施方式
[0035] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0036] 为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFET器件的鳍形沟道的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0037] 应当理解的是，当在本
说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0038] [示例性实施例]
[0039] 下面，参照图1A-图1F和图2来描述根据本发明示例性实施例的方法形成FinFET器件的鳍形沟道的详细步骤。
[0040] 参照图1A-图1F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0041] 首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
[0042] 接下来，在半导体衬底100上形成图案化的光刻胶层101。所述光刻胶层101中的图案定义了后续实施的离子注入的工艺窗口102，所述工艺窗口102的宽度为10-200nm。形成所述光刻胶层101的工艺步骤为为本领域技术人员所熟习，在此不再加以赘述。
[0043] 接着，如图1B所示，以所述光刻胶层101为掩膜，执行离子注入，以在半导体衬底100中形成离子注入区103。所述离子注入的注入元素包括C、Ge、In、Ga、N、P、Sb等，注入
15 18 2
能量为1-5keV，注入剂量为5.0×e -5.0×e atom/cm。
[0044] 接着，如图1C所示，去除所述光刻胶层101，并回蚀刻半导体衬底100，以完全露出离子注入区103。在本实施例中，采用灰化工艺去除所述光刻胶层101，采用湿法蚀刻工艺实施所述回蚀刻。
[0045] 接着，如图1D所示，在半导体衬底100上
外延生长硅层104。由于离子注入区103的存在，外延生长硅层104的过程中，在离子注入区103的周边区域，硅的生长速率急剧下降，因此，形成的硅层104呈现多个依次排列的鳍片，其排列规律为每两个相邻的离子注入区103之间形成一个所述鳍片。所述鳍片的宽度为2-200nm，高度为5-100nm。在本发明的其它示范性实施例中，所述硅层104可以替换为SiGe层、SiSn层或GeSn层等。
[0046] 需要说明的是，采用上述工艺过程形成的所述鳍片作为FinFET器件的鳍形沟道，由于其表面晶向为<501>，因此，其表面粗糙度显著下降，后续形成金属栅极结构以后，不会影响金属栅极中的功函数金属层的功函数的变化，保证FinFET器件具有良好的性能。
[0047] 接着，如图1E所示，在所述鳍片之间形成绝缘层105。在本实施例中，采用化学气相沉积工艺形成绝缘层105，以完全覆盖所述鳍片。而后，执行化学机械研磨工艺研磨绝缘层105，以露出所述鳍片的顶部。所述绝缘层105的材料优选SiO2。
[0048] 接着，如图1F所示，去除部分绝缘层105，以形成所述鳍片之间的隔离结构105’。在本实施例中，采用回蚀刻工艺实施所述去除，所述回蚀刻为干法蚀刻或湿法蚀刻。
[0049] 至此，完成了根据本发明示例性实施例的方法实施的工艺步骤。接下来，可以实施常规的FinFET器件前端制造工艺：
[0050] 在一个示范性实施例中，首先，在所述鳍的两侧及顶部形成栅极结构，作为示例，栅极结构包括
自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
[0051] 具体地，栅极介电层的构成材料包括氧化物，例如
二氧化硅（SiO2）。选用SiO2作为栅极介电层的构成材料时，通过快速热氧化工艺（RTO）来形成栅极介电层，其厚度为8-50埃，但并不局限于此厚度。
[0052] 栅极材料层的构成材料包括多晶硅、金属、
导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或
钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。选用多晶硅作为栅极材料层的构成材料时，可选用低压化学气相淀积(LPCVD)工艺形成栅极材料层，其工艺条件包括：反应气体为硅烷(SiH4)，其流量为100～200sccm，优选150sccm；反应腔内的
温度为700～750℃；反应腔内的压力为250～350mTorr，优选300mTorr；所述反应气体还可以包括缓冲气体，所述缓冲气体为氦气(He)或氮气（N2），其流量为5～20升/分钟(slm)，优选8slm、10slm或15slm。
[0053] 栅极硬掩蔽层的构成材料包括氧化物、氮化物、氮氧化物和无定形
碳中的一种或多种，其中，氧化物包括
硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正
硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、
旋涂玻璃（SOG）、高密度
等离子体（HDP）或旋涂
电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）。栅极硬掩蔽层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、
等离子体增强化学气相沉积(PECVD)。
[0054] 接着，执行离子注入，以在未被栅极结构覆盖的所述鳍片中形成源/漏极。然后，在栅极结构两侧形成紧靠栅极结构的偏移侧墙，其构成材料为SiO2、SiN、SiON中的一种或者它们的组合。在栅极结构两侧形成偏移侧墙的过程中，所述鳍片的两侧也会形成偏移侧墙，因此，接下来，去除位于所述鳍片两侧的偏移侧墙。而后，以所述偏移侧墙为掩膜，采用外延生长工艺扩大位于栅极结构区域之外的所述鳍片的面积，以降低之前形成的源/漏极的
电阻。
[0055] 然后，在半导体衬底100上依次形成具有可产生
应力特性的
接触孔蚀刻停止层和层间介电层，执行化学机械研磨以露出栅极结构的顶部。接着，去除栅极结构，在留下的沟槽中形成高k-金属栅极结构，作为示例，此结构包括自下而上层叠的高k介电层、
覆盖层、功函数金属层、阻挡层和金属材料层。接下来，形成另一层间介电层，然后，在上述层间介电层中形成连通所述金属栅极结构的顶部以及所述源/漏区极的接触孔，通过所述接触孔，在露出的所述金属栅极结构的顶部以及所述源/漏区极上形成
自对准硅化物，填充金属（通常为钨）于所述接触孔中形成连接实施后端制造工艺而形成的互连金属层与所述自对准硅化物的接触塞。
[0056] 接下来，可以实施常规的FinFET器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大
马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的
引线键合。
[0057] 参照图2，其中示出了根据本发明示例性实施例的方法形成FinFET器件的鳍形沟道的流程图，用于简要示出整个制造工艺的流程。
[0058] 在步骤201中，提供半导体衬底，在半导体衬底上形成多个离子注入区；
[0059] 在步骤202中，在相邻的两个离子注入区之间外延形成用作鳍形沟道的鳍片；
[0060] 在步骤203中，在相邻的两个鳍片之间形成隔离结构。
[0061] 根据本发明，形成的用作鳍形沟道的鳍片的表面晶向为<501>，因此，其表面粗糙度显著下降，后续在所述鳍形沟道的两侧及顶部形成高k-金属栅极结构以后，不会影响所述金属栅极结构中的功函数金属层的功函数的变化，保证FinFET器件具有良好的性能。
[0062] 如图1F所示，本发明还提供一种FinFET器件，包括：
[0063] 半导体衬底100；
[0064] 形成于半导体衬底100上的多个离子注入区103；
[0065] 形成于相邻的两个离子注入区103之间的鳍片104；
[0066] 形成于相邻的两个鳍片104之间的隔离结构105’。
[0067] 本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和
修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的
权利要求书及其等效范围所界定。
