直接接触的沟槽结构
专利汇可以提供直接接触的沟槽结构专利检索，专利查询，专利分析的服务。并且直接 接触 的沟槽结构。 半导体 结构包括第一 导电性 的半导体 基板 、基板上的第二导电性的 外延 层以及夹置在基板和外延层之间的第二导电性的埋层。第一沟槽结构穿过外延层和埋层延伸到基板且包括 侧壁 绝缘和在第一沟槽结构的底部与基板电学接触的导电材料。第二沟槽结构穿过外延层延伸到埋层且包括侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的导电材料。绝缘材料的区域横向地从第一沟槽结构的导电材料延伸到第二沟槽结构的导电材料且纵向地延伸到基本第二沟槽结构的深度。，下面是直接接触的沟槽结构专利的具体信息内容。
1.一种半导体结构，包括：
第一导电性的半导体基板；
基板上的第二导电性的外延层；
夹置在基板和外延层之间的第二导电性的埋层；
穿过外延层和埋层延伸到基板的第一沟槽结构，该第一沟槽结构包括侧壁绝缘和在第一沟槽结构的底部与基板电学接触的导电材料；
穿过外延层延伸到埋层的第二沟槽结构，该第二沟槽结构包括侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的导电材料；
绝缘材料区域，其横向地从第一沟槽结构的导电材料延伸到第二沟槽结构的导电材料且纵向地延伸到基本上第二沟槽结构的深度。
2.根据权利要求1所述的半导体结构，其中该绝缘材料区域是纵向地从外延层的上表面延伸到第二沟槽结构的深度的半导体材料的氧化区域。
3.根据权利要求1所述的半导体结构，其中该绝缘材料区域是纵向地从外延层的上表面延伸到埋层的半导体材料的氧化区域。
4.根据权利要求1所述的半导体结构，其中该第一沟槽结构的沟槽比第二沟槽结构的沟槽宽20%至50%。
5.根据权利要求1所述的半导体结构，其中该第一沟槽结构形成闭环且该第二沟槽结构横向地从该闭环的第一侧延伸到该闭环的第二侧。
6.根据权利要求1所述的半导体结构，其中该第一沟槽结构和该第二沟槽结构共同形成闭环。
7.根据权利要求1所述的半导体结构，其中该第一和第二沟槽结构彼此平行地延伸。
8.根据权利要求1所述的半导体结构，其中该第一和第二沟槽结构彼此垂直地延伸。
9.根据权利要求1所述的半导体结构，其中该第一和第二沟槽结构以直线端对端地延伸。
10.一种形成半导体结构的方法，包括：
提供第一导电性的半导体基板；
在基板上或部分地或完全地在基板内形成第二导电性的埋层；
在基板上形成第二导电性的外延层，使得埋层夹置在基板和外延层之间；
形成第一沟槽结构，该第一沟槽结构穿过外延层和埋层延伸到基板，具有侧壁绝缘和在第一沟槽结构的底部与基板电学接触的第一导电材料；
形成第二沟槽结构，该第二沟槽结构穿过外延层延伸到埋层，具有侧壁绝缘和在第二沟槽结构的底部与埋层电学接触的第二导电材料；以及
形成绝缘材料区域，该绝缘材料区域横向地从第一导电材料延伸到第二导电材料且纵向地延伸到相比于外延层的上表面更靠近第二沟槽结构的底部的深度。
11.根据权利要求10所述的方法，包括：
蚀刻穿过外延层和埋层到达基板的第一沟槽和穿过外延层到达埋层的第二沟槽；以及氧化第一和第二沟槽的底部和侧壁，使得布置在第一和第二沟槽的面对侧之间的半导体材料被氧化。
12.根据权利要求11所述的方法，包括：
在第一和第二沟槽的底部形成穿过氧化物的开口；以及
随后使用第一导电材料填充第一沟槽且使用第二导电材料填充第二沟槽。
13.根据权利要求11所述的方法，包括氧化第一和第二沟槽的底部和侧壁，使得氧化的半导体材料纵向地从外延层的上表面延伸到第二沟槽结构的深度。
14.根据权利要求11所述的方法，包括氧化第一和第二沟槽的底部和侧壁，使得氧化的半导体材料纵向地从外延层的上表面延伸到埋层。
15.根据权利要求10所述的方法，包括同时蚀刻第一沟槽结构的第一沟槽和第二沟槽结构的第二沟槽，该第一沟槽比该第二沟槽宽20%至50%。
16.根据权利要求10所述的方法，还包括：
蚀刻穿过外延层和埋层到达基板的第一沟槽和穿过外延层到达埋层的第二沟槽；
将第一导电性的掺杂剂注入第一沟槽的底部以增加第一沟槽下方的基板的区域中的基板的导电性；以及
将第二导电性的掺杂剂注入第二沟槽的底部以增加第二沟槽下方埋层的区域中的埋层的导电性。
17.根据权利要求10所述的方法，还包括：
从第一导电材料向基板外扩散掺杂剂以增加第一沟槽结构下方的基板的区域中的基板的导电性；以及
从第二导电材料向埋层外扩散掺杂剂以增加第二沟槽结构下方的埋层的区域中的埋层的导电性。
18.根据权利要求17所述的方法，包括：
蚀刻穿过外延层和埋层到达基板的第一沟槽和穿过外延层到达埋层的第二沟槽；
使用第一导电性掺杂的多晶硅填充第一沟槽且使用第二导电性掺杂的多晶硅填充第二沟槽；
从第一沟槽中的多晶硅向基板外扩散掺杂剂以增加第一沟槽结构下方的基板的区域中的基板的导电性；以及
从第二沟槽中的多晶硅向埋层外扩散掺杂剂以增加第二沟槽结构下方的埋层的区域中的埋层的导电性。
19.根据权利要求18所述的方法，包括：
使用第一导电性掺杂的多晶硅填充第一沟槽且使用碳填充第二沟槽；
从第二沟槽去除碳；以及
在第一沟槽被掩盖时使用第二导电性掺杂的多晶硅填充第二沟槽。
20.根据权利要求18所述的方法，包括：
使用第一导电性掺杂的多晶硅填充第一和第二沟槽；
从第二沟槽去除第一导电性掺杂的多晶硅；以及
在第一沟槽被掩盖时使用第二导电性掺杂的多晶硅填充第二沟槽。
21.根据权利要求10所述的方法，包括：
同时蚀刻第一和第二沟槽到第一深度；
在第一沟槽被掩盖时蚀刻第二沟槽到第二更深的深度；以及
在第一沟槽中沉积第一导电材料且在第二沟槽中沉积第二导电材料。
22.一种半导体结构，包括：
第一导电性的基板；
基板上的第二导电性的外延层；
夹置在基板和外延层之间的第二导电性的埋层；
第一沟槽结构，穿过外延层和埋层延伸到基板，具有与基板电学接触的第一导电材料；
第二沟槽结构，穿过外延层延伸到埋层，具有与埋层电学接触的第二导电材料；以及半导体材料的氧化区域，横向地从面对第二沟槽结构的第一导电材料侧延伸到面对第一沟槽结构的第二导电材料侧，使得第一和第二沟槽结构之间的区域在基本上到达第二沟槽结构的深度基本没有半导体材料。
23.根据权利要求22所述的半导体结构，其中半导体材料的氧化区域纵向地从外延层的上表面延伸到第二沟槽结构的深度。
24.根据权利要求22所述的半导体结构，其中半导体材料的氧化区域纵向地从外延层的上表面延伸到埋层。
25.根据权利要求22所述的半导体结构，其中第一导电材料和/或第二导电材料包括金属。
26.根据权利要求22所述的半导体结构，其中第一导电材料和/或第二导电材料包括导电碳或导电碳纳米管。
27.根据权利要求22所述的半导体结构，其中半导体材料的氧化区域在第一和第二导电材料之间且为1.2μm或更薄。
28.根据权利要求22所述的半导体结构，还包括电学连接到第一导电材料的第一导电接触和电学连接到第二导电材料的第二导电接触，该第一和第二导电接触彼此电学隔离。
29.一种集成电路，包括：
第一导电性的基板；
基板上的第二导电性的外延层；
夹置在基板和外延层之间的第二导电性的埋层；
在基板的区域形成的晶体管；
第一沟槽结构，穿过外延层和埋层延伸到基板以用于将晶体管与相邻晶体管电学隔离，该第一沟槽结构包括与基板电学接触的第一导电材料；
第二沟槽结构，穿过外延层延伸到埋层，该第二沟槽结构包括与埋层电学接触的第二导电材料；以及
半导体材料的氧化台面，其横向地从第一导电材料延伸到第二导电材料且纵向地延伸到相比于外延层的上表面更靠近第二沟槽结构的底部的深度。
30.根据权利要求29所述的集成电路，其中该晶体管是垂直扩散MOS晶体管。
31.一种功率晶体管结构，包括：
在半导体基板中形成的第一导电性的源极区域；
布置在源极区域上方的第二导电性的体区域；
布置在体区域上方的第一导电性的漂移区域，使得体区域夹置在源极区域和漏极区域之间；
穿过漂移区域和体区域延伸到源极区域中的栅极结构；
穿过漂移区域和体区域延伸到源极区域的第一沟槽结构，该第一沟槽结构包括与源极区域电学接触的第一导电材料；
穿过漂移区域延伸到体区域的第二沟槽结构，该第二沟槽结构包括与体区域电学接触的第二导电材料；以及
半导体材料的氧化区域，其横向地从面对第二沟槽结构的第一导电材料侧延伸到面对第一沟槽结构的第二导电材料侧且纵向地延伸到相比于漂移区域的上表面更靠近第二沟槽结构的底部的深度。
直接接触的沟槽结构
背景技术
附图说明
图2是图1中的半导体结构的示意性剖面图；
图3-13是根据不同实施例在不同工艺步骤期间图1中的半导体结构的示意性剖面
图；
图14-18是根据不同实施例用于图1的半导体结构的不同沟槽结构取向的自上而下的平面图；
图19是根据一个实施例包括图1中的半导体结构的集成电路的示意性剖面图；
图20是根据一个实施例包括图1的半导体结构的功率晶体管的示意性剖面图。
具体实施方式
20和半导体区域之间的寄生电容也减小。
54具有与基板12相同的导电性，且浅沟槽42中的多晶硅58与基板12和外延层14之间的埋层16具有相同的导电性。备选地，一个或两个沟槽40、42可以填充以诸如钨的金属或高导电碳或碳纳米管。在每一种情况中，除了形成有源和/或无源器件之外，例如如图2所示形成与沟槽结构17、18的导电材料24、30的相应接触34、36。取决于可用的热预算，沟槽结构17、18可以在非常早期的工艺阶段中形成，但是也可以在任一较晚的阶段形成。
80中的沟道区空间隔开。还提供相应的源极、栅极和漏极接触86、88、90。还提供到深沟槽结构17的导电材料24的单独接触93。接触86、88、90彼此隔离且在适当的地方通过绝缘体92、94与外延层14隔离。可以提供结终止（termination）延伸78。除了或者代替MOS晶体管，功率晶体管布置72可以包括双极器件、二极管等。外延层14可以通过外延工艺、通过扩散等形成。基板12可以是另一基板中形成的阱。埋层16可以通过外延等形成。
104分开。浅沟槽结构126穿过漏极区域110延伸到体区域104，且包括与体区域104电学接触的导电材料128。浅沟槽结构126的导电材料128通过侧壁绝缘130与漏极区域110分开。半导体材料的氧化区域132横向地从面对浅沟槽结构126的深导电材料122侧延伸到面对深沟槽结构120的浅导电材料128侧。半导体材料的氧化区域132纵向地延伸到相比于漂移区域110的上表面更靠近浅沟槽结构126的底部的深度。共享的接触134连接沟槽结构120、126的导电材料122、128。漏极电极136接触漏极区域110且源极电极138接触源极区域102。绝缘体层140将栅极结构与漏极电极136分开。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 电接触件 | 2020-05-13 | 435 |
| 磁接触器 | 2020-05-13 | 186 |
| 用于手纹和指纹的无接触识别的系统 | 2020-05-12 | 688 |
| 接触线及承力索终端锚固线夹 | 2020-05-12 | 571 |
| 一种电磁式节能防晃动交流接触器 | 2020-05-12 | 539 |
| 一种立式交流接触器 | 2020-05-11 | 323 |
| 电接触器 | 2020-05-13 | 904 |
| 接触元件 | 2020-05-13 | 437 |
| 流体密封的接触穿通件 | 2020-05-11 | 582 |
| 流体密封的接触穿通件 | 2020-05-11 | 813 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
