半导体器件
阅读：850发布：2020-06-17
专利汇可以提供半导体器件专利检索，专利查询，专利分析的服务。并且一种 半导体 器件可以包括：多个输出路径，其分别包括多个穿通 硅 通孔(TSV)，并且适于传送测试确认信息；信息提供器，其适于将测试确认信息提供至多个TSV；以及输出 控制器 ，其适于选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径。，下面是半导体器件专利的具体信息内容。
1.一种半导体器件，包括：
多个输出路径，其分别包括适于测试确认信息的传送的多个穿通硅通孔(TSV)；
信息提供器，其适于将所述测试确认信息提供至所述多个TSV；以及输出控制器，其适于选择性地阻断所述输出路径中的包括所述多个TSV之中的故障TSV的输出路径。
2.如权利要求1所述的半导体器件，还包括：检测器，其适于通过基于从所述输出控制器输出的所述测试确认信息检测所述多个TSV的故障，来产生表示所述多个TSV之中的故障TSV的故障信息。
3.如权利要求2所述的半导体器件，其中，所述输出控制器包括：
传送单元，其适于将从所述TSV中的每个输出的所述测试确认信息传送至所述检测器；以及
传送控制单元，其适于根据所述故障信息选择性地使所述传送单元的所述测试确认信息的传送使能。
4.如权利要求3所述的半导体器件，其中，所述传送控制单元包括：
分别与所述多个TSV相对应的多个传送控制子单元，其中的每个响应于所述故障信息来产生针对对应的TSV的使能信号；以及
分别与所述多个传送控制子单元相对应的多个传送子单元，其中的每个响应于针对所述对应的TSV的所述使能信号来将所述测试确认信息从所述对应的TSV传输至所述检测器。
5.如权利要求4所述的半导体器件，
其中，所述多个传送控制子单元中的每个包括：
同步器，其适于通过与时钟信号同步地使输入脉冲信号移位来产生移位的脉冲信号；
路径控制部，其适于通过响应于所述故障信息而选择所述输入脉冲信号和所述移位的脉冲信号中的一个来产生选中的脉冲信号；以及
使能信号发生部，其适于响应于所述故障信息和所述选中的脉冲信号来产生针对所述对应的TSV的所述使能信号。
6.如权利要求5所述的半导体器件，
其中，所述多个传送控制子单元串联耦接，以及
其中，后一个传送控制子单元的所述输入脉冲信号是前一个传送控制子单元的所述选中的脉冲信号。
7.如权利要求6所述的半导体器件，其中，所述输出控制器还包括：控制信号发生单元，其适于产生与所述故障信息相对应的控制信号。
8.如权利要求7所述的半导体器件，其中，所述使能信号发生部接收所述控制信号和所述选中的脉冲信号。
9.一种半导体器件，包括：
分别包括多个穿通硅通孔(TSV)的多个输出路径,其适于传送测试确认信息；
信息提供器，其适于向所述多个TSV提供测试确认信息；
检测器，其适于通过基于从所述多个TSV输出的所述测试确认信息检测所述多个TSV的故障，来产生表示所述多个TSV之中的故障TSV的故障信息；以及
输出控制器，其适于基于所述故障信息来选择性地阻断输出路径中的包括所述多个TSV之中的故障TSV的输出路径。
10.一种半导体器件的测试方法，包括：
第一测试步骤：将测试确认信息供应至多个TSV，以及通过顺序地输出传送至所述多个TSV的所述测试确认信息来检测故障信息；以及
第二测试步骤：根据所述故障信息重置所述多个TSV之中的测试目标TSV，以及顺序地输出传送至所述测试目标TSV的所述测试确认信息。
半导体器件
[0001] 相关申请的交叉引用
技术领域
背景技术
[0004] 最近的半导体器件研究侧重于在减少功耗的同时增加速度和集成度。根据3D层叠封装技术，两个或更多个芯片(或裸片)可以被垂直地层叠。因而，芯片或裸片占据小的空间，并且在相同面积内的集成度得到改善。穿通硅通孔(through silicon via,TSV)穿过且电耦接层叠的芯片。
[0005] TSV可能具有各种故障模式，诸如空隙、凸块接触故障和TSV的开裂，其中，空隙在穿通孔未完全被导电材料填充时形成。当TSV具有故障时，TSV不能执行其正常功能。因此，TSV在制造之后需要进行测试以确保它们正确地运作。
发明内容
[0006] 各种实施例针对能够验证多个TSV是否正常操作的半导体器件。
[0007] 在一个实施例中，一种半导体器件可以包括：多个输出路径，其分别包括多个穿通硅通孔(TSVs)，并且适于传送测试确认信息；信息提供器，其适于将测试确认信息提供至多个TSV；以及输出控制器，其适于选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径。
[0008] 半导体器件还可以包括：检测器，其适于通过基于从输出控制器输出的测试确认信息检测多个TSV的故障，来产生表示多个TSV之中的故障TSV的故障信息。
[0009] 输出控制器可以包括：传送单元，其适于将从TSV中的每个输出的测试确认信息传送至检测器；以及传送控制单元，其适于根据故障信息选择性地使传送单元的测试确认信息的传送使能。
[0010] 传送控制单元可以包括：分别与多个TSV相对应的多个传送控制子单元，其中的每个响应于故障信息来产生针对对应的TSV的使能信号；以及分别与多个传送控制子单元相对应的多个传送子单元，其中的每个响应于针对对应的TSV的使能信号来将测试确认信息从对应的TSV传送至检测器。
[0011] 多个传送控制子单元中的每个可以包括：同步器，其适于通过与时钟信号同步地使输入脉冲信号移位来产生移位的脉冲信号；路径控制部，其适于通过响应于故障信息而选择输入脉冲信号和移位的脉冲信号中的一个来产生选中的脉冲信号；以及使能信号发生部，其适于响应于故障信息和选中的脉冲信号来产生针对对应的TSV的使能信号。
[0012] 多个传送控制子单元可以串联耦接，以及其中，后一个传送控制子单元的输入脉冲信号是前一个传送控制子单元的选中的脉冲信号。
[0013] 输出控制器还可以包括：控制信号发生单元，其适于产生与故障信息相对应的控制信号。
[0014] 使能信号发生部可以接收控制信号和选中的脉冲信号。
[0015] 多个TSV的测试操作时间可以根据故障信息变化。
[0017] 信息提供器可以接收包括多个TSV的存储芯片的层叠信息和测试模式信息。
[0018] 在一个实施例中，一种半导体器件可以包括：多个输出路径，其分别包括多个穿通硅通孔(TSV)，并且适于传送测试确认信息；信息提供器，其适于向多个TSV提供测试确认信息；检测器，其适于通过基于从多个TSV输出的测试确认信息检测多个TSV的故障，来产生表示多个TSV之中的故障TSV的故障信息；以及输出控制器，其适于基于故障信息来选择性地阻断输出路径中的包括多个TSV之中的故障TSV的输出路径；
[0019] 输出控制器可以包括：传送单元，其适于将从TSV中的每个输出的测试确认信息传送至检测器；以及传送控制单元，其适于根据故障信息来选择性地使传送单元的测试确认信息的传送使能。
[0020] 传送控制单元可以包括：分别与多个TSV相对应的多个传送控制子单元，其中的每个响应于故障信息来产生针对对应的TSV的使能信号；以及分别与多个传送控制子单元相对应的多个传送子单元，其中的每个响应于针对对应的TSV的使能信号来将测试确认信息从对应的TSV传送至检测器。
[0021] 多个传送控制子单元中的每个包括：同步器，其适于通过与时钟信号同步地使输入脉冲信号移位来产生移位的脉冲信号；路径控制部，其适于通过响应于故障信息而选择输入脉冲信号和移位的脉冲信号中的一个来产生选中的脉冲信号；以及使能信号发生部，其适于响应于故障信息和选中的脉冲信号来产生针对对应的TSV的使能信号。
[0022] 多个传送控制子单元可以串联耦接，以及其中，后一个传送控制子单元的输入脉冲信号是前一个传送控制子单元的选中的脉冲信号。
[0023] 在一个实施例中，一种半导体器件的测试方法可以包括：第一测试步骤：将测试确认信息供应至多个TSV，以及通过顺序地输出传送至多个TSV的测试确认信息来检测故障信息；以及第二测试步骤：根据故障信息重置多个TSV之中的测试目标TSV，以及顺序地输出传送至测试目标TSV的测试确认信息。
[0024] 第二测试步骤可以包括：控制传送至多个TSV之中的与故障信息相对应的TSV的测试确认信息被输出的路径。
[0025] 第一测试步骤的测试操作时间和第二测试步骤的测试操作时间可以根据故障信息而彼此不同。
[0027] 图1是图示根据本发明的一个实施例的半导体器件的框图；
[0028] 图2是图示图1中所示的半导体器件的示例的电路图；
[0029] 图3是图示根据本发明的一个实施例的测试系统的框图。
具体实施方式
[0030] 以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同形式实施，且不应当被解释为局限于本文所列的实施例。更确切地，提供了这些实施例，使得本公开将充分和完整，且将向本领域的技术人员充分地传达本发明的范围。在本公开中，相同的附图标记在本发明的各种附图和实施例中表示相同的部分。
[0031] 图1是图示根据本发明的一个实施例的半导体器件的框图。
[0032] 参见图1，半导体器件1000可以包括多个穿通硅通孔(TSV)TSV1至TSVN、信息提供器1100、输出控制器1200和检测器1300。
[0033] 半导体器件1000可以包括以多芯片封装(未图示)的形式层叠的多个存储芯片，以及可以包括通过多个层叠的存储芯片垂直形成的多个TSV TSV1至TSVN。多个TSV TSV1至TSVN可以在多个层叠的存储芯片之中传输内部电压、命令、地址和数据信号。
[0034] 信息提供器1100可以将测试确认信息提供至多个TSV TSV1至TSVN。信息提供器1100可以接收包括多个TSV TSV1至TSVN的存储芯片的层叠信息SL_SIG和测试模式信息TM_TSVOS。可以输入测试模式信息TM_TSVOS以用于对半导体器件的测试。当测试模式信息TM_TSVOS激活时，可以执行针对半导体器件的测试。层叠信息SL_SIG可以对应于多个半导体芯片之中的一个。因而，测试模式信息TM_TSVOS和层叠信息SL_SIG可以将对应的存储芯片使能。此外，当对应的存储芯片使能时，测试确认信息可以被提供至多个TSV TSV1至TSVN。测试确认信息可以表示测试期间的测试结果，并且可以包括被供应至多个TSV TSV1至TSVN的电压或电流。
[0035] 输出控制器1200可以选择性地阻断用于输出经由多个TSV TSV1至TSVN传送的测试确认信息的输出路径。输出控制器1200可以包括传送单元1210、控制信号发生单元1230和传送控制单元1250。传送单元1210可以根据使能信号EN SIG<1:N>将测试确认信息选择性地从多个TSV TSV1至TSVN传输至检测器1300。
[0036] 控制信号发生单元1230可以产生与由检测器1300产生的故障信息INF_FAIL相对应的控制信号CTRL<1:N>。此外，传送控制单元1250可以产生用于传送单元1210的使能信号EN_SIG<1:N>。传送控制单元1250可以接收测试脉冲信号OS_SIG、时钟信号CLKT和控制信号CTRL<1:N>，与时钟信号CLKT同步地将测试脉冲信号OS_SIG顺序移位，以及产生使能信号EN_SIG<1:N>。换言之，输出控制器1200可以根据故障信息INF_FAIL阻断用于输出经由TSV传输的测试确认信息的输出路径。将参照图2详细描述此操作。
[0037] 检测器1300可以接收从输出控制器1200顺序输出的测试确认信息，并且通过基于测试确认信息检测多个TSV TSV1至TSVN的故障来产生表示多个TSV TSV1至TSVN之中的故障TSV的故障信息INF_FAIL。故障信息INF_FAIL可以表示多个TSV TSV1至TSVN是否具有故障。
[0038] 在下文中，将描述半导体器件的测试操作。
[0039] 在测试期间，信息提供器1100可以将测试确认信息施加至多个TSV TSV1至TSVN。传送单元1210可以响应于使能信号EN_SIG<1:N>来将测试确认信息从多个TSV TSV1至TSVN传输至检测器1300。检测器1300可以通过基于测试确认信息检测多个TSV TSV1至TSVN的故障，来产生表示多个TSV TSV1至TSVN之中的故障TSV的故障信息INF_FAIL，并且将故障信息INF_FAIL提供至控制信号发生单元1230。控制信号发生单元1230可以产生对应于故障信息INF_FAIL的控制信号CTRL<1:N>。输出控制单元1200可以根据由控制信号发生单元1230产生的控制信号CTRL<1:N>来控制传送单元1210的传送操作。传送单元1210可以响应于使能信号EN_SIG<1:N>来将测试确认信息选择性地从多个TSV TSV1至TSVN传送至检测器1300。结果，传送单元1210可以选择性地阻断包括多个TSV TSV1至TSVN之中的与故障信息INF_FAIL相对应的故障TSV的输出路径。
[0040] 根据本发明的实施例的半导体器件1000可以通过基于测试确认信息检测多个TSV TSV1至TSVN的故障，来产生表示多个TSV TSV1至TSVN之中的故障TSV的故障信息INF_FAIL，并且选择性地阻断包括多个TSV TSV1至TSVN之中的与故障信息INF_FAIL相对应的故障TSV的输出路径。
[0041] 图2是图示图1中所示的半导体器件的示例的电路图。图2示例性地示出了具有三个TSV的半导体器件。
[0042] 参见图2，半导体器件2000可以包括第一TSV TSV1至第三TSV TSV3、信息提供器2100、输出控制器2200和检测器2300。
[0043] 第一TSV TSV1至第三TSV TSV3可以穿通多个层叠的存储芯片(未示出)以在相应的存储芯片之间传送信号。
[0044] 信息提供器2100可以在测试模式期间将测试确认信息施加至第一TSV TSV1至第三TSV TSV3。如上所述，测试确认信息可以包括在测试期间供应的电压或电流。例如，信息提供器2100可以包括晶体管。信息提供器2100可以包括分别耦接至第一TSV TSV1至第三TSV TSV3的一端的第一PMOS晶体管MP1至第三PMOS晶体管MP3。由于第一PMOS晶体管MP1至第三PMOS晶体管MP3可以彼此相同。第一PMOS晶体管MP1的源极可以耦接至用于接收测试确认信息的外部(例如，外部设备)。第一PMOS晶体管MP1的漏极可以耦接至第一TSV TSV1的一端。第一PMOS晶体管MP1的栅极可以从对测试模式信息TM_TSVOS和层叠信息SL_SIG执行AND操作的AND门AND接收信号。可以输入测试模式信息TM_TSVOS以用于对半导体器件的测试。当测试模式信息TM_TSVOS激活时，可以执行针对半导体器件的测试。层叠信息SL_SIG可以对应于多个存储芯片之中的一个。因而，测试模式信息TM_TSVOS和层叠信息SL_SIG可以将对应的存储芯片使能。此外，当对应的存储芯片使能时，测试确认信息可以被供应至第一TSV TSV1至第三TSV TSV3。测试确认信息可以表示在测试期间的测试结果，并且可以包括被供应至第一TSV TSV1至第三TSV TSV3的电流或电压。
[0045] 输出控制器2200可以选择性地阻断用于输出经由第一TSV TSV1至第三TSV TSV3传送的测试确认信息的输出路径。输出控制器2200可以包括传送单元2210。传送单元2210可以包括分别与第一硅TSV TSV1至第三硅TSV TSV3相对应的第一传送子单元2210A至第三传送子单元2210C。输出控制器2200还可以包括控制信号发生单元2230和传送控制单元2250。第一传送子单元2210A至第三传送子单元2210C可以根据第一使能信号至第三使能信号EN_SIG<1:3>向检测器2300选择性地传送经由第一TSV TSV1至第三TSV TSV3接收的测试确认信息。第一传送子单元2210A至第三传送子单元2210C可以彼此相同。第一传送子单元2210A可以耦接至第一TSV TSV1的另一端。例如，第一传送子单元2210A可以包括通过门(pass gate)PG1和反相器。第一传送子单元2210A的通过门PG1可以耦接至检测器2300。当通过门PG1被使能时，第一传送子单元2210A可以传送从对应的TSV输出至检测器2300的测试确认信息。第一传送子单元2210A可以由第一使能信号EN_SIG1控制。例如，当第一使能信号EN_SIG1被激活成低电平时，通过门PG1可以被接通以传输从第一TSV TSV1输出至检测器2300的测试确认信息。
[0046] 控制信号发生单元2230可以产生与由检测器2300产生的故障信息INF_FAIL相对应的第一控制信号至第三控制信号CTRL<1:3>。
[0047] 检测器2300可以基于经由第一传送子单元2210A至第三传送子单元2210C从第一TSV TSV1至第三TSV TSV3传输的测试确认信息来确定第一TSV TSV1至第三TSV TSV3中的每个是否正常。故障信息INF_FAIL可以储存在故障信息储存单元(未图示)中，以及控制信号发生单元2230可以响应于储存在故障信息储存单元中的故障信息INF_FAIL来产生第一控制信号至第三控制信号CTRL<1:3>。故障信息储存单元可以包括熔丝。故障信息储存单元可以接收由检测器2300产生的故障信息INF_FAIL，并且将接收的故障信息INF_FAIL编程至熔丝中。控制信号发生单元2230可以读取编程的熔丝，且产生对应于故障信息INF_FAIL的第一控制信号至第三控制信号CTRL<1:3>。换言之，第一控制信号至第三控制信号CTRL<1:3>可以根据故障信息INF_FAIL被激活或被去激活。
[0048] 传送控制单元2250可以包括第一传送控制子单元2250A至第三传送控制子单元2250C。第一传送控制子单元2250A至第三传送控制子单元2250C可以分别包括同步器、路径控制部和使能信号发生部。第一传送控制子单元2250A可以包括第一同步器FF1、第一路径控制部2253A和第一使能信号发生部2255A。第二传送控制子单元2250B可以包括第一同步器FF2、第一路径控制部2253B和第一使能信号发生部2255B。第三传送控制子单元
2250C可以包括第一同步器FF3、第一路径控制部2253C和第一使能信号发生部2255C。第一同步器FF1至第三同步器FF3分别对应于第一TSV TSV1至第三TSV TSV3。第一路径控制部2253A至第三路径控制部2253C分别对应于第一TSV TSV1至第三TSV TSV3以及第一使能信号发生部2255A至第三使能信号发生部2255C。
2250C可以包括第一同步器FF3、第一路径控制部2253C和第一使能信号发生部2255C。第一同步器FF1至第三同步器FF3分别对应于第一TSV TSV1至第三TSV TSV3。第一路径控制部2253A至第三路径控制部2253C分别对应于第一TSV TSV1至第三TSV TSV3以及第一使能信号发生部2255A至第三使能信号发生部2255C。
[0049] 传送控制单元2250可以接收测试脉冲信号OS_SIG、时钟信号CLKT和第一控制信号至第三控制信号CTRL<1:3>。第一同步器FF1至第三同步器FF3可以与时钟信号CLKT同步地使测试脉冲信号OS_SIG顺序移位。第一同步器FF1至第三同步器FF3中的每个可以分别利用触发器来实现。第一同步器FF1可以与时钟信号CLKT同步地使测试脉冲信号OS_SIG移位，并且将移位的测试脉冲信号OS_SIG作为第一测试脉冲信号S1输出。类似地，第二同步器FF2和第三同步器FF3中的每个可以与时钟信号CLKT同步地使从先前级的第一路径控制部2253A和第二路径控制部2253B中的一个输出的输出信号移位，并且输出第二测试脉冲信号S2和第三测试脉冲信号S3。在本实施例中，同步器利用触发器来实现。然而，同步器可以包括只要它们能够与时钟信号同步地输出输入信号的任何结构。
[0050] 第一路径控制部2253A至第三路径控制部2253C可以根据第一控制信号至第三控制信号CTRL<1:3>控制从第一同步器FF1至第三同步器FF3输出的第一测试脉冲信号S1至第三测试脉冲信号S3的传送路径。第一路径控制部2253A至第三路径控制部2253C可以彼此相同。
[0051] 第一路径控制部2253A可以响应于第一控制信号CTRL1来将第一测试脉冲信号S1和测试脉冲信号OS_SIG中的一个传送至第二同步器FF2。第一路径控制部2253A可以包括三个反相器INV1至INV3。第一反相器INV1可以接收从第一同步器FF1输出的第一测试脉冲信号S1并且使第一测试脉冲信号S1反相。第二反相器INV2可以接收测试脉冲信号OS_SIG并且使测试脉冲信号OS_SIG反相。第三反相器INV3可以接收第一控制信号CTRL1，并且控制第一反相器和第二反相器INV2的使能。可以根据第三反相器INV3的输出信号使输入至第一反相器INV1的第一测试脉冲信号S1和输入至第二反相器INV2的测试脉冲信号OS_SIG中的一个反相且施加至第二同步器FF2和第一使能信号发生部2255A。
[0052] 现在将描述第一路径控制部2253A的操作。当第一控制信号CTRL1激活时，第三反相器INV3可以将第一反相器INV1使能且将第二反相器INV2禁用。在第一反相器INV1使能时，第一测试脉冲信号S1可以被反相且被施加至第一使能信号发生部2255A和第二同步器FF2的输入端D。另一方面，当第一控制信号CTRL1被去激活时，第三反相器INV3可以将第一反相器INV1禁用且将第二反相器INV2使能。在第二反相器INV2被使能时，测试脉冲信号OS_SIG可以被反相且被施加至第二同步器FF2和第一使能信号发生部2255A。
[0053] 也就是说，第一路径控制部2253A可以根据第一控制信号CTRL1将第一测试脉冲信号S1和测试脉冲信号OS_SIG中的一个反相且传送至第二同步器FF2和第一使能信号发生部2255A。因而，第一路径控制部2253A至第三路径控制部2253C可以分别响应于第一控制信号至第三控制信号CTRL<1:3>来将第一测试脉冲信号S1至第三测试脉冲信号S3和测试脉冲信号OS_SIG中的一个传送至第二同步器FF2和第三同步器FF3以及第一使能信号发生部2255A至第三使能信号发生部2255C。
[0054] 第一使能信号发生部2255A至第三使能信号发生部2255C可以响应于第一控制信号至第三控制信号CTRL<1:3>以及从第一路径控制部2253A至第三路径控制部2253C输出的测试脉冲信号来产生第一使能信号至第三使能信号EN_SIG<1:3>。第一使能信号发生部2255A至第三使能信号发生部2255C中的每个可以包括NAND门。第一传送子单元2210A至第三传送子单元2210C可以响应于所产生的第一使能信号至第三使能信号EN_SIG<1:3>来控制。
[0055] 检测器2300可以接收从输出控制器2200顺序输出的测试确认信息，并且通过基于测试确认信息检测第一TSV TSV1至第三TSV TSV3的故障，来产生表示第一TSV TSV1至第三TSV TSV3之中的故障TSV的故障信息INF_FAIL。检测器2300可以接收测试确认信息，并且确定第一TSV TSV1至第三TSV TSV3是否正常。例如，检测器2300可以利用在半导体器件中提供的焊盘或差分放大器来实现。当检测器2300利用焊盘来实现时，检测器2300可以将流经第一TSV TSV1至第三TSV TSV3的电流作为测试确认信息接收。因而，流经第一TSV TSV1至第三TSV TSV3的电流量可以通过耦接至焊盘的外部测试设备或外部探针来识别。可以对流经第一TSV TSV1至第三TSV TSV3的电流量和参考值进行比较以检查第一TSV TSV1至第三TSV TSV3的故障信息。此外，当检测器2300利用差分放大器来实现时，检测器2300可以对从第一TSV TSV1至第三TSV TSV3输出的电压和参考电压进行差分放大，并且产生故障信息INF_FAIL。当来自第一TSV TSV1至第三TSV TSV3的输出电压的电平比参考电压的电平高时，检测器2300可以产生故障信息INF_FAIL。
[0056] 现在，将描述半导体器件2000的整体操作。
[0057] 当测试模式信息TM_TSVOS和层叠信息SL_SIG在测试期间被激活时。第一PMOS晶体管MP1至第三PMOS晶体管MP3可以被接通，并且测试确认信息可以被供应至第一TSV TSV1至第三TSV TSV3。当尚未检测到故障信息INF_FAIL时，第一控制信号至第三控制信号CTRL<1:3>可以具有相同的电平，即，高电平。第一同步器可以与时钟信号CLKT同步地接收且移位测试脉冲信号OS_SIG，并且产生第一测试脉冲信号S1。第一路径控制部2253A可以响应于具有高电平的第一控制信号CTRL1来将从第一同步器FF1输出的第一测试脉冲信号S1反相且施加至第二同步器FF2和第一使能信号发生部2255A。第二同步器FF2可以与时钟信号CLKT同步地接收且移位从第一路径控制部2253A输出的反相的第一测试脉冲信号S1，并且产生第二测试脉冲信号S2。第二路径控制部2253B可以响应于具有高电平的第二控制信号CTRL2来将从第二同步器FF2输出的第二测试脉冲信号S2反相且施加至第三同步器FF3和第二使能信号发生部2255B。第三同步器FF3可以与时钟信号CLKT同步地接收且移位从第二路径控制部2253B输出的反相的第二测试脉冲信号S2，并且产生第三测试脉冲信号S3。此外，第三路径控制部2253C可以响应于具有高电平的第三控制信号CTRL3来将从第三同步器FF3输出的第三测试脉冲信号S3反相且施加至第三使能信号发生部2255C。
[0058] 因此，第一传送子单元2210A的通过门PG1可以响应于具有高电平的第一控制信号CTRL1和施加至第一使能信号发生部2255A的反相的第一测试脉冲信号S1而被使能。因此，第一TSV TSV1可以将第一TSV TSV1的测试确认信息传送至检测器2300。
[0059] 第二传送子单元2210B的通过门PG2可以响应于具有高电平的第二控制信号CTRL2和施加至第二使能信号发生部2255B的反相的第二脉冲信号S2而被使能。因此，第二TSV TSV2可以将第二TSV TSV2的测试确认信息传送至检测器2300。
[0060] 第三传送子单元2210C的通过门PG3可以响应于具有高电平的第三控制信号CTRL3和施加至第三使能信号发生部2255C的反相的第三测试脉冲信号S3而被使能。因此，第三TSV TSV3可以将第三TSV TSV3的测试确认信息传送至检测器2300。
[0061] 如上所述，第一传送子单元2210A的通过门PG1至第三传送子单元2210C的通过门PG3可以响应于移位的第一测试脉冲信号至第三测试脉冲信号S<1:3>而被顺序使能。因而，测试确认信息可以从第一TSV TSV1至第三TSV TSV3中的每个顺序传送至检测器2300。检测器2300可以对从第一TSV TSV1至第三TSV TSV3中的每个输出的测试确认信息与参考电压进行比较，并且确定对应的TSV是正常耦接还是断开。因此，检测器2300可以产生与第一TSV TSV1至第三TSV TSV3之中的故障TSV相对应的故障信息INF_FAIL。控制信号发生部2230可以产生与故障信息INF_FAIL相对应的第一控制信号至第三控制信号CTRL<1:3>。
[0062] 例如，当第二TSV TSV2被检测为故障时，经由第二TSV TSV2输出的测试确认信息可以被检测为故障，并且经由控制信号发生单元2230产生的第二控制信号CTRL2可以被去激活成低电平。当第一TSV TSV1和第三TSV TSV3被检测为正常时，控制信号发生单元2230可以将第一控制信号CTRL1和第三控制信号CTRL3激活成高电平。
[0063] 然后，半导体器件2000可以在用于产生与故障的第二TSV TSV2相对应的故障信息INF_FAIL的第一测试之后执行第二测试。信息提供器2100可以接收测试模式信息TM_TSVOS和层叠信息SL_SIG，并且将测试确认信息传送至第一TSV TSV1至第三TSV TSV3。第一同步器FF1可以接收测试脉冲信号OS_SIG，并且输出与时钟信号CLKT同步地移位的第一测试脉冲信号S1。第一路径控制部2253A可以响应于被激活成高电平的第一控制信号CTRL1来将从第一同步器FF1输出的第一测试脉冲信号S1反相且施加至第二同步器FF2和第一使能信号发生部2255A。第一使能信号发生部2255A可以接收被激活成高电平的第一控制信号CTRL1和反相的第一测试脉冲信号S1，并且可以产生激活的第一使能信号EN_SIG1。第一传送子单元2210A的通过门PG1可以响应于第一使能信号EN_SIG1而被使能，并且将第一TSV TSV1的测试确认信息传送至检测器2300。
[0064] 由第一同步器FF1移位的第一测试脉冲信号S1可以被反相且被输入至第二同步器FF2，并且第二同步器FF2可以输出与时钟信号CLKT同步地移位的第二测试脉冲信号S2。然而，第二路径控制部2253B可以响应于被激活成低电平的第二控制信号CTRL2来将由第一同步器FF1和第一路径控制部2253A移位且反相的第一测试脉冲信号S1反相且施加至第三同步器FF3和第二使能信号发生部2255B。第二路径控制部2253B可以响应于具有低电平的第二控制信号CTRL2来阻断从第二同步器FF2输出的第二测试脉冲信号S2的传送路径。接收被激活成低电平的第二控制信号CTRL2和反相的第一测试脉冲信号S1的第二使能信号发生部2255B可以产生去激活的第二使能信号EN_SIG2。因而，第二传送子单元2210B的通过门PG2可以阻断测试确认信息从第二TSV TSV2向检测器2300的传送。
[0065] 第三同步器FF3可以与时钟信号CLKT同步地接收且移位第一测试脉冲信号S1，并且产生第三测试脉冲信号S3，其中该第一测试脉冲信号S1被第一同步器FF1和第一路径控制部2253A移位且反相，并且进一步被第二路径控制部2253B反相。第三路径控制部2253C可以响应于被激活成高电平的第三控制信号CTRL3，将从第三同步器FF3输出的第三测试脉冲信号S3反相且施加至第三使能信号发生部2255C。第三使能信号发生部2255C可以响应于被激活成高电平的第三控制信号CTRL3和第三测试脉冲信号S3，产生激活的第三使能信号EN_SIG3。响应于第三使能信号EN_SIG3，第三传送子单元2210C的通过门PG3可以将第三TSV TSV3的测试确认信息传送至检测器2300。
[0066] 也就是说，当第二TSV TSV2被检测为故障时，第二控制信号CTRL2可以被去激活，第二使能信号发生部2255B可以将第二使能信号EN_SIG2去激活，并且第二传送子单元2210B可以被禁用。在第二控制信号CTRL2被去激活时，不会传送从第二同步器FF2输出的第二测试脉冲信号S2，而是会把反相的第一测试脉冲信号S1输入至第三同步器FF3。因而，根据第一控制信号CTRL1和第一测试脉冲信号S1，第一使能信号EN_SIG1可以将第一传送子单元2210A使能。此外，根据第三控制信号CTRL3和第三测试脉冲信号S3，第三使能信号EN_SIG3可以将第三传送子单元2210C使能。除了第二传送子单元2210B之外的第一传送子单元2210A和第三传送子单元2210C可以被使能以顺序地检测通过第一TSV TSV1和第三TSV TSV3的测试确认信息。
[0067] 根据本发明的实施例的半导体器件可以在第一测试操作期间检测第一TSV TSV1至第三TSV TSV3的故障信息INF_FAIL，并且产生与故障信息INF_FAIL相对应的第一控制信号至第三控制信号CTRL<1:3>。然后，第一传送子单元2210A至第三传送子单元2210C可以响应于第一使能信号至第三使能信号EN_SIG<1:3>，将测试确认信息选择性地从第一TSV TSV1至第三TSV TSV3传送至检测器2300。结果，第一传送子单元2210A至第三传送子单元2210C可以选择性地阻断包括第一TSV TSV1至第三TSV TSV3中的与故障信息INF_FAIL相对应的故障TSV的输出路径。因而，在第一测试操作期间，可以执行针对三个TSV(即，第一TSV TSV1至第三TSV TSV3)的测试以检测故障信息。然而，在第二测试操作期间，三个TSV之中的具有故障信息INF_FAIL的第二TSV TSV2可以被排除以针对这两个TSV执行测试。这指示第一测试的测试操作时间和第二测试的测试操作时间可以根据故障信息INF_FAIL而彼此不同。
[0068] 此外，第一TSV TSV1至第三TSV TSV3的测试操作时间可以根据故障信息INF_FAIL变化。也就是说，半导体器件可以阻断包括第一TSV TSV1至第三TSV TSV3之中的与故障信息INF_FAIL相对应的故障TSV的输出路径，并且仅使测试目标TSV使能以对除了故障TSV之外的TSV顺序地执行测试。因而，整个测试操作时段可以得以减少。在根据图2的实施例的半导体器件中，已经描述了输出控制器2200经由故障信息控制移位操作且顺序地测试多个TSV。然而，多个TSV可以根据控制信号来选择性地控制且测试。
[0069] 图3是图示根据本发明的一个实施例的测试系统的框图。
[0070] 参见图3，测试系统3000可以包括半导体器件3100和测试设备3300。
[0071] 半导体器件3100可以与以上参照图2描述的半导体器件相同。在第一测试期间，施加至多个TSV的测试确认信息可以被顺序地输出。此外，在第二测试期间，经由除了故障TSV之外的多个TSV传送的测试确认信息可以被顺序地输出。
[0072] 半导体器件3100可以在第一测试期间顺序地输出经由多个TSV传送的测试确认信息。通过输出的测试确认信息，可以产生多个TSV的故障信息INFO_TSV，所述故障信息INFO_TSV与以上参照图1和图2描述的故障信息INF_FAIL相对应。然后，在第二测试期间，经由除了与故障信息INFO_TSV相对应的故障TSV之外的多个TSV传送的测试确认信息可以被顺序地输出。因而，第一测试的操作时间和第二测试的操作时间可以根据故障信息INFO_TSV而彼此不同。
[0073] 测试设备3300可以从半导体器件3100接收故障信息INFO_TSV，并且控制在第二测试之后执行的第三测试的开始时间。测试设备3300可以将针对第三测试的命令CMD_TEST3传送至半导体器件3100。半导体器件3100可以通过从测试设备3300施加的命令CMD_TEST3执行第三测试。
[0074] 在根据本发明的实施例的测试系统3000中，测试设备3300可以从半导体器件3100接收与多个TSV之中的故障TSV相对应的故障信息INFO_TSV，并且控制半导体器件
3100的第三测试操作开始的时间。因而，可以控制第三测试操作的开始时间以减少半导体器件3100的测试所需的时间。
3100的第三测试操作开始的时间。因而，可以控制第三测试操作的开始时间以减少半导体器件3100的测试所需的时间。
[0075] 根据本发明的实施例，半导体器件可以产生与多个TSV之中的故障TSV相对应的故障信息，并且减少了验证多个TSV是否正常操作所需的测试时间。
[0077] 通过本发明的实施例可以看出，本发明提供了下面技术方案:
[0078] 技术方案1.一种半导体器件，包括：
[0079] 多个输出路径，其分别包括适于测试确认信息的传送的多个穿通硅通孔(TSV)；
[0080] 信息提供器，其适于将所述测试确认信息提供至所述多个TSV；以及[0081] 输出控制器，其适于选择性地阻断所述输出路径中的包括所述多个TSV之中的故障TSV的输出路径。
[0082] 技术方案2.如技术方案1所述的半导体器件，还包括：检测器，其适于通过基于从所述输出控制器输出的所述测试确认信息检测所述多个TSV的故障，来产生表示所述多个TSV之中的故障TSV的故障信息。
[0083] 技术方案3.如技术方案2所述的半导体器件，其中，所述输出控制器包括：
[0084] 传送单元，其适于将从所述TSV中的每个输出的所述测试确认信息传送至所述检测器；以及
[0085] 传送控制单元，其适于根据所述故障信息选择性地使所述传送单元的所述测试确认信息的传送使能。
[0086] 技术方案4.如技术方案3所述的半导体器件，其中，所述传送控制单元包括：
[0087] 分别与所述多个TSV相对应的多个传送控制子单元，其中的每个响应于所述故障信息来产生针对对应的TSV的使能信号；以及
[0088] 分别与所述多个传送控制子单元相对应的多个传送子单元，其中的每个响应于针对所述对应的TSV的所述使能信号来将所述测试确认信息从所述对应的TSV传输至所述检测器。
[0089] 技术方案5.如技术方案4所述的半导体器件，
[0090] 其中，所述多个传送控制子单元中的每个包括：
[0091] 同步器，其适于通过与时钟信号同步地使输入脉冲信号移位来产生移位的脉冲信号；
[0092] 路径控制部，其适于通过响应于所述故障信息而选择所述输入脉冲信号和所述移位的脉冲信号中的一个来产生选中的脉冲信号；以及
[0093] 使能信号发生部，其适于响应于所述故障信息和所述选中的脉冲信号来产生针对所述对应的TSV的所述使能信号。
[0094] 技术方案6.如技术方案5所述的半导体器件，
[0095] 其中，所述多个传送控制子单元串联耦接，以及
[0096] 其中，后一个传送控制子单元的所述输入脉冲信号是前一个传送控制子单元的所述选中的脉冲信号。
[0097] 技术方案7.如技术方案6所述的半导体器件，其中，所述输出控制器还包括：控制信号发生单元，其适于产生与所述故障信息相对应的控制信号。
[0098] 技术方案8.如技术方案7所述的半导体器件，其中，所述使能信号发生部接收所述控制信号和所述选中的脉冲信号。
[0099] 技术方案9.如技术方案1所述的半导体器件，其中，所述多个TSV的所述测试操作时间根据所述故障信息变化。
[0100] 技术方案10.如技术方案1所述的半导体器件，其中，所述测试确认信息包括在测试期间供应的电压或电流。
[0101] 技术方案11.如技术方案10所述的半导体器件，其中，所述信息提供器接收包括所述多个TSV的存储芯片的层叠信息和测试模式信息。
[0102] 技术方案12.一种半导体器件，包括：
[0103] 分别包括多个穿通硅通孔(TSV)的多个输出路径,其适于传送测试确认信息；
[0104] 信息提供器，其适于向所述多个TSV提供测试确认信息；
[0105] 检测器，其适于通过基于从所述多个TSV输出的所述测试确认信息检测所述多个TSV的故障，来产生表示所述多个TSV之中的故障TSV的故障信息；以及
[0106] 输出控制器，其适于基于所述故障信息来选择性地阻断输出路径中的包括所述多个TSV之中的故障TSV的输出路径。
[0107] 技术方案13.如技术方案12所述的半导体器件，其中，所述输出控制器包括：
[0108] 传送单元，其适于将从所述TSV中的每个输出的所述测试确认信息传送至所述检测器；以及
[0109] 传送控制单元，其适于根据所述故障信息来选择性地将所述传送单元的所述测试确认信息的传送使能。
[0110] 技术方案14.如技术方案13所述的半导体器件，其中，所述传送控制单元包括：
[0111] 分别与所述多个TSV相对应的多个传送控制子单元，其中的每个响应于所述故障信息来产生针对对应的TSV的使能信号；以及
[0112] 分别与所述多个传送控制子单元相对应的多个传送子单元，其中的每个响应于针对所述对应的TSV的所述使能信号来将所述测试确认信息从所述对应的TSV传送至所述检测器。
[0113] 技术方案15.如技术方案14所述的半导体器件，
[0114] 其中，所述多个传送控制子单元中的每个包括：
[0115] 同步器，其适于通过与时钟信号同步地使输入脉冲信号移位来产生移位的脉冲信号；
[0116] 路径控制部，其适于通过响应于所述故障信息而选择所述输入脉冲信号和所述移位的脉冲信号中的一个来产生选中的脉冲信号；以及
[0117] 使能信号发生部，其适于响应于所述故障信息和所述选中的脉冲信号来产生针对所述对应的TSV的所述使能信号。
[0118] 技术方案16.如技术方案15所述的半导体器件，
[0119] 其中，所述多个传送控制子单元串联耦接，以及
[0120] 其中，后一个传送控制子单元的所述输入脉冲信号是前一个传送控制子单元的所述选中的脉冲信号。
[0121] 技术方案17.一种半导体器件的测试方法，包括：
[0122] 第一测试步骤：将测试确认信息供应至多个TSV，以及通过顺序地输出传送至所述多个TSV的所述测试确认信息来检测故障信息；以及
[0123] 第二测试步骤：根据所述故障信息重置所述多个TSV之中的测试目标TSV，以及顺序地输出传送至所述测试目标TSV的所述测试确认信息。
[0124] 技术方案18.如技术方案17所述的测试方法，其中，所述第二测试步骤包括：控制传送至所述多个TSV之中的与所述故障信息相对应的TSV的所述测试确认信息被输出的路径。
[0125] 技术方案19.如技术方案17所述的测试方法，其中，所述第一测试步骤的测试操作时间和所述第二测试步骤的测试操作时间根据所述故障信息而彼此不同。
[0126] 技术方案20.如技术方案18所述的测试方法，还包括：接收所述故障信息，以及控制在所述第二测试步骤之后执行的测试的开始时间。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 半导体装置 | 2020-05-19 | 226 |
| 半导体存储器件、存储器件支承体和存储模块 | 2020-05-27 | 197 |
| 半导体装置 | 2020-05-29 | 183 |
| 一种多路数据信号处理方法和装置 | 2020-06-11 | 740 |
| 层叠半导体器件及半导体芯片的控制方法 | 2020-06-24 | 172 |
| 利用电子电热的温灸治疗机 | 2020-05-31 | 527 |
| 利用电子电热的温灸治疗机 | 2020-05-25 | 895 |
| 半导体器件 | 2020-06-17 | 850 |
| 多环组网中业务的传输方法和网络设备 | 2020-06-09 | 972 |
| 多环组网中业务的传输方法和网络设备 | 2020-06-07 | 432 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
穿通时钟热门专利
QQ群二维码
意见反馈
意见反馈