1.一种双指令多浮点操作数加/减、乘、除运算控制器，其特征在于：该控制器包括双端口只读只写存储器（Ⅰ）、命令字及多操作数写时序控制模块（Ⅱ）、浮点操作数读时序控制模块（Ⅲ）、存储器数据空标志控制器（Ⅳ）和操作数配置及运算控制模块（Ⅴ）；
所述双端口只读只写存储器（Ⅰ）与命令字及多操作数写时序控制模块（Ⅱ）、浮点操作数读时序控制模块（Ⅲ）、操作数配置及运算控制模块（Ⅴ）连接；
所述命令字及多操作数写时序控制模块（Ⅱ）还与浮点操作数读时序控制模块（Ⅲ）、存储器数据空标志控制器（Ⅳ）、操作数配置及运算控制模块（Ⅴ）连接；
所述浮点操作数读时序控制模块（Ⅲ）还与存储器数据空标志控制器（Ⅳ）、操作数配置及运算控制模块（Ⅴ）连接；
所述双端口只读只写存储器（Ⅰ）为双端口存储器，一个只写端口，一个只读端口，用于储存两条指令的浮点操作数；所述双端口只读只写存储器（Ⅰ）分为存储器1和存储器2两个存储区域；所述双端口只读只写存储器（Ⅰ）的写地址高位输入端AB4_1为“0”，或读地址高位输入端AB4_2为“0”，选中双端口只读只写存储器（Ⅰ）的13个低地址存储单元，即存储器1；写地址高位输入端AB4_1为“1”，或读地址高位输入端AB4_2为“1”，选中双端口只读只写存储器（Ⅰ）的13个高地址存储单元，即存储器2；
所述命令字及多操作数写时序控制模块（Ⅱ）控制完成指令的写入和存储，需要占用系统总线；一条指令包括32位命令字和若干个操作数，操作数最多为13个；所述命令字及多操作数写时序控制模块（Ⅱ）在双端口只读只写存储器（Ⅰ）的存储器1或存储器2为数据空，输出写指令允许信号，方允许被系统选中；当被系统选中写命令字时，在系统写信号WR的作用下，写入命令字；当被系统选中写操作数时，其内部产生与系统写信号WR同步的写时序脉冲；在写时序脉冲的控制下，将操作数存储在双端口只读只写存储器（Ⅰ）的存储器1或存储器2中；一条指令的最后一个操作数被写入存储后，转换双端口只读只写存储器（Ⅰ）的写地址高位输入端AB4_1状态，如果双端口只读只写存储器（Ⅰ）的存储器1和存储器2都非空，停止命令字及多操作数写时序控制模块（Ⅱ）的工作；
所述命令字及多操作数写时序控制模块（Ⅱ）将写入的命令字分为待执行命令字存储
和执行命令字的存储，执行命令字分为第1个操作数类型、第1个操作数除法运算方式和操作数个数的存储、每个操作数的运算符标志的存储；
所述浮点操作数读时序控制模块（Ⅲ）在内部读时序脉冲的控制下，自主完成浮点操作数从双端口只读只写存储器（Ⅰ）中的读出，不需要占用系统总线；所述浮点操作数读时序控制模块（Ⅲ）产生与系统时钟Clock信号同步的读时序脉冲序列，按顺序将操作数读出参与运算，按照每个操作数的运算符自动调整运算周期；当参与运算的最后一个操作数读出之后，产生读地址溢出信号，然后再经过一个该操作数的运算周期，发出读运行状态结束的信号，产生一个系统时钟Clock周期的结果锁存脉冲，然后再发出启动使能信号；
所述浮点操作数读时序控制模块（Ⅲ）依据存储器数据空标志控制器（Ⅳ）的空标志状态读出操作数，有下面4种工作状态：
1）所述存储器数据空标志控制器（Ⅳ）无存储器1空、存储器2空的标志输出，表明存储器1、存储器2都为数据非空，一个非空的存储器正在写入指令或写入指令过程已结束，另一个存储器正在读出操作数；若正在执行的命令运算过程结束，启动使能信号由“1”→“0”，转为一个存储器空，另一个存储器非空的状态，此时在命令运算过程结束后的第1 个系统时钟Clock的下降沿作为时序脉冲发生的启动信号，向系统发送写指令允许信号；启动浮点操作数读时序控制模块（Ⅲ）的工作；
2）所述存储器数据空标志控制器（Ⅳ）输出任何一个存储器空的标志，会处于两种操作状态，一是非空的存储器正在写入操作数，该存储器同时执行读出操作；二是非空的存储器写入指令过程已结束，正在执行读出操作；若命令运算过程结束，启动使能信号由“1”→“0”，转为存储器1和存储器2都空的状态；
3）所述存储器数据空标志控制器（Ⅳ）同时输出存储器1空、存储器2空的标志，停止浮点操作数读时序控制模块（Ⅲ）的工作，向系统发送写指令允许信号；
4）所述存储器数据空标志控制器（Ⅳ）同时输出存储器1空、存储器2空的标志，且命令字及多操作数写时序控制模块（Ⅱ）再次被系统选中写入命令字，命令字及多操作数写时序控制模块（Ⅱ）输出写预置脉冲作为浮点操作数读时序控制模块（Ⅲ）的内部时序脉冲发生器的启动信号；
所述操作数配置及运算控制模块（Ⅴ）根据命令字及多操作数写时序控制模块（Ⅱ）输出的运算符选择参与运算的每个操作数对应的运算器进行运算，根据输出的第1个操作数的类型选通配置参与加/减或乘法运算的操作数1和操作数2，第1个操作数为除法运算时，还需要根据第1个操作数除法运算方式选通配置参与除法运算的操作数a和操作数b；所述操作数配置及运算控制模块（Ⅴ）能够锁存运算结果，并判断运算结果是否异常；系统能够从操作数配置及运算控制模块（Ⅴ）中读出中间运算结果和命令执行的最终运算结果。
2.如权利要求1所述的双指令多浮点操作数加/减、乘、除运算控制器，其特征在于：所述命令字及多操作数写时序控制模块（Ⅱ）包括模块地址识别（1）、写高位地址控制器（2）、写端口地址计数器（3）、写端口脉冲发生控制器（4）、待执行命令字寄存器（5）、方式类型个数寄存器（6）、运算符移位寄存器（7）、非门Ⅰ（8）、非门Ⅱ（9）、或门Ⅰ（10）、或门Ⅱ（11）、或门Ⅲ（12）、与门Ⅰ（13）、与门Ⅱ（14）和与门Ⅲ（15）；
所述模块地址识别（1）的输入端和系统地址总线AB的A31到A27线连接，CS1输出端和或门Ⅱ（11）的一个输入端连接，CS2输出端和或门Ⅲ（12）的一个输入端、写端口脉冲发生控制器（4）的使能输入端、操作数配置及运算控制模块（Ⅴ）连接；
所述模块地址识别（1）内部设置两个地址值，一个是写命令字地址值，一个是写操作数地址值；所述模块地址识别（1）输入的A31到A27地址值与模块地址识别（1）中设置的地址值进行比较，如果和写命令字地址值相等，则输出CS1为“0”，如果和写操作数地址值相等，则输出CS2为“0”；在任何时刻，CS1和 CS2只有一个输出为“0”，或输出都为“1”；
所述写高位地址控制器（2）的锁存信号输入端与写端口地址计数器（3）的写溢出输出端连接，写高位地址输入端和非门Ⅱ（9）的输出端连接，复位输入端和与门Ⅱ（14）的输出端连接，输出端和非门Ⅱ（9）的输入端、双端口只读只写存储器（Ⅰ）的写地址高位输入端AB4_
1、存储器数据空标志控制器（Ⅳ）连接；
所述写高位地址控制器（2）输出的是双端口只读只写存储器（Ⅰ）的最高位地址值AB4_
1；当双端口只读只写存储器（Ⅰ）的存储器1和存储器2的数据都空时，或者当系统复位信号Rst为“0”时，复位写高位地址控制器（2），其输出为“0”；当写高位地址控制器（2）的锁存信号输入端由“1”→“0”时，写高位地址控制器（2）输出端输出的AB4_1状态翻转；
所述写端口地址计数器（3）的操作数个数输入端与系统数据总线DB的D3到D0线连接，写预置脉冲输入端和或门Ⅱ（11）的输出端连接，写计数脉冲输入端与写端口脉冲发生控制器（4）的脉冲②_1输出端连接，写复位输入端和系统复位信号Rst线连接，写地址输出端与双端口只读只写存储器（Ⅰ）的写地址输入端AB_1连接，写溢出输出端还和写端口脉冲发生控制器（4）的写溢出输入端、非门Ⅰ（8）的输入端、存储器数据空标志控制器（Ⅳ）连接；
所述写端口地址计数器（3）是一个减1计数器，系统数据总线DB的D3到D0传输的是参与加/减、乘、除运算的操作数个数值，当双端口只读只写存储器（Ⅰ）的存储器1空或存储器2空，且满足模块地址识别（1）的CS2输出端为“0”时，WR信号作为写预置脉冲将操作数个数值作为双端口只读只写存储器（Ⅰ）写端口的低4位地址初值预置给写端口地址计数器（3），并将写溢出输出端设置为“1”状态；
所述写端口地址计数器（3）输出双端口只读只写存储器（Ⅰ）的写端口低4位地址值AB_
1；当写计数脉冲输入端来一个计数脉冲时，写端口地址计数器（3）进行一次-1操作，直到写地址输出端为“0”，AB_1为“0”，此时写溢出信号输出端由“1”→“0”，写溢出信号作为写端口地址计数器（3）停止工作的标志，使得写高位地址控制器（2）的锁存信号输入端由“1”→“0”时，写高位地址控制器（2）输出的AB4_1状态翻转；写端口地址计数器（3）在系统复位信号Rst的作用下，复位写端口地址计数器（3），使得写溢出信号输出端为“0”状态；
所述写端口脉冲发生控制器（4）的同步脉冲输入端与系统写信号WR线连接，启动输入端和与门Ⅲ（15）的输出端连接，复位输入端和系统复位信号Rst线连接，脉冲①_1输出端和双端口只读只写存储器（Ⅰ）的写信号输入端WR_1连接；
所述写端口脉冲发生控制器（4）的使能输入端为“0”，在启动输入端的脉冲信号作用下启动工作，发出与系统WR脉冲同步的脉冲①_1和脉冲②_1，脉冲①_1作为双端口只读只写存储器（Ⅰ）的写入信号WR_1，脉冲②_1作为写端口地址计数器（3）的写计数脉冲；所述写端口地址计数器（3）的写溢出信号输出端由“1”→“0”，写端口脉冲发生控制器（4）停止工作，脉冲①_1和脉冲②_1的输出端为“1”状态；
所述待执行命令字寄存器（5）的命令字输入端和系统数据总线DB的D31到D0线连接，锁存信号输入端和或门Ⅱ（11）的输出端连接，输出端的低6位与方式类型个数寄存器（6）的输入端连接，输出端的高26位与运算符移位寄存器（7）的输入端连接；
所述方式类型个数寄存器（6）的锁存信号输入端与浮点操作数读时序控制模块（Ⅲ）连接，类型输出端、读操作数个数输出端与浮点操作数读时序控制模块（Ⅲ）连接，方式输出端与操作数配置及运算控制模块（Ⅴ）连接；
所述运算符移位寄存器（7）的锁存信号输入端与浮点操作数读时序控制模块（Ⅲ）连接，移位脉冲输入端与浮点操作数读时序控制模块（Ⅲ）连接，运算符输出端与浮点操作数读时序控制模块（Ⅲ）和操作数配置及运算控制模块（Ⅴ）连接；
所述非门Ⅰ（8）的输出端和或门Ⅰ（10）的一个输入端连接；
所述或门Ⅰ（10）的另一个输入端和与门Ⅰ（13）的输出端连接，输出端向系统输出写指令允许信号；
所述或门Ⅱ（11）的另二个输入端分别和与门Ⅰ（13）的输出端、系统WR写信号线连接，输出端作为写预置信号还与浮点操作数读时序控制模块（Ⅲ）连接；
所述或门Ⅲ（12）的另一个输入端与系统WR写信号线连接，输出端和与门Ⅲ（15）的一个输入端连接；
所述与门Ⅰ（13）的二个输入端分别与存储器数据空标志控制器（Ⅳ）的存储器1空输出端、存储器2空输出端连接，输出端还和与门Ⅲ（15）的另一个输入端连接；
所述与门Ⅱ（14）的一个输入端与存储器数据空标志控制器（Ⅳ）的存储器1存储器2都空输出端连接，另一个输入端与系统Rst复位信号线连接。
3.如权利要求2所述的双指令多浮点操作数加/减、乘、除运算控制器，其特征在于：所述浮点操作数读时序控制模块（Ⅲ）包括读高位地址控制器（16）、读端口地址计数器（17）、读端口脉冲发生控制器（18）、异或非门（19）、非门Ⅲ（20）、非门Ⅳ（21）、或门Ⅳ（22）、或门Ⅴ（23）、与门Ⅳ（24）、与门Ⅴ（25）、与门Ⅵ（26）、与门Ⅶ（27）和与门Ⅷ（28）；
所述读高位地址控制器（16）的锁存信号输入端与读端口地址计数器（17）的读溢出输出端连接，读高位地址输入端和非门Ⅲ（20）的输出端连接，复位输入端和与门Ⅳ（24）的输出端连接，输出端和双端口只读只写存储器（Ⅰ）的读地址高位输入端AB4_2、非门Ⅲ（20）的输入端、存储器数据空标志控制器（Ⅳ）连接；
所述读高位地址控制器（16）输出的是双端口只读只写存储器（Ⅰ）读端口的最高位地址值AB4_2，当双端口只读只写存储器（Ⅰ）的存储器1和存储器2的数据都空时，或者当系统复位信号Rst为“0”时，复位读高位地址控制器（16），其输出端为“0”；当读高位地址控制器（16）的锁存信号输入端由“1”→“0”时，读高位地址控制器（16）输出的AB4_2状态翻转；
所述读端口地址计数器（17）的读预置脉冲输入端与读端口脉冲发生控制器（18）的脉冲②_2输出端连接，读计数脉冲输入端和与门Ⅷ（28）的输出端连接，复位输入端和与门Ⅵ（26）的输出端连接，读操作数个数输入端与方式类型个数寄存器（6）的读操作数个数输出端连接，读溢出输出端还与读端口脉冲发生控制器（18）的读溢出输入端、存储器数据空标志控制器（Ⅳ）的读溢出输入端连接，读地址输出端与双端口只读只写存储器（Ⅰ）的读地址输入端AB_2连接；
所述读端口地址计数器（17）是一个减1计数器，读预置脉冲将来自方式类型个数寄存器（6）输出的读操作数个数预置给读端口地址计数器（17），使得读端口地址计数器（17）的读地址输出端输出的地址值AB_2为读操作数个数，读端口地址计数器（17）从读操作数个数开始进行-1计数；当读计数脉冲输入端来一个计数脉冲时，读端口地址计数器（17）输出的读地址值-1，直到读地址输出端为“0”，AB_2为“0”，表示正在执行命令的最后一个操作数已读出，读溢出信号输出端由“1”→“0”，读溢出信号也是读端口地址计数器（17）停止工作的标志；当输入复位信号为“0”时，复位读端口地址计数器（17），读端口地址计数器（17）停止计数工作，读溢出输出端为“0”；
所述读端口脉冲发生控制器（18）的同步脉冲输入端与系统时钟信号Clock线连接，启动输入端和与门Ⅴ（25）的输出端连接，复位输入端和与门Ⅵ（26）的输出端连接，类型输入端与方式类型个数寄存器（6）的类型输出端连接，运算符输入端与运算符移位寄存器（7）的运算符输出端连接；脉冲①_2输出端与方式类型个数寄存器（6）和运算符移位寄存器（7）的锁存信号输入端连接，脉冲③_2输出端和与门Ⅶ（27）的一个输入端、操作数配置及运算控制模块（Ⅴ）连接，脉冲④_2输出端和与门Ⅷ（28）的一个输入端、操作数配置及运算控制模块（Ⅴ）连接，脉冲⑤_2输出端和与门Ⅶ（27）的另一个输入端连接，脉冲⑥_2输出端和与门Ⅷ（28）的另一个输入端连接，脉冲⑦_2输出端和操作数配置及运算控制模块（Ⅴ）连接，脉冲⑧_2输出端和操作数配置及运算控制模块（Ⅴ）连接，读运行状态输出端与存储器数据空标志控制器（Ⅳ）的读运行状态输入端连接，启动使能输出端和或门Ⅴ（23）的一个输入端、存储器数据空标志控制器（Ⅳ）的启动使能输入端连接；
所述读端口脉冲发生控制器（18）输出的脉冲与系统时钟Clock同步；当双端口只读只写存储器（Ⅰ）的存储器1或存储器2为数据空，启动使能输出端由“1”→“0” 时，启动读端口脉冲发生控制器（18）开始工作；当双端口只读只写存储器（Ⅰ）的存储器1和存储器2都为数据空时，在写预置脉冲的作用下启动输出端由“1”→“0”，启动读端口脉冲发生控制器（18）开始工作；启动的同时置读端口脉冲发生控制器（18）的读运行状态输出端为“0”和启动使能输出端为“1”状态；当读运行状态为“1”时，表明当前命令的运算过程已执行结束；当启动使能信号为“0”时，表明没有命令在执行，以及执行命令的运算结果已锁存；
所述读端口脉冲发生控制器（18）根据类型输入信号为“0”还是为“1”，确定控制双端口只读只写存储器（Ⅰ）中读操作数的脉冲序列；读端口地址计数器（17）输出的读溢出信号由“1”→“0”，置脉冲⑥_2输出端为“1”，读端口脉冲发生控制器（18）再经过一个运算周期时间，读运行状态输出端由“0” →“1”，并发出一个系统时钟Clock周期锁存最终运算结果的脉冲⑦_2，启动使能输出端由“1” →“0”，停止读端口脉冲发生控制器（18）的工作，置所有脉冲输出端为“1”状态；当输入的复位信号为“0”时，复位读端口脉冲发生控制器（18），复位使得读运行状态输出端为“1”状态，启动使能输出端为“0”，置所有脉冲输出端为“1”状态，并停止读端口脉冲发生控制器（18）的工作；
所述读端口脉冲发生控制器（18）根据运算符输入端输入的每个参与运算的操作数运
算符，自动调整对应每个操作数的运算周期时间；
所述异或非门（19）的二个输入端分别与存储器数据空标志控制器（Ⅳ）的存储器1空输出端、存储器2空输出端连接，输出端和或门Ⅴ（23）的另一个输入端连接；
所述非门Ⅳ（21）的输入端和或门Ⅱ（11）的写预置信号输出端连接，输出端和或门Ⅳ（22）的一个输入端连接；
所述或门Ⅳ（22）的另一个输入端和存储器数据空标志控制器（Ⅳ）的存储器1存储器2都空输出端连接，输出端和与门Ⅴ（25）的一个输入端连接；
所述或门Ⅴ（23）的输出端和与门Ⅴ（25）的另一个输入端连接；
所述与门Ⅳ（24）的一个输入端与存储器数据空标志控制器（Ⅳ）的存储器1存储器2都空输出端连接，另一个输入端和系统复位信号Rst线连接；
所述与门Ⅵ（26）的一个输入端与系统复位信号Rst线连接，另一个输入端和操作数配置及运算控制模块（Ⅴ）连接；
所述与门Ⅶ（27）的输出端与双端口只读只写存储器（Ⅰ）的读操作数信号RD_2输入端、运算符移位寄存器（7）的移位脉冲输入端连接；
所述与门Ⅶ（27）的输出是双端口只读只写存储器（Ⅰ）读端口的读操作数信号RD_2，也是运算符移位寄存器（7）的移位脉冲，从双端口只读只写存储器（Ⅰ）读出一个操作数，运算符移位寄存器（7）中的运算符数据按照顺序向右移位2位，其最低2位作为运算符输出，每个操作数的运算类型由输出的2位运算符决定。
4.如权利要求3所述的双指令多浮点操作数加/减、乘、除运算控制器，其特征在于：所述操作数配置及运算控制模块（Ⅴ）包括选通器（29）、结果寄存器（30）、浮点数加/减运算器（31）、浮点数乘运算器（32）、浮点数除运算器（33）、操作数交换器（34）、运算异常标志控制（35）、32位三态门组（36）、与门Ⅸ（37）、与门Ⅹ（38）、或门Ⅵ（39）和或门Ⅶ（40）；
所述选通器（29）的一个输入端与双端口只读只写存储器（Ⅰ）的读数据输出端DB_2连接，另一个输入端与浮点数加/减运算器（31）、浮点数乘运算器（32）和浮点数除运算器（33）的运算结果输出端连接，选通控制输入端和与门Ⅸ（37）的输出端连接，输出端与结果寄存器（30）的输入端连接；
所述结果寄存器（30）的锁存信号输入端和与门Ⅹ（38）的输出端连接，输出端与浮点数加/减运算器（31）、浮点数乘运算器（32）的操作数1输入端连接、操作数交换器（34）的操作数1输入端连接，以及与32位三态门组（36）的输入端连接；
所述浮点数加/减运算器（31）的操作数2输入端和双端口只读只写存储器（Ⅰ）的操作数输出端DB_2连接，运算符输入端和运算符移位寄存器（7）的运算符输出端连接，运算结果输出端还与运算异常标志控制（35）的输入端连接；
所述浮点数乘运算器（32）的操作数2输入端和双端口只读只写存储器（Ⅰ）的操作数输出端DB_2连接，运算符输入端和运算符移位寄存器（7）的运算符输出端连接，运算结果输出端还与运算异常标志控制（35）的输入端连接；
所述浮点数除运算器（33）的操作数a和操作数b输入端分别与操作数交换器（34）的二个输出端连接；运算符输入端和运算符移位寄存器（7）的运算符输出端连接，输出端还与运算异常标志控制（35）的输入端连接；
所述操作数交换器（34）的操作数2输入端和双端口只读只写存储器（Ⅰ）的操作数输出端DB_2连接，交换控制端和或门Ⅵ（39）的输出端连接；
所述运算异常标志控制（35）的锁存信号输入端与读端口脉冲发生控制器（18）的锁存结果脉冲⑦_2输出端连接；IRQ输出端和与门Ⅵ（26）的一个输入端连接，IRQ输出端还向系统输出中断请求信号IRQ；当中间运算结果或最终运算结果出现异常时，所述运算异常标志控制（35）向系统发出中断请求信号IRQ，并复位读端口地址计数器（17）和读端口脉冲发生控制器（18），停止浮点操作数读时序控制模块（Ⅲ）的工作；
所述32位三态门组（36）的输出端与系统数据总线DB连接，控制端和或门Ⅶ（40）的输出端连接；
所述与门Ⅸ（37）的二个输入端分别与读端口脉冲发生控制器（18）的脉冲③_2、脉冲④_2输出端连接；
所述与门Ⅹ（38）的二个输入端分别与读端口脉冲发生控制器（18）的脉冲④_2、脉冲⑦_2输出端连接；
所述或门Ⅵ（39）的二个输入端分别与读端口脉冲发生控制器（18）的脉冲⑧_2输出端、方式类型个数寄存器（6）的方式输出端连接；
所述或门Ⅶ（40）的二个输入端分别与模块地址识别（1）的CS2信号输出端、系统读信号RD线连接；当CS2为“0”时，在系统读信号RD的作用下，读出中间运算结果或命令执行的最终运算结果。
5.如权利要求4所述的双指令多浮点操作数加/减、乘、除运算控制器，其特征在于：：所述浮点操作数读时序控制模块（Ⅲ）与方式类型个数寄存器（6）的类型输出端连接；所述操作数配置及运算控制模块（Ⅴ）与方式类型个数寄存器（6）的方式输出端、运算符移位寄存器（7）的运算符输出端连接；所述方式类型个数寄存器（6）输出的类型是指从双端口只读只写存储器（Ⅰ）读出的第1个操作数的类型，输出的方式是指类型0时，第1个操作数参加除法运算的处理方式；运算符移位寄存器（7）输出的运算符是操作数参与运算的符号；
运算符由二位代码标识组成：00：加法运算；01：减法运算；10：乘法运算；11：除法运算；
操作数类型由一位代码标识组成：0：操作数类型0；1：操作数类型1；
当读出第1个操作数参与加/减或乘法运算时，类型信号控制第1个操作数的运算方式；
操作数类型0：第1个操作数作为参与加/减或乘法运算的操作数2，运算结果作为操作
数1，执行运算结果与第1个操作数运算；
操作数类型1：第1个操作数作为参与加/减、乘法运算的操作数1，第2个操作数作为操作数2，执行第1个操作数与第2个操作数的运算；
当操作数类型为“1”时，所述读端口脉冲发生控制器（18）输出脉冲③_2、脉冲④_2；当脉冲③_2或脉冲④_2为“0”时，选通器（29）的选通控制输入端为“0”，输出从双端口只读只写存储器（Ⅰ）读出的第1个操作数；当脉冲③_2和脉冲④_2都为“1”时，输出运算结果；
所述方式类型个数寄存器（6）输出的类型和方式信号控制第1个操作数参加除法运算
的操作数类型和除法方式：
当操作数类型为“0”时：操作数交换器（34）的操作数1输入端为运算结果；操作数交换器（34）的操作数2输入端为第1个操作数；
除法方式0：第1个操作数作为浮点数除运算器（33）的操作数a，运算结果作为操作数b；
当读第1个操作数和执行第1个操作数除法运算时，脉冲⑧_2为“0”有效，由于方式为“0”状态，使得操作数交换器（34）的控制端为“0”，操作数交换器（34）的2个输入和2个输出进行交换，执行第1操作数/运算结果的运算；
除法方式1：第1个操作数作为浮点数除运算器（33）的操作数a，运算结果作为操作数b；
当读第1个操作数和执行第1个操作数除法运算时，脉冲⑧_2为“0”有效，但方式为“1”状态，使得操作数交换器（34）的控制端为“1”，操作数交换器（34）的2个输入和2个输出不进行交换，执行第1个操作数/运算结果的运算；
当操作数类型为“1”时：第1个操作数的除法运算方式与输入的方式信号状态无关；所述读端口脉冲发生控制器（18）不产生脉冲⑧_2信号，脉冲⑧_2输出端为“1”状态，使得操作数交换器（34）的控制端为“1”，操作数交换器（34）的2个输入和2个输出不进行交换；第1个操作数作为浮点数除运算器（33）的操作数a，第2个操作数作为操作数b，执行第1个操作数/第2个操作数的运算。