非易失性存储装置
阅读：254发布：2020-05-08
专利汇可以提供非易失性存储装置专利检索，专利查询，专利分析的服务。并且实施方式提供能够进行高效的读出工作的非易失性存储装置。非易失性存储装置构成为具有：第1及第2配线；存储单元，具有 阻变 存储元件与选择阻变存储元件的双 端子 开关 元件的 串联 连接，所述阻变存储元件能够将低 电阻 状态和高电阻状态中的一方设定为数据；读出 电路 (30)，在第1及第2读出期间，从阻变存储元件读出数据；写入电路(20)，在第1读出期间和第2读出期间之间的写入期间，向阻变存储元件写入数据；以及判定电路(40)，将基于在第1读出期间读出的数据的第1 电压 与基于在第2读出期间读出的数据的第2电压进行比较，由此判定在第1读出期间读出的数据，在第1读出期间、写入期间和第2读出期间，使得相同方向的 电流 流过存储单元。，下面是非易失性存储装置专利的具体信息内容。
1.一种非易失性存储装置，其构成为，具有：
第1配线；
与所述第1配线交叉的第2配线；
存储单元，其是设置在所述第1配线与所述第2配线之间的存储单元，具有阻变存储元件与选择所述阻变存储元件的双端子开关元件的串联连接，所述阻变存储元件能够将低电阻状态和高电阻状态中的一方设定为数据；
读出电路，其在第1读出期间和第2读出期间，从所述阻变存储元件读出数据；
写入电路，其在所述第1读出期间和所述第2读出期间之间的写入期间，向所述阻变存储元件写入数据；以及
判定电路，其通过将基于在所述第1读出期间读出的数据的第1电压与基于在所述第2读出期间读出的数据的第2电压进行比较，判定在所述第1读出期间读出的数据；
在所述第1读出期间、所述写入期间和所述第2读出期间，使得相同方向的电流流过所述存储单元。
2.根据权利要求1所述的非易失性存储装置，其特征在于，
还具有在所述第1读出期间、所述写入期间和所述第2读出期间连续地向所述存储单元提供电流的第1恒定电流源。
3.根据权利要求2所述的非易失性存储装置，其特征在于，
所述第1恒定电流源包含在所述读出电路中。
4.根据权利要求2所述的非易失性存储装置，其特征在于，
还具有在所述第1读出期间的初期向所述存储单元提供电流的第2恒定电流源。
5.根据权利要求1所述的非易失性存储装置，其特征在于，
所述第1电压是对在所述第1读出期间从所述存储单元读出的电压加上偏移电压而得到的电压。
6.根据权利要求1所述的非易失性存储装置，其特征在于，
所述第2电压是对在所述第2读出期间从所述存储单元读出的电压加上偏移电压而得到的电压。
7.根据权利要求1所述的非易失性存储装置，其特征在于，
所述双端子开关元件在施加于双端子间的电压大于阈值时呈低电阻状态，在施加于双端子间的电压小于阈值时呈高电阻状态。
8.根据权利要求1所述的非易失性存储装置，其特征在于，
所述双端子开关元件含有硫属元素。
9.根据权利要求1所述的非易失性存储装置，其特征在于，
所述阻变存储元件为磁阻效应元件。
非易失性存储装置
[0001] 关联申请
技术领域
[0003] 本发明的实施方式涉及非易失性存储装置。
背景技术
[0005] 但是，在现有的交叉点型的非易失性存储装置中，难说一定进行高效的读出工作。
发明内容
[0006] 实施方式提供能够进行高效的读出工作的非易失性存储装置。
[0007] 实施方式的非易失性存储装置构成为具有：第1配线；与所述第1配线交叉的第2配线；存储单元，其是设置在所述第1配线与所述第2配线之间的存储单元，具有阻变存储元件与选择所述阻变存储元件的双端子开关元件的串联连接，所述阻变存储元件能够将低电阻状态和高电阻状态中的一方设定为数据；读出电路，其在第1读出期间和第2读出期间，从所述阻变存储元件读出数据；写入电路，其在所述第1读出期间和所述第2读出期间之间的写入期间，向所述阻变存储元件写入数据；以及判定电路，其通过将基于在所述第1读出期间读出的数据的第1电压与基于在所述第2读出期间读出的数据的第2电压进行比较，判定在所述第1读出期间读出的数据；在所述第1读出期间、所述写入期间和所述第2读出期间，使得相同方向的电流流过所述存储单元。附图说明
[0008] 图1是示出实施方式中的非易失性存储装置的概略结构的框图。
[0009] 图2是示出实施方式中的非易失性存储装置的存储单元阵列的结构的电子电路图。
[0010] 图3是示意性地示出实施方式中的非易失性存储装置的双端子选择器元件的电压-电流特性的图。
[0011] 图4是示出实施方式中的非易失性存储装置的第1结构例的电子电路图。
[0012] 图5是示出实施方式中的非易失性存储装置的第1结构例的工作的时序图。
[0013] 图6的(a)、(b)是示出实施方式中的非易失性存储装置的第1结构例的工作的时序图。
[0014] 图7是示出实施方式中的非易失性存储装置的偏移电路的功能的图。
[0015] 图8是示出图7的比较例的图。
[0016] 图9是示出实施方式中的非易失性存储装置的第2结构例的电子电路图。
[0017] 图10(a)、(b)是示出实施方式中的非易失性存储装置的第2结构例的工作的时序图。
[0018] 标号说明
[0019] 10…存储单元阵列
[0020] 11…字线(第1配线) 12…位线(第2配线)
[0023] 30…读出电路
[0024] 31…采样并保持电路 32…偏移电路
[0025] 35…晶体管对 36…晶体管对
[0026] 37…电容器 38…电容器
[0027] 40…判定电路
[0028] 50…恒定电流电路 51…第1恒定电流源 52…第2恒定电流源[0029] 60…控制电路
具体实施方式
[0030] 以下，参照附图，对实施方式进行说明。
[0031] 图1是示出实施方式中的非易失性存储装置的概略结构的框图。
[0032] 图1所示的非易失性存储装置具有存储单元阵列10、写入电路20、读出电路30、判定电路40、恒定电流电路50和控制电路60。
[0033] 图2是示出存储单元阵列10的结构的电子电路图。
[0034] 图2所示的存储单元阵列10包含多个字线(第1配线)11、多个位线(第2配线)12和多个存储单元13。字线11与位线12彼此交叉，在字线11与位线12的交叉点(cross point)配置有存储单元13。具体而言，字线11、位线12和存储单元13具有层叠结构，在字线11与位线12之间设置有存储单元13。存储单元13的一端与字线11连接，存储单元13的另一端与位线
12连接。
12连接。
[0035] 存储单元13由阻变存储元件14和双端子选择器元件15的串联连接构成，其中，双端子选择器元件15对阻变存储元件14进行选择。这样的存储单元13配置成阵列状，构成了存储单元阵列10。
[0036] 阻变存储元件14能够选择性地将低电阻状态和高电阻状态中的一方设定为数据(0或1)，其中，高电阻状态具有比低电阻状态高的电阻。例如，关于阻变存储元件14，可以使用磁阻效应元件即MTJ(magnetic tunnel junction，磁隧道结)元件。
[0037] 磁阻效应元件14包含存储层、参照层以及存储层与参照层之间的隧道势垒层。在存储层的磁化方向相对于参照层的磁化方向平行的情况下，磁阻效应元件14呈低电阻状态。在存储层的磁化方向与参照层的磁化方向为反向平行的情况下，磁阻效应元件14呈高电阻状态。磁阻效应元件14的电阻状态(低电阻状态、高电阻状态)能够根据流过磁阻效应元件14的写入电流的方向来设定。另外，读出是通过使小于写入电流的读出电流流过磁阻效应元件来进行的。
[0038] 双端子选择器元件15作为双端子间开关发挥功能。在施加于双端子间的电压小于阈电压的情况下，双端子间开关元件为高电阻状态(例如电不导通状态)。在施加于双端子间的电压大于阈电压的情况下，双端子间开关元件为低电阻状态(例如电导通状态)。双端子间开关元件也可以在双方向上具有上述功能。
[0039] 上述开关元件可以包含从由Te、Se和S构成的组中选择的至少1种硫属元素。或者，也可以包含作为含有这些硫属元素的化合物的硫化物。另外，上述开关元件也可以包含从由B、Al、Ga、In、C、Si、Ge、Sn、As、P和Sb构成的组中选择的至少1种元素。
[0040] 在字线11与位线12之间施加电压，使施加于双端子选择器元件15的双端子间的电压大于阈电压，由此，双端子选择器元件15成为低电阻状态(导通状态)。
[0041] 图3示意性地示出双端子选择器元件15的电压-电流特性的图。在增大施加于双端子选择器元件15的双端子间的电压而使施加电压成为V1时，双端子间的电压减小为V2。若进一步增大施加电压，电流会急剧增加。即，通常而言，关于双端子选择器元件15的电压-电流特性，双端子间的电压到V1为止，电流单调地增加，在双端子间的电压成为V1时，电压减少至V2，若使电压从V2增大，则电流单调地增加。
[0042] 返回到图1的说明。
[0043] 写入电路20是用于向存储单元13(阻变存储元件14)写入期望数据的电路。即，通过写入电路20，使写入电流经由双端子选择器元件15流过阻变存储元件14，由此向阻变存储元件14写入期望的数据(与低电阻状态或高电阻状态对应的数据)。该写入电路20由写驱动器(W/D)等构成。
[0044] 读出电路30是用于从存储单元13(从阻变存储元件14)读出数据的电路。即，通过读出电路30，使读出电流经由双端子选择器元件15流过阻变存储元件14，由此读出阻变存储元件14中存储的数据(与低电阻状态或高电阻状态对应的数据)。该读出电路30由读出放大器(S/A)等构成。
[0045] 判定电路40判定由读出电路30读出的数据(与低电阻状态或高电阻状态对应的数据)。关于该判定电路40，后面进行详细说明。
[0046] 恒定电流电路50向存储单元13提供恒定电流。关于该恒定电流电路50，后面进行详细说明。
[0047] 控制电路60对写入电路20、读出电路30和恒定电流电路50等进行控制。
[0048] 在本实施方式中，读出工作是通过自参照读出方式进行的。以下，对自参照读出方式进行说明。
[0049] 例如，在使用磁阻效应元件作为阻变存储元件14的情况下，难以增大阻变存储元件14的读出边际(margin)。尤其是，在电阻值随每一元件而具有偏差时，难以使低电阻状态与高电阻状态之间的阈值固定在一定值。通过使用自参照读出方式，能够减少这样的问题。
[0050] 在自参照读出方式中，首先，在第1读出期间读出阻变存储元件14中存储的数据。具体而言，保持着基于在第1读出期间读出的数据的第1电压。接下来，在写入期间中，向阻变存储元件14写入基准数据。具体而言，将与低电阻状态对应的数据或与高电阻状态对应的数据作为基准数据写入阻变存储元件14。接下来，在第2读出期间，从阻变存储元件14读出基于在写入期间写入的基准数据的数据。具体而言，读出基于在第2读出期间读出的数据的第2电压。进而，通过比较第1电压和第2电压，判定在第1读出期间读出的数据。即，通过比较第1电压和第2电压，判定在第1读出期间读出的数据是与低电阻状态对应的数据还是与高电阻状态对应的数据。该判定工作由判定电路40进行。
[0051] 例如，设想使用与低电阻状态对应的数据作为基准数据的情况。在该情况下，在第1电压与第2电压之差几乎没有的情况下，判定为在第1读出期间读出的数据(原本存储的数据)是与低电阻状态对应的数据。在第1电压与第2电压之差大的情况下，判定为在第1读出期间读出的数据(原本存储的数据)是与高电阻状态对应的数据。此外，为了进一步提高读出精度，优选使用后述的偏移电压。
[0052] 通过使用上述这样的自参照读出方式，即使电阻值随每个元件具有偏差，也能够可靠地读出阻变存储元件14中存储的数据(原本存储的数据)。
[0053] 在本实施方式中，在上述自参照读出方式中，构成为在第1读出期间、写入期间和第2读出期间，使得相同方向的电流流过存储单元13。即，构成为通过控制电路60来控制写入电路20和读出电路30，由此，在第1读出期间、写入期间和第2读出期间，使得相同方向的电流流过存储单元13。
[0054] 以下，对该点进行说明。
[0055] 如已经记述的那样，双端子选择器元件15具有图3所示的电压-电流特性。即，在双端子选择器元件15暂时成为截止状态时，如果不施加电压到图3的电压V1，则双端子选择器元件15不会再次成为导通状态。因此，若在读出期间和写入期间，流过存储单元13的电流的方向发生变化，则在读出期间与写入期间之间的期间，双端子选择器元件15会暂时成为截止状态，需要再次使双端子选择器元件15转成为导通状态。因此，难以进行高效的自参照读出工作。
[0056] 在本实施方式中，构成为在第1读出期间、写入期间和第2读出期间，使得相同方向的电流流过阻变存储元件14，故而能够防止上述这样的问题，能够进行高效的读出工作。
[0057] 另外，在本实施方式中，通过设置恒定电流电路50，能够更加有效地防止上述这样的问题。
[0058] 即使构成为在第1读出期间、写入期间和第2读出期间，使得相同方向的电流流过阻变存储元件14，若在读出期间与写入期间之间存在电流不流过存储单元13的期间，则在这样的期间中，双端子选择器元件15有可能成为截止状态。
[0059] 在本实施方式中，通过设置恒定电流电路50，能够在第1读出期间、写入期间和第2读出期间连续地向阻变存储元件14提供电流。因此，能够防止上述这样的问题，能够进行更高效的读出工作。
[0060] 接下来，参照图4(电子电路图)和图5(时序图)，对本实施方式中的非易失性存储装置的更详细的结构例(第1结构例)和更详细的工作进行说明。
[0061] 如图4所示，写入电路20包含写驱动器(W/D)21，通过W/D 21执行写入。
[0062] 读出电路30包含采样并保持(S/A)电路31。在S/A电路31内，除了S/A主电路之外，还包含偏移电路32。另外，读出电路30内包含恒定电流源(第1恒定电流源)51。即，图1所示的恒定电流电路50中包含的恒定电流源实质作为恒定电流源51包含在读出电路30中。恒定电流源51由晶体管51a和晶体管51b构成。另外，恒定电流源51经由全局位线GBL与存储单元13连接。此外，读出电路30内包含晶体管对35、晶体管对36、电容器37和电容器38。
[0063] 如图5所示，在第1读出期间RD1中，REN信号成为高电平，晶体管51a成为导通状态。另外，SPL信号和EVAL信号也是高电平，故而晶体管对35和晶体管对36也成为导通状态。其结果是，经由晶体管51a、晶体管对35和晶体管对36读出存储单元13的数据(阻变存储元件的数据)，与存储单元13的数据对应的电压被充电到电容器37和电容器38。
[0064] 在写入期间WT中，从写驱动器21向存储单元13内的阻变存储元件写入基准数据(0或1)。另外，SPL信号切换为低电平，故而晶体管对35成为截止状态。其结果是，电容器37中保持充电电压。在本实施方式中，即使在写入期间WT中，REN信号(a)也维持高电平，晶体管51a维持导通状态。因此，在第1读出期间RD1和写入期间WT，电流连续地流过存储单元13。因此，如已经记述的那样，存储单元13内的双端子选择器元件不会成为截止状态，而维持导通状态。与此相对，在比较例的情况下，REN信号(b)切换为低电平，故而晶体管51a成为截止状态。因此，电流不会流过存储单元13，存储单元13内的双端子选择器元件成为截止状态。
[0065] 即使在第2读出期间RD2中，REN信号也维持高电平。另外，在第2读出期间RD2的前半段，EVAL信号为高电平，故而，通过晶体管对36对电容器38充入电压。即，与基准数据对应的电压被充电到电容器38。在第2读出期间RD2的后半段，EVAL信号成为低电平，故而电容器38中保持充电电压。即使在第2读出期间RD2中，REN信号也维持高电平，故而在写入期间WT和第2读出期间RD2连续地流过电流。因此，如已经记述的那样，存储单元13内的双端子选择器元件不会成为截止状态，而维持导通状态。
[0066] 图6的(a)是示出全局位线GBL和全局词线GWL的电压的时序图，图6的(b)是示出在存储单元13中流动的电流的时序图。根据图6的(a)和(b)可知，在第1读出期间RD1、写入期间WT和第2读出期间RD2中，连续地对存储单元13施加电压，电流流过存储单元13。
[0067] 在判定电路40中，对电容器37中保持的电压(电压Va的)和电容器38中保持的电压(电压Vb的)进行比较。此时，不是单纯地比较电压Va和电压Vb，而使电压Va和电压Vb中的一方与由偏移电路32生成的偏移电压相加。以下，对该偏移电路32的功能进行说明。
[0068] 例如，设想使用低电平数据作为基准数据(与电压Vb对应的数据)的情况。在该情况下，在电压Va与电压Vb之差几乎没有的情况下，判定为在第1读出期间读出的数据(原本存储的数据)为低电平数据。在电压Va与电压Vb之差大的情况下，判定为在第1读出期间读出的数据(原本存储的数据)为高电平数据。但是，在通常的判定工作中，将原本存储的数据的电压电平(设为电压电平Vx)与基准数据的电压电平(设为电压电平Vy)进行比较，判定是Vx＞Vy还是Vx＜Vy。因此，在单纯地比较电压Va和电压Vb的情况下，难以进行准确的判定工作。因此，在本实施方式中，使电压Va和电压Vb中的一方与偏移电压相加。
[0069] 图7和图8是示出上述偏移电路32的功能的图。图7为设置有偏移电路32的情况(本实施方式的情况)，图8为未设置偏移电路32的情况(比较例的情况)。
[0070] 在图8的比较例中，在第1读出期间读出的数据(原本存储的数据)为低电平数据的情况下，理想情况下，电压Va与电压Vb相等。但实际上，电压Va有时为比电压Vb略高的电压，电压Va有时为比电压Vb略低的电压。因此，在比较例的方法中，有可能不能准确地判别在第1读出期间读出的数据(原本存储的数据)。
[0071] 在图7所示的本实施方式的例子中，使电压Vb与偏移电压ΔV相加，将Vb+ΔV作为基准电压(阈电压)。如果以该基准电压(阈电压)Vb+ΔV为基准来判定电压Va，能够可靠地判定在第1读出期间读出的数据(原本存储的数据)是低电平数据还是高电平数据。
[0072] 此外，在上述例子中，使电压Vb(与基准数据对应的电压)与偏移电压ΔV相加，但也可以使电压Va(与原本存储的数据对应的电压)与偏移电压ΔV相加。即，在上述例子中，使在第2读出期间从存储单元13读出的电压Vb与偏移电压ΔV相加，但也可以使在第1读出期间从存储单元13读出的电压Va与偏移电压ΔV相加。
[0073] 接下来，参照图9的(电子电路图)和图10(时序图)，对本实施方式中的非易失性存储装置的变更例(第2结构例)进行说明。
[0074] 在图4所示的第1结构例中，恒定电流电路50中包含1个恒定电流源(第1恒定电流源)51，但在第2结构例中，如图9所示，恒定电流电路50中包含恒定电流源(第1恒定电流源)51和恒定电流源(第2恒定电流源)52这两个。此外，在本结构例中，第2恒定电流源52以外的基本结构与第1结构例相同。
[0075] 图9的(a)是示出全局位线GBL和全局词线GWL的电压的时序图，图9的(b)是示出在存储单元13中流动的电流的时序图。期间P1为第1电流源51的导通期间，期间P2为第2电流源52的导通期间。
[0076] 根据图9的(a)和(b)可知，与第1结构例同样地，在第1读出期间RD1、写入期间WT和第2读出期间RD2中，连续地对存储单元13施加电压，电流流过存储单元13。
[0077] 在本结构例中，仅在第1读出期间RD1的初期，使向存储单元13提供电流的第2恒定电流源52导通。通过设置该第2恒定电流源52，能够在第1读出期间RD1的初期，尽快地将双端子选择器元件设为导通状态，能够加快自参照读出方式的工作。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 磁存储器 | 2020-05-08 | 1031 |
| 磁传感器及磁传感器系统 | 2020-05-11 | 539 |
| 状态判别装置及方法、物理量信息生成装置以及角度传感器 | 2020-05-12 | 448 |
| 磁阻效应元件 | 2020-05-08 | 78 |
| 基于压电陶瓷离面驱动的隧道磁阻效应微陀螺装置及方法 | 2020-05-08 | 502 |
| 一种基于隧道磁阻效应的安全预警装置及其使用方法 | 2020-05-12 | 790 |
| 磁传感器装置 | 2020-05-11 | 167 |
| 角度传感器系统 | 2020-05-11 | 720 |
| 基于雪崩效应的兼具非饱和磁阻和负微分电阻特征的器件 | 2020-05-12 | 25 |
| 基于地磁传感器的抗干扰停车检测方法及系统 | 2020-05-11 | 556 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
磁阻效应热门专利
-
2 磁存储器
QQ群二维码
意见反馈
意见反馈