【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は撮像装置に関し、特に半導体ホトダイオード等の光電変換素子と電荷結合デバイス（ＣＣＤ）で形成された電荷転送路とを用いた固体撮像装置の駆動方法に関する。

【０００２】

【従来の技術】固体撮像装置として、ＣＣＤ転送方式のものが知られており、電子カメラ、複写機、その他の映像機器に利用されている。

【０００３】インターライン型固体撮像装置においては、多数のホトダイオードを垂直、水平方向に配列して画素行列を形成し、各ホトダイオード列に隣接して電荷結合デバイス（ＣＣＤ）の垂直電荷転送路（ＶＣＣＤ）
を形成する。 各ＶＣＣＤの終端に隣接してＣＣＤの水平電荷転送路（ＨＣＣＤ）を形成し、１行ずつ画像電荷信号を読み出す。

【０００４】近年、固体撮像装置に対する小型化の要求が強い。 チップサイズを１インチから２／３インチ、１
／２インチ、１／３インチと縮小する時も、固体撮像装置の垂直方向画素数はＮＴＳＣ、ＰＡＬ等の規格で定まっているためホトダイオードの数はほぼ変わらない。

【０００５】ホトダイオードの電荷を一度に全て独立に読みだすためには電荷を蓄積するためと電荷を互いに分離するためとに、ホトダイオード１個当たり最低２つ電極が必要である。 しかし、これでは電荷を転送できない。 各電荷を混合せずに転送するためには、ホトダイオード１個当たり３つ以上の転送電極が必要である。

【０００６】ところが、チップサイズを減少していくと微細加工には限界があり、ホトダイオード１個当たり３
つ以上の電極を形成することは困難になる。 ところで、
ＮＴＳＣ、ＰＡＬ等の規格ではインタレース方式の画像信号が得られればよいので、１ラインおきのフィールドを２回走査して１画面（フレーム）が得られればよい。
そこで、ホトダイオードの１行当たり２つの転送電極を有するＶＣＣＤが用いられる。

【０００７】図１２に、このような固体撮像装置の構成を概略的に示す。 ホトダイオードＰＤが行列状に配置され、ホトダイオードＰＤの各列に近接して垂直電荷転送路ＶＣＣＤが配置されている。 垂直電荷転送路ＶＣＣＤ
上には破線で示すように各ＰＤ当たり２つの転送電極が配置されている。 各ホトダイオードＰＤは、ＶＣＣＤの１つの電極下と結合され、電荷を移動させることができる。 各ＶＣＣＤの下端は水平電荷転送路ＨＣＣＤに結合されている。 ＶＣＣＤから１行分の電荷がパラレルにＨ
ＣＣＤに転送され、ＨＣＣＤはこれらの電荷を図中左方にシリアルに転送する。

【０００８】ホトダイオードＰＤはＡフィールド用、Ｂ
フィールド用の２種類に分類され、列方向に交互に配列される。 Ａフィールド読み出し時にはＡ１、Ａ２のホトダイオードＰＤの電荷のみがＶＣＣＤに読み出される。
すると電荷１つ当たり４つの転送電極が存在するので、
通常の４相駆動でＶＣＣＤ中を電荷転送することができる。

【０００９】ＶＣＣＤに読み出された電荷は、水平ブランキング期間中に１行づつＶＣＣＤからＨＣＣＤにパラレルに転送され、水平走査期間中にＨＣＣＤ中を横方向に転送されてシリアルに読み出される。

【００１０】ところが、高精細なスチル画像を撮像するような要求に対しては全ホトダイオードの電荷を一度に取り出すことが望まれている。 高精細な画像を得るには画素数は多いほど望ましいからである。 全画素の電荷を一度にＶＣＣＤに読み出すと、ＶＣＣＤ中では１つ置きの転送電極下に画像電荷が存在することになる。

【００１１】この種の装置において全蓄積電荷を同時に読み出す方式として、アコーディオン転送方式が提案されている（ PHILIPS TECHNICAL REVIEW VOL.43, No.1/
2, 1986, AJP Theuwissen および CHL Weijt
ens）。

【００１２】まず、ＶＣＣＤ中の最下行の電荷のみをＨ
ＣＣＤに転送する。 次に下から２行目の電荷をＨＣＣＤ
に転送する。 この時２行目の電荷が１電極分下に移動すると、３行目の電荷と２行目の電荷との間に２電極分のスペースが生じる。 すると３行目の電荷も転送できる状態となる。 このようにして、ＶＣＣＤ下側から徐々に、
２電極当たり１個の電荷分布を４電極当たり１個の電荷分布に変換して電荷転送を行なう。

【００１３】

【発明が解決しようとする課題】アコーディオン型電荷転送においては、転送路の電荷信号が引き延ばされて転送されるため、転送路上部に格納された電荷は転送路下部に格納された電荷と比較して長い期間、電荷転送路中の一定個所に保持しておく必要がある。

【００１４】ところで、電荷転送路には暗電流が発生する。 ホトダイオードから電荷転送路に読みだされた電荷は、その位置によって異なる時間電荷転送路の一定個所に保持され、その後転送される。 暗電流は短い周期で転送を繰り返している間は、少ないが一定箇所に保持されると増大する。

【００１５】また、暗電流の大きさは電荷転送路において均一ではなく、場所的な分布（ばらつき）を有する。
このため、一定箇所に保持される電荷信号が受ける暗電流は、固定パターンを持つものになる。

【００１６】本発明の目的は、発生する暗電流を減少することのできる固体撮像装置の駆動方法を提供することである。

【００１７】

【課題を解決するための手段】本発明の固体撮像装置の駆動方法は、行列状に配置された多数個の光電変換素子と、前記光電変換素子の各列に隣接して配置され、光電変換素子に蓄積された電荷を取り込むことができ、取り込んだ電荷を転送することのできる複数列の垂直ＣＣＤ
と、前記複数列の垂直ＣＣＤに接続され、垂直ＣＣＤから転送される電荷を並列に受け、転送して直列に出力することのできる水平ＣＣＤとを有する固体撮像装置の駆動方法であって、前記垂直ＣＣＤを駆動し、垂直ＣＣＤ
にスミア電荷が蓄積されている場合には該スミア電荷を前記水平ＣＣＤに転送し、前記水平ＣＣＤに転送された電荷を外部に転送するスミア掃き出し工程と、外部から与えられる露光開始信号に同期して、前記スミア掃き出し工程を停止し、かつ前記光電変換素子が電荷を蓄積できる状態にする露光開始工程と、前記垂直ＣＣＤによる電荷の転送を停止した状態で、前記光電変換素子を露光して光電変換を行い、電荷を蓄積する工程と、前記多数個の光電変換素子に蓄積された電荷を垂直ＣＣＤに取り込む工程と、前記垂直ＣＣＤに取り込まれた電荷を、前記垂直ＣＣＤ及び前記水平ＣＣＤを通して外部へ取り出す電荷取り出し工程とを含む。

【００１８】前記電荷を蓄積する工程で、前記垂直ＣＣ
Ｄをピニング状態にしておくことが好ましい。 前記電荷取り出し工程で、前記水平ＣＣＤから各垂直ＣＣＤへ電荷の存在しない状態である空パケットを送り込む工程と、前記垂直ＣＣＤ内に空パケットが分布している状態で空パケットが垂直ＣＣＤ内の２行分以上を動く所定周期毎に水平ＣＣＤ内で１行分の電荷転送を行ない、垂直ＣＣＤに１行分の空パケットを送り込む転送工程とを実施することが好ましい。

【００１９】

【作用】露光前にスミア掃き出しを行い、露光時に垂直ＣＣＤの駆動を停止すれば、露光期間中に発生したスミア電荷は垂直ＣＣＤ中を移動しない。 これにより、露光時に発生したスミア電荷によるゴースト像の発生を防止することができる。

【００２０】また、露光直前までスミア掃き出しを行うことにより、露光直前に発生したスミア電荷を掃き出すことができる。 スミア掃き出しを行った後は、通常暗電流を抑制するために垂直ＣＣＤをピニング状態にする。
垂直ＣＣＤがピニング状態にされると、チャネルにポテンシャルバリアが形成されないため、スミア電荷が垂直ＣＣＤの転送路に沿って拡散する。 拡散した電荷が信号電荷に重畳して取り出されることにより、像がぼける。

【００２１】露光直前までスミア電荷の掃き出しを行うことにより、露光直前までに発生したスミア電荷を掃きだすことができ、スミア電荷の拡散による像のぼけを防止することができる。

【００２２】また、電荷取り出し工程で、水平ＣＣＤから各垂直ＣＣＤへ空パケットを送り込み、垂直ＣＣＤ内に空パケットが分布している状態で空パケットが垂直Ｃ
ＣＤ内の２行分以上を動く所定周期毎に水平ＣＣＤ内で１行分の電荷転送を行ない、垂直ＣＣＤに１行分の空パケットを送り込めば、水平ＣＣＤにおいて、１行分の電荷転送を行なう間に、空パケットが垂直ＣＣＤ内を２行分以上進行する。 このため、空パケットは高速でＶＣＣ
Ｄ内を移動する。 この時、垂直ＣＣＤ内の電荷は空パケットの移動によってその位置を変更する。

【００２３】蓄積電荷に対する暗電流の影響は、蓄積電荷の滞在時間が長くなると顕著になる。 所定周期で蓄積電荷を移動させることにより、蓄積電荷に対する暗電流の影響を低減することができる。

【００２４】また、蓄積電荷がその位置を変えることにより、場所的分布を有する暗電流の影響は平均化され、
固定パターンノイズの発生を防止することができる。

【００２５】

【実施例】まず、本出願人が先に提案した空パケット転送型固体撮像装置について説明する。

【００２６】図１（Ａ）は垂直ＣＣＤ（ＶＣＣＤ）２および水平ＣＣＤ（ＨＣＣＤ）５における電荷分布の時間変化を示す。 図中、縦方向にＶＣＣＤ２およびＨＣＣＤ
５内における電荷の分布を示し、横方向にその時間変化を示す。

【００２７】また、図１（Ｂ）においては、光電変換素子であるホトダイオード（ＰＤ）１およびＶＣＣＤ２の位置的関係を概略的に示す。 図１（Ａ）の左端に示すサイクルｃ１において、全ホトダイオード１からＶＣＣＤ
２に蓄積電荷が取り込まれる。 なお、図中ハッチングを付した四角が蓄積電荷の存在する電極を示す。 実際には、これら電極の間に電位障壁を形成している電極が存在するが、図示を省略する。 すなわち、ホトダイオード１行当たり１つの電極のみが図示されている。

【００２８】図１（Ｂ）に示すように、ＶＣＣＤ２においては、１行当たり２つの転送電極３、４が形成されており、その１つの転送電極３がホトダイオード１にトランスファゲート７を介して接続されている。

【００２９】したがって、全ホトダイオード１からＶＣ
ＣＤ２に電荷が取り込まれたサイクルｃ１においては、
ＶＣＣＤ２の１つおきの電極３下に電荷が取り込まれている。 この状態においては、電荷の取り込まれた相互に隣接する転送電極３の間のバリアを形成している電極４
の下のポテンシャルを低くすれば、電荷混合が生じてしまう。

【００３０】なお、サイクルｃ１において、ＨＣＣＤ５
は蓄積電荷を保有せず、空パケット６を有している。 次のサイクルｃ２においては、ＨＣＣＤ５に存在していた空パケット６が、ＶＣＣＤの下から２番目の電極下まで転送されている。 このため、ＶＣＣＤ２の下から２番目までの電極下に蓄積されていた電荷は、それぞれ１つずつ下に転送される。 この時、ＶＣＣＤ２の１番下にあった電荷を、まずＨＣＣＤ５に転送し、次に２番目の電極下に存在していた電荷を１番下の電極下に転送することにより、電荷混合を生じさせずに空パケット６をＶＣＣ
Ｄ内に下から２行目まで送り込むことができる。

【００３１】その後、サイクルｃ３、ｃ４、ｃ５と進む間に空パケット６を順次２行分ずつ上に送る。 このようにして、サイクルｃｎにおいては、空パケット６が下から（ｎ−１）×２番目の電極下まで送り込まれる。

【００３２】サイクルｃ１からｃｎまでを１周期とし、
ここでＨＣＣＤ５の電荷転送を行なう。 ＨＣＣＤ５に転送されていた電荷は、出力されることによってＨＣＣＤ
５内には１行分の空パケットが形成される。 この状態をサイクルｃ（ｎ＋１）で示す。

【００３３】サイクルｃ（ｎ＋２）から、再びＨＣＣＤ
５内の空パケット６をＶＣＣＤ２内に送り込み、順次上方に転送する。 サイクルｃ２でＶＣＣＤ２内に送り込まれた空パケット６も順次上方に転送される。 この工程は、サイクルｃ２からｃｎまでの工程と同様である。

【００３４】このようにして、サイクルｃ（２ｎ）にはサイクルｃ（ｎ＋２）でＶＣＣＤ２内に送り込まれた空パケット６が、再び所定の位置まで転送される。 ここで、サイクルｃ（２ｎ＋１）において、再びＨＣＣＤ内に蓄積された電荷を転送し、ＨＣＣＤ５内に空パケットを形成する。

【００３５】このような動作を繰り返すことにより、Ｈ
ＣＣＤ５が水平電荷転送を１回行なう度に、ＶＣＣＤ内で空パケット６は２（ｎ−１）行分移動する。 空パケット６が通過する際、その位置における電荷は一行分位置を変更する。

【００３６】空パケットの移動速度は１周期当たり１行の蓄積電荷の移動速度よりも十分速いものとすることができる。 このため、従来の電荷転送方式において、ＨＣ
ＣＤから離れた位置の電荷が長時間一定箇所に保持されることが防止され、電荷は所定時間毎にその位置を変化させる。 したがって、暗電流の影響が低減し、さらに固定パターン（白キズ）の発生が防止される。

【００３７】図２は、このようなＶＣＣＤ内の電荷転送の様子を示すポテンシャルダイヤグラムである。 縦軸はポテンシャルを示す。 電荷が電子の場合は下方向が電圧の正方向である。 図中、上側のポテンシャルがローレベル電圧であり、下側のポテンシャルがミドルレベル電圧である。 ハイレベル電圧はホトダイオードからＶＣＣＤ
に電荷を読み出す時に用いられ、図２では表れない。

【００３８】ＶＣＣＤ２を２行分ずつの単位に分け、
Ａ、Ｂ、Ｃ、…の符号を付して図中横方向に示す。 また、図中縦方向には時間経過を示す。 ８段の時間経過、
たとえばｔ１１〜ｔ１８が、図１に示す１サイクルｃに相当する。

【００３９】また、図１においては、空パケットは２
（ｎ−１）行毎に１つ分布したが、図２においては、１
０行おきに１つの空パケットを分布する場合を示す。 また、図１においては、ＶＣＣＤ中ホトダイオード１に接続された位置の電極のみを示したが、図２においては、
ホトダイオードに接続された電極３およびそれらの間の電極４を共に示す。

【００４０】時刻ｔ０８においては、電極Ａ４とＦ４下に空パケットが分布している。 次の時刻ｔ１１においては、Ｂ１電極およびＧ１電極の電位をミドルレベルＶ _M
とし、その電極下にポテンシャル井戸を形成する。 このため、Ｂ２電極とＧ２電極下に収容されていた電荷は３
つの電極Ａ４〜Ｂ２およびＦ４〜Ｇ２下に亘って分布するようになる。

【００４１】次に時刻ｔ１２において、電極Ｂ２とＧ２
下のポテンシャルが上げられる。 このため、３電極分に分布していた電荷は、電極Ａ４、Ｂ１下およびＦ４、Ｇ
１下の２電極分に押し込められる。

【００４２】次に時刻ｔ１３においては、２電極分に亘って形成されていた電位障壁の右側部分、すなわち電極Ｂ３およびＦ３下のポテンシャルが下げられ、電極Ｂ４
およびＧ４下に蓄積されていた電荷を２電極分にわたって分布させる。

【００４３】時刻ｔ１４においては、電極Ｂ１およびＧ
１下のポテンシャルが上げられ、電極Ａ４、Ｂ１の２電極分および電極Ｆ４、Ｇ１の２電極分に亘って分布していた電荷を１つの電極Ａ４およびＦ４下に閉じ込める。
この段階で電極Ｂ２、Ｆ２下に蓄積されていた電荷は、
電極Ａ４、Ｆ４下に１行分移動している。

【００４４】次のタイミングｔ１５においては、電極Ｂ
２およびＧ２下のポテンシャルを下げることによって２
電極分にわたって形成されたバリア部を１電極分とし、
２電極分Ｂ３、Ｂ４およびＧ３およびＧ４にわたって分布していた電荷を、３電極分Ｂ２〜Ｂ４およびＧ２〜Ｇ
４にわたって分布させる。

【００４５】次に時刻ｔ１６において、電極Ｂ４およびＧ４下のポテンシャルを上げ、３電極分にわたって分布していた電荷を２電極分に縮める。 続いて時刻ｔ１７においては、さらに電極Ｂ３およびＧ３下のポテンシャルを上げ、２電極分にわたって分布していた電荷を１電極分に閉じ込める。 この段階で電極Ｂ４、Ｆ４下に蓄積されていた電荷は、電極Ｂ２、Ｆ２に１行分移動している。

【００４６】次に時刻ｔ１８において、電極Ｂ４およびＧ４下のポテンシャルを下げると、そこに空パケットが形成される。 このような動作により、時刻ｔ０８においてＡ４およびＦ４に存在していた空パケットは、時刻ｔ
１８においては２行分移動した位置Ｂ４およびＧ４に移動されている。 すなわち、Ｂ段の各電荷が１行移動する間に空パケットは２行移動している。

【００４７】なお、時刻ｔ１１からｔ１８までの期間における電荷移動は、Ｂ段およびＧ段の各電極下のポテンシャルを制御することのみによって行なわれる。 すなわち、この間Ａ段、Ｃ〜Ｆ段は停止状態に保持される。 Ａ
段からＥ段までの蓄積電荷が各々１行移動するには、同様のサイクルが５回繰り返される。

【００４８】時刻ｔ２１からｔ２８においては、Ｃ段およびＨ段（図示せず）のポテンシャルを制御し、時刻ｔ
１１からｔ１８までと同様の動作をさせることにより、
Ｂ４およびＧ４に存在していた空パケットをＣ４およびＨ４（図示せず）に移動させる。 このような電荷転送を繰り返すことにより、ＶＣＣＤ内での電荷転送速度よりも１０倍の速度で空パケットをＶＣＣＤ内に移動させることができる。

【００４９】また、たとえば電極Ｂ２およびＢ４下に存在していた電荷は、時刻ｔ１１からｔ１８までの１サイクルによって電極Ａ４およびＢ２下に移動される。 このように電荷位置が移動することにより、暗電流の発生は低減する。 また、同一電荷が同一位置に保持される時間が制限される。 このため、固定パターンノイズの発生も防止される。

【００５０】図３は、上述のような電荷転送を制御する固体撮像装置の回路を示す。 図中、左側にはホトダイオードＰＤ１の行列、ホトダイオード行列の各列に結合した垂直電荷転送路ＶＣＣＤ２、複数のＶＣＣＤ２の下端に接続された水平電荷転送路ＨＣＣＤ５が示されている。

【００５１】読み出しパルス制御回路１７は、ホトダイオードＰＤからＶＣＣＤへ電荷を読み出すための転送ゲート信号φＴＧを供給する。 転送パルス制御回路１８
は、図２に示す２行単位内の４種類の転送電極に印加する４種類の駆動信号φＶ１、φＶ２、φＶ３、φＶ４を供給する。 また、制御回路１８は駆動信号が与えられない組の転送電極へバリア形成用電圧ＢＡＷ、蓄積ウェル形成用電圧ＳＴＰを、これらの電圧印加を制御するタイミング信号φＩＮＶに従って供給する。

【００５２】シフトレジスタ１９は、制御信号φＡ、φ
Ｂ、φＩＮ、φＳＲＬを受け、転送パルス制御回路１８
が電荷転送を行なう部分に対してのみ転送信号を供給するように制御する信号Ｓを発生する。

【００５３】図４は、図３に示す固体撮像装置の読出パルス制御回路１７、転送パルス制御回路１８をより具体的に示す。 ホトダイオードＰＤとＶＣＣＤの構成は図１
に示すものと基本的に同様である。 シフトレジスタ１９
は、ＶＣＣＤの駆動領域を順次シフトさせるためのシフト信号Ｓを出力する。 シフト信号Ｓ１が出力されている間は、第１行目および第２行目に対応するＶＣＣＤの転送電極のみが駆動される。 同様に、シフト信号Ｓ２が出力されている間は、第３行目、第４行目に対応するＶＣ
ＣＤの転送電極のみが駆動される。

【００５４】シフト信号Ｓが供給されない領域においては、ＶＣＣＤ中の電荷転送は行なわれない。 垂直方向に電荷転送が行なわれない間、蓄積された電荷を保持するために、信号φＩＮＶが供給される。 シフト信号Ｓが供給されているときは、転送パルス制御回路１８右側のトランジスタ列がオンになり、駆動信号φＶ１、φＶ２、
φＶ３、φＶ４がＶＣＣＤに供給される。 シフト信号Ｓ
が供給されないときは、転送パルス制御回路１８左側に２列で示されたトランジスタがオンになり、ＶＣＣＤの電荷が蓄積される電極にはストレージ電圧ＳＴＰ（ミドルレベル）、障壁となっている電極にはバリア電圧ＢＡ
Ｗ（ローレベル）が各ＶＣＣＤ電極に供給される。 また、ホトダイオードＰＤからＶＣＣＤに電荷を読み出す際には、読出パルス制御回路１７を介して読出信号φＴ
Ｇが与えられる。

【００５５】なお、図３に示すＨＣＣＤには２相駆動信号φＨ１、φＨ２が供給される。 ＨＣＣＤの出力は、出力アンプを介して読み出される。 リセット信号φＲＳ
は、電荷信号読み出し毎に出力アンプ部のリセットを行なう。

【００５６】図５は、図２に示すような電荷転送を行なうための制御信号のタイミングチャートを示す。 図５
（Ａ）は制御回路への入力信号φＩＮ、φＡ、φＢ、および図２に示す４種類の電極に印加する駆動信号φＶ
１、φＶ２、φＶ３、φＶ４およびＨＣＣＤ５に印加する駆動信号φＨを示す。

【００５７】図５（Ｂ）は、４種類の電極に印加される駆動信号φＶ１、φＶ２、φＶ３、φＶ４を拡大して示すタイミングチャートである。 制御信号φＡがハイレベルになっている期間に、４相の駆動信号φＶ１〜φＶ４
がそれぞれ所定の位相で１つのパルスを発生する。

【００５８】図５（Ｂ）において、時刻ｔ８においては駆動信号φＶ１およびφＶ３がローレベルＬにあり、φ
Ｖ２およびφＶ４がミドルレベルＭにある。 この状態が、図２におけるｔ０８、ｔ１８、ｔ２８に相当する。

【００５９】時刻ｔ１においては、駆動信号φＶ１がローレベルＬからミドルレベルＭに変化する。 ローレベルは、たとえば−８〜−９Ｖの電位であり、ミドルレベルＭは、たとえば０Ｖの電位である。 駆動信号φＶ１がミドルレベルに変化すると、対応する電極の下はバリア状態からウェル状態に変化する。

【００６０】図２において、時刻ｔ１１の電極Ｂ１、Ｇ
１および時刻ｔ２１の電極Ｃ１がこの状態に相当する。
図５（Ｂ）において、時刻ｔ２においては、駆動信号φ
Ｖ２がミドルレベルＭからローレベルＬに変化する。 この駆動信号φＶ２の変化により、対応する２番目の電極下はウェル状態からバリア状態に変化する。 図５（Ｂ）
の時刻ｔ２は、図２におけるｔ１２、ｔ２２、…に対応する。

【００６１】図５（Ｂ）における時刻ｔ３においては、
駆動信号φＶ３がローレベルＬからミドルレベルＭに変化する。 この駆動信号φＶ３の変化により、対応する３
番目の電極下はバリア状態からウェル状態に変化する。
図５（Ｂ）の時刻ｔ３は、図２における時刻ｔ１３、ｔ
２３、…に対応する。

【００６２】図５（Ｂ）における時刻ｔ４においては、
駆動信号φＶ１がミドルレベルＭからローレベルＬに変化する。 この駆動信号φＶ１の変化により、対応する１
番目の電極下はウェル状態からバリア状態に変化する。
この状態は図２における時刻ｔ１４、ｔ２４、…に対応する。

【００６３】図５（Ｂ）における時刻ｔ５においては、
駆動信号φＶ２がローレベルＬからミドルレベルＭに変化する。 すなわち、対応する２番目の電極下は、バリア状態からウェル状態に変化する。 この状態は図２における時刻ｔ１５、ｔ２５、…に対応する。

【００６４】図５（Ｂ）における時刻ｔ６においては、
駆動信号φＶ４がミドルレベルＭからローレベルＬに変化する。 対応する４番目の電極下は、ウェル状態からバリア状態に変化する。 この状態は図２における時刻ｔ１
６、ｔ２６、…に対応する。

【００６５】図５（Ｂ）における時刻ｔ７においては、
駆動信号φＶ３がミドルレベルＭからローレベルＬに変化する。 対応する３番目の電極下は、ウェル状態からバリア状態に変化する。 この状態は図２における時刻ｔ１
７、ｔ２７、…に対応する。

【００６６】図５（Ｂ）における時刻ｔ８においては、
初めの時刻ｔ８と同様な状態が実現され、ＶＣＣＤ内においては１つおきにウェルとバリアが分布する。 ｔ１からｔ８までの１サイクルによって、ＶＣＣＤ内に配置されていた空パケットは２行分移動する。

【００６７】なお、このような制御信号は、空パケットを移動しようとする段にのみ印加される。 その他の段は、蓄積電荷を保持する停止状態に保たれる。 たとえば、電荷を蓄積している電極３下にはミドルレベルの電位を印加し、電荷を蓄積せず、バリア部を形成している電極４下には、ローレベルの電位が印加される。

【００６８】上述の例においては、ＶＣＣＤからＨＣＣ
Ｄに電荷を転送する速度よりも十分速い速度、たとえば数倍ないし数十倍速い速度で空パケットをＶＣＣＤ内に分布することができる。 このため、ＶＣＣＤ内上部に取り込まれた電荷も、速やかにその位置を変更することになる。 電荷が一定位置に止まらず、その位置を移動させることにより、暗電流の発生は低減し、固定パターンの発生は防止される。

【００６９】上述の例においては、最初にＨＣＣＤからＶＣＣＤに送り込まれた空パケットが一定距離移動する毎にＨＣＣＤ内における電荷転送が行なわれる。 最初の空パケットがＶＣＣＤ上端に到達するまでは、ＶＣＣＤ
上段に取り込まれた電荷は同じ位置に保持され、その間に何回かの水平電荷転送が行なわれる。

【００７０】図６は、図３に示すシフトレジスタ１９の構成をより具体的に示す。 シフト段ＳＦ１、ＳＦ２、…
が直列に接続され、終了段ＥＸで終端している。 各シフト段は同等の構成を有しているので代表的に最初のシフト段ＳＦ１の回路を説明する。

【００７１】図６に示すように３個のｎＭＯＳトランジスタＴ１１、Ｔ１２、Ｔ１３の直列回路が、制御信号φ
Ｂの信号線と制御信号φＳＲＬの信号線との間に接続されている。 トランジスタＴ１１のゲート接点とソース接点間にはブートストラップ用コンデンサＣ１１が接続されている。 トランジスタＴ１２のゲート接点とドレイン接点が相互に接続され、ドレイン接点はｎＭＯＳトランジスタＴ１４のドレイン接点に接続されている。 トランジスタＴ１４のソース接点は制御信号φＳＲＬの信号線に、ゲート接点は制御信号φＡの信号線にそれぞれ接続されている。

【００７２】さらに、ｎＭＯＳトランジスタＴ１１、Ｔ
１２、Ｔ１３、Ｔ１４及びコンデンサＣ１１で構成される回路と同一の回路がｎＭＯＳトランジスタＴ２１、Ｔ
２２、Ｔ２３、Ｔ２４及びコンデンサＣ２１で形成され、トランジスタＴ１３のドレイン接点とトランジスタＴ２１のゲート接点が、抵抗Ｒ２１を介して接続されている。 ただし、信号φＡと信号φＢの接続は逆になる。

【００７３】トランジスタＴ１１のゲート接点には抵抗Ｒ１１の一端が接続されており、抵抗Ｒ１１の他端がシフト段ＳＦ１の入力点になる。 トランジスタＴ２３のドレイン接点がシフト段ＳＦ１の出力点になる。 このように構成されたシフト段が複数形成され、各シフト段の入力点に前段の出力点が接続されている。

【００７４】シフト段ＳＦ１の入力点には、ｎＭＯＳトランジスタＴ００を介して入力信号φＩＮが供給される。 トランジスタＴ００のゲ−ト接点は制御信号φＡの信号線に接続され、制御信号φＡがハイレベルの時のみ入力信号φＩＮがシフト段ＳＦ１に供給される。

【００７５】各シフト段のトランジスタＴ１３、Ｔ２３
のゲート接点は、それぞれ次段のトランジスタＴ１１、
Ｔ２１のソース接点に接続されている。 各シフト段ＳＦ
ｎのトランジスタＴ２１のソース接点が抵抗Ｒ２１とコンデンサＣ２１の直列回路を介して接地電位に接続され、抵抗Ｒ２１とコンデンサＣ２１との相互接続点がシフト信号Ｓｎを形成出力する。

【００７６】終了段ＥＸは次段に信号を出力する必要がないため、トランジスタＴ２２、Ｔ２３は接続されていない。 また、終了段ＥＸには次段がないため、トランジスタＴ１３のゲート接点に与える信号を形成するための回路が、ｎＭＯＳトランジスタＴ３１、Ｔ３３、Ｔ３４
により形成されている。 トランジスタＴ３１、Ｔ３３、
Ｔ３４がそれぞれ次段のトランジスタＴ１１、Ｔ１３、
Ｔ１４に相当している。 次段のトランジスタＴ１２に対応するトランジスタは接続されておらず、トランジスタＴ３１とＴ３３が直接接続されている。

【００７７】トランジスタＴ３１のゲート接点は制御信号φＢの信号線に接続され、トランジスタＴ３３のゲート接点は終了段のトランジスタＴ１１のソース接点に接続されている。

【００７８】次に、図７を参照してシフトレジスタの動作を説明する。 図７は、図１、図２で説明した空パケット転送時のシフトレジスタのタイミングチャートを示す。 上段の４行は、上から順番に制御信号φＩＮ、φ
Ａ、φＢ及びφＳＲＬを示している。 五段目以下は上から順番にシフトレジスタ内の各点の電位φＰ００、φＰ
１１〜φＰ１４、φＰ２１〜φＰ２４を示す。 ここで、
φＰ００はトランジスタＴ１１のゲート接点の電位を表す。

【００７９】φＰｉ１〜φＰｉ４は、第ｉ段目のシフト段ＳＦｉの各点の電位を表す。 φＰｉ１はトランジスタＴ１１のソース接点、φＰｉ２はトランジスタＴ１３のドレイン接点、φＰｉ３はトランジスタＴ２１のソース接点、及びφＰｉ４はトランジスタＴ２３のドレイン接点の電位を表す。

【００８０】時刻ｕ１において、制御信号φＩＮとφＡ
がハイレベルになっている。 トランジスタＴ００が導通し電位φＰ００がハイレベルになる。 時刻ｕ２において、制御信号φＩＮがローレベルになっているが、その前に制御信号φＡがローレベルになりトランジスタＴ０
０が非導通状態になっているため、電位φＰ００はハイレベル状態に保たれる。

【００８１】時刻ｕ３において、制御信号φＡがローレベル、φＢがハイレベルになる。 このとき、電位φＰ０
０がハイレベルであるためトランジスタＴ１１は導通している。 従って、制御信号φＢに同期して電位φＰ１１
がハイレベルになる。 電位φＰ１１がハイレベルになるとトランジスタＴ１２が導通し、電位φＰ１２もハイレベルになる。

【００８２】時刻ｕ４において、制御信号φＢがローレベルになる。 トランジスタＴ１１は導通しているため、
制御信号φＢに同期して電位φＰ１１がローレベルになる。 時刻ｕ５において、制御信号φＡがハイレベルになる。 制御信号φＡがハイレベルになるとトランジスタＴ
００が導通する。 このとき制御信号φＩＮはローレベルになっているため、制御信号φＡの立ち上がりに同期して電位φＰ００がローレベルになる。

【００８３】また、このとき電位φＰ１２がハイレベルであるためトランジスタＴ１２は導通している。 従って、制御信号φＡの立ち上がりに同期して電位φＰ１３
がハイレベルになる。 トランジスタＴ２３が導通し、電位φＰ１４もハイレベルになる。

【００８４】時刻ｕ６において、トランジスタＴ２１が導通状態であるため、制御信号φＡがローレベルになると、電位φＰ１３もローレベルになる。 電位φＰ１３がハイレベルになっている期間、電位φＰ１３が抵抗Ｒ２
１とコンデンサＣ２１により分圧されシフト信号Ｓ１が出力される。 このように、今周期においてシフト信号Ｓ
１は制御信号φＡに同期して出力される。

【００８５】また、時刻ｕ６における２段目のシフト段ＳＦ２の入力点の電位φＰ１４はハイレベルであり、内部の電位φＰ２１〜φＰ２４は全てローレベルである。
これは、時刻ｕ２における１段目のシフト段ＳＦ１の状態と等価である。 また、時刻ｕ２とｕ６における制御信号φＩＮ、φＡ、φＢ及びφＳＲＬの位相も等しい。 従って、次の周期におけるシフト段ＳＦ２内の各点の電位は、今周期におけるシフト段ＳＦ１の対応する点の電位と同様の変化を示す。 このように、制御信号φＡに同期してシフト信号Ｓ１、Ｓ２、…が順番に出力される。

【００８６】次に、図８〜図９を参照して、図３に示す固体撮像装置を用いた撮像方法について説明する。 図８
は、図３に示す固体撮像装置が装填されたカメラの概略ブロック図を示す。 固体撮像装置２０に駆動タイミング信号発生器２１からＶＣＣＤの駆動信号φＶ１〜φＶ
４、及びホトダイオードに蓄積された電荷を基板に流すための基板抜き信号φＯＦＤが供給されている。

【００８７】例えば、固体撮像装置のホトダイオードが、ｎ型シリコン基板表面のｐ型ウェル内に形成されている場合、基板抜き信号φＯＦＤが供給されると、ｎ型基板にｐ型ウェルに対して逆方向の高電圧パルスが印加される。 この高電圧パルスにより、ｐ型ウェル領域のポテンシャル障壁がなくなり、ホトダイオードに蓄積された電荷はｎ型基板に流れる。 このように、固体撮像装置に基板抜き信号φＯＦＤを供給することにより、ホトダイオードに蓄積された電荷を空にすることができる。

【００８８】駆動タイミング信号発生器２１に、カメラに内蔵されたマイコン２２から露光待機信号が供給される。 露光待機信号は、例えばシャッタの押下に同期して発生する。 カメラに内蔵された他の装置から駆動タイミング信号発生器２１に露光開始信号が与えられる。 露光開始信号は、例えばストロボ発光に同期して発生する。

【００８９】このように構成されたカメラの電源が投入されると、ＶＣＣＤに蓄積されたスミア電荷の掃き出し動作が行われる。 次にＶＣＣＤの駆動を停止してピニング状態にし、露光を行う。

【００９０】図９は、スミア電荷掃き出し期間とピニング露光期間の主要信号のタイミングチャートを示す。 上段から水平同期信号ＨＤ、垂直同期信号ＶＤ、ＶＣＣＤ
駆動信号φＶ１〜φＶ４、ホトダイオードからの画像信号読出信号φＴＧ、シフトレジスタに与えられる制御信号φＩＮ、φＡ、φＢ及びφＳＲＬ、ＨＣＣＤ駆動信号φＨ１、φＨ２、ホトダイオードに蓄積された電荷を基板に流すための制御信号φＯＦＤ、露光開始信号φＥＸ
Ｐ、及び露光待機信号φＥＸＷが示されている。

【００９１】スミア電荷掃き出し期間には、シフトレジスタに与えられる制御信号φＩＮ、φＡ、φＢ及びφＳ
ＲＬを全てハイレベルにし、駆動信号φＶ１〜φＶ４
を、後に図１０（Ａ）で説明するタイミングで変化させる。 制御信号φＩＮ、φＡ、φＢ及びφＳＲＬが全てハイレベルであるため、図６からわかるように、シフト信号Ｓは全てハイレベルになる。 シフト信号Ｓが全てハイレベルになると、図４で説明したようにＶＣＣＤの全ての転送電極に駆動信号が供給される。

【００９２】ＶＣＣＤの転送電極下に蓄積されていた電荷は、駆動信号に同期してＨＣＣＤに向かって転送される。 ＨＣＣＤに取り込まれた電荷は駆動信号φＨ１、φ
Ｈ２に同期して外部に排出される。

【００９３】スミア電荷掃き出し期間中は、基板抜き信号φＯＦＤが周期的に供給されている。 従って、この期間にホトダイオードに発生した光電荷は周期的に基板に流される。 なお、露光待機信号φＥＸＷが供給されてもスミア電荷掃き出し動作を停止しない。 カメラのシャッタが押されストロボが発光すると、露光開始信号φＥＸ
Ｐが入力される。

【００９４】露光開始信号φＥＸＰが入力されると、駆動信号φＶ１〜φＶ４をローレベルにしてスミア電荷掃き出し動作を停止し、ＶＣＣＤの全電極下をピニング状態にする。 同時に、基板抜き信号φＯＦＤの供給を停止する。 基板抜き信号φＯＦＤの供給が停止すると、ホトダイオードに発生した光電荷がホトダイオードに蓄積される。 このように、露光開始信号φＥＸＰにより露光による電荷蓄積が開始する。

【００９５】露光終了直前に駆動信号φＶ１、φＶ３をミドルレベルにし、その後φＴＧを一時的にハイレベルにしてホトダイードに蓄積された電荷をＶＣＣＤの転送電極下に取り込む。 電荷を取り込むことにより露光が終了する。 シフトレジスタをリセットしてシフト信号Ｓの出力を停止する。 次に、ＶＣＣＤに取り込まれた電荷を図１、図２に示す方法で転送する。

【００９６】露光期間中に、駆動信号φＶ１〜φＶ４をローレベルに固定すると、転送電極下のチャネル領域表面が反転状態になり、界面準位が正孔で埋められる。 このため、界面準位が原因となって発生する暗電流を抑制することができる。

【００９７】ストロボ露光のように短時間に強い光が照射されると、ＶＣＣＤの電荷転送路に光電荷が漏れ込み、転送路にスミア電荷が蓄積される。 露光期間中にもスミア掃き出し動作を行っていると、このスミア電荷を掃き出すことができる。 しかし、スミア電荷が掃き出される前にホトダイオードからＶＣＣＤに電荷の取り込みを行うと、スミア電荷と信号電荷が混合される。 このとき、スミア電荷はＶＣＣＤ内を一定距離転送されているため、ＶＣＣＤの転送方向に一定距離移動した位置にスミア電荷による像が現れる。

【００９８】露光期間中ＶＣＣＤの駆動を停止しておくことにより、このようなスミア電荷によるゴースト像の発生を防止することができる。 また、露光開始の直前までスミア掃き出し動作を行っているため、スミア電荷を効率的に掃きだすことができる。 例えば、露光待機信号φＥＸＷの受信によりスミア掃き出し動作を停止してＶ
ＣＣＤをピニング状態にすると、露光待機信号φＥＸＷ
受信から露光開始信号φＥＸＰ受信までの期間に発生したスミア電荷を掃きだすことができない。

【００９９】次に、図１０を参照して露光待機信号φＥ
ＸＷ受信から露光開始信号φＥＸＰ受信までの期間に発生したスミア電荷を掃きだすことができない場合の問題について説明する。

【０１００】図１０（Ａ）は、ＶＣＣＤの転送電極下のポテンシャルを示す。 図の横軸は基板の深さ方向を表す。 横軸の左端が転送電極に相当し、左端から右方に順番にＳｉＯ ₂膜、ｎ ^-型チャネル領域、及びｐ型ウェルを示している。 図の縦軸はポテンシャルを表す。 曲線ａ
はピニング状態時、曲線ｂは蓄積状態時のポテンシャルを示す。

【０１０１】図１０（Ａ）の曲線ａで示すように、ＶＣ
ＣＤをピニング状態にしても、基板表面近傍に浅いポテンシャルの井戸が存在する。 スミア電荷が発生するとこのポテンシャル井戸に電荷が蓄積される。

【０１０２】図１０（Ｂ）、（Ｃ）はＶＣＣＤの転送路下のポテンシャルを示す。 図１０（Ｂ）は転送電極を交互に蓄積状態及びバリア状態にした場合、図１０（Ｃ）
はピニング状態にした場合を示す。 図１０（Ｂ）に示すように、転送電極を交互に蓄積状態及びバリア状態にした場合には、スミア電荷３０は蓄積状態の転送電極下に蓄積される。

【０１０３】これに対し、ピニング状態の場合にはポテンシャルバリアがないため、図１０（Ｃ）に示すようにスミア電荷３０が転送路方向に拡散する。 露光待機信号φＥＸＷ受信によりスミア掃き出し動作を停止すると、
停止してから露光開始までの期間に発生したスミア電荷がこのようにＶＣＣＤ中を拡散する。 拡散したスミア電荷により像がぼけることになる。 図９に示すように、露光開始直前までスミア掃き出しを行うことにより、拡散したスミア電荷を掃き出すことができる。

【０１０４】次に、図１１を参照してスミア掃き出し期間のＶＣＣＤ駆動方法について説明する。 図１１（Ａ）
は駆動信号φＶ１〜φＶ４のタイミングチャート、図１
１（Ｂ）は図２と同様のポテンシャルダイヤグラムである。

【０１０５】時刻ｖ１においては、転送電極Ａ２、Ａ
３、Ｂ２、Ｂ３の下にスミア電荷が蓄積されている。 時刻ｖ２において、駆動信号φＶ１がハイレベルになると転送電極Ａ１、Ｂ１下のポテンシャルが下がり、スミア電荷は転送電極Ａ１〜Ａ３、Ｂ１〜Ｂ３の下に分布する。

【０１０６】時刻ｖ３において、駆動信号φＶ３がローレベルになると、転送電極Ａ３、Ｂ３の下のポテンシャルが上がり、スミア電荷は転送電極Ａ１、Ａ２、Ｂ１、
Ｂ２の下に押し込められる。 このようにして転送電極１
個分だけスミア電荷が移動する。

【０１０７】時刻ｖ４において、駆動信号φＶ４がハイレベルになり、時刻ｖ５において、駆動信号φＶ２がローレベルになると、スミア電荷はさらに１転送電極分移動する。 同様に時刻ｖ６からｖ８まで経過し、時刻ｖ１
の状態に戻ると、最初に転送電極Ｂ２、Ｂ３の下にあったスミア電荷は転送電極Ａ２、Ａ３の下に移動する。 このようなタイミングで駆動信号φＶ１〜φＶ４変化させると、スミア電荷は１周期の間に転送電極４個分、すなわちホトダイオードの２行分だけ移動する。

【０１０８】スミア電荷は、信号電荷と異なり１個おきの転送電極下に蓄積された電荷を混合することなく転送する必要がないため、図１１に示すような駆動方法が可能になる。

【０１０９】スミア電荷は信号電荷に比べて電荷量が少ない（通常スミア電荷は信号電荷の０．１〜０．０１
％）ため、駆動信号の周期を信号電荷を転送する場合より短くしても十分転送することができる。

【０１１０】例えば、信号電荷を転送する場合の周期が約６．２ｍｓである場合に、スミア電荷を転送する場合の周期を約２．２ｍｓとしても転送可能である。 このように、例えば駆動信号の周期を約１／（２．８）倍にすると、転送の速さは２．８倍になる。

【０１１１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。 たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【０１１２】

【発明の効果】以上説明したように、本発明によれば、
固体撮像装置の暗電流差を比較的低く抑制し、かつ白キズレベルを減少させることができる。 また、露光直前に発生したスミア電荷を掃きだすことができるため、より明瞭な像を得ることが可能になる。

【図面の簡単な説明】

【図１】先の提案による固体撮像装置を説明するためのＶＣＣＤ、ＨＣＣＤ及びホトダイオードの概略図である。

【図２】図１の固体撮像装置におけるＶＣＣＤ内の電荷転送を説明するためのチャネル領域のポテンシャルを示す概略図である。

【図３】図１に示す固体撮像装置の構成をより具体的に示す概略図である。

【図４】図１に示す構成をより具体的に示す回路図である。

【図５】図４の構成における制御信号のタイミングチャートである。

【図６】図３の構成におけるシフトレジスタの回路図である。

【図７】図６の構成における制御信号及びシフトレジスタ内の各点の電位を示すタイミングチャートである。

【図８】図１の固体撮像装置を組み込んだカメラの構成例を示すブロック図である。

【図９】図３に示す固体撮像素子の動作におけるスミア掃き出し期間及び露光期間のタイミングチャートである。

【図１０】転送電極下の深さ方向のポテンシャルを示すグラフ、及び転送電極下にスミア電荷が蓄積された状態を示すためのポテンシャルの概略図である。

【図１１】スミア掃き出し期間のＶＣＣＤ駆動信号のタイミングチャート、及びチャネル領域のポテンシャルを示す概略図である。

【図１２】４相駆動ＶＣＣＤを有する固体撮像装置の概略図である。

【符号の説明】 １ ホトダイオード（光電変換素子） ２ ＶＣＣＤ ３、４ 転送電極 ５ ＨＣＣＤ ６ 空パケット ７ トランスファゲート １７ 読出パルス制御回路 １８ 転送パルス制御回路 １９ シフトレジスタ ２０ 固体撮像装置 ２１ 駆動タイミング信号発生器 ２２ マイコン ３０ スミア電荷