技术领域
[0001] 本
发明涉及
半导体制造领域，特别是涉及一种改善小像素CMOS图像传感器性能的结构和工艺方法。
背景技术
[0002] 随着市场对于图像高
分辨率的要求，为了在单位面积容纳更多像素单元，需要继续缩减单个像素的尺寸。而要保证缩减单元中的所存储的
电子维持在与原有一样，就必须通过增加浓度来实现单位面积更多的耗尽面积。同时由于像素单元缩减，周围的晶体管的尺寸也需要作对应的缩减来维持相应的小的重复单元，而考虑到对应的可靠性问题，
电压也需要做相应的降低。当使用的电压降低时，在光电
二极管接收光的积分过程中，转移管关闭的情况下，没有足够的电压来抑制过多的电子而导致多余的电子进入到邻近单元，加剧相应的像素之间的干扰，这个影响随要积累的电子数目的增加而逐步加重。
[0003] 图1为
现有技术中的像素单元
电路结构示意图；对于共用浮动扩散点(Floating Diffusion)引出的像素单元，如图2a至图2c所示，四个像素单元共用一个浮动扩散点03，其中的扩散点是共用的区域。对于其施加
低电压引起的像素之间的互扰问题，一种解决方法是通过在转移管和浮动扩散点掺入相应的N型，从而形成一个转移通道。这种方法可以实现抗电子溢出的问题，但是在转移管施加同样电压时，由于掺杂形貌，栅极
氧化
硅厚度因素也会导致相应的有用电子转移，从而使整个像素单元对于光响应的均匀性变差。如图3a和图3b所示，现有结构为防止电子溢出都会增加anti-bloom的设置，将转移管(TX)电位降低，使
光电二极管(PD)多余的电子转移到浮动扩散点FD，在读取之前的复位过程中将其转移。但是随像素尺寸降低，感光面积降低，导致需要更长的积分时间来收集更多的电子，
离子注入越深，转移速度降低，需要更高的复位电压来进行转移。
[0004] 而对于小像素，本身的设计是用来提供高分辨率的，如果光响应的均匀性变差，则要求更多的外围电路资源来进行优化，对于整个芯片面积的缩减是不利因素。
发明内容
[0005] 鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善小像素CMOS图像传感器性能的结构和工艺方法，用于解决现有技术中小像素之间的互扰以及像素单元光响应的均匀性差的问题。
[0006] 为实现上述目的及其他相关目的，本发明提供一种改善小像素CMOS图像传感器性能的结构，至少包括：像素单元；所述像素单元包括：位于衬底中的N型重掺杂区以及Pwell区；所述N型重掺杂区上表面设有钉扎层；所述Pwell区的上端设有N型掺杂区；所述N型掺杂区上表面所在的深度低于所述钉扎层下表面所在的深度；所述N型重掺杂区与所述N型掺杂区之间的所述衬底上设有转移管；以所述N型掺杂区为中心的所述衬底上设有数个所述像素单元，所述N型掺杂区构成所述数个像素单元的共享浮动扩散点。
[0007] 优选地，所述N型重掺杂区构成所述像素单元的光电二极管。
[0008] 优选地，所述N型重掺杂区上表面的钉扎层为P型钉扎层。
[0009] 优选地，所述转移管包括
多晶硅栅极及
覆盖其
侧壁的侧墙。
[0010] 优选地，所述转移管栅极顶部、所述转移管栅极侧墙上以及所述N型掺杂区上均覆盖有氮化硅层。
[0011] 优选地，所述转移管栅极顶部、所述N型掺杂区上均设有
接触孔。
[0012] 优选地，以所述N型掺杂区为中心在所述衬底上、所述N型掺杂区的前后左右分别设有四个所述像素单元。
[0013] 本发明还提供一种改善小像素CMOS图像传感器性能的结构的工艺方法，该方法至少包括以下步骤：步骤一、提供衬底，在该衬底中形成Pwell区；步骤二、在所述衬底的上表面形成氧化硅层；步骤三、将所述Pwell区上方的所述氧化硅层去除，暴露出有源区；步骤四、以所述氧化硅层去除的区域为中心，在所述衬底上形成数个转移管栅极；步骤五、在所述衬底中注入N型离子，形成N型重掺杂区，在去除了所述氧化硅层下方的所述Pwell区注入N型离子形成N型掺杂区；接着在所述N型重掺杂区的上表面进行离子注入形成钉扎层；所述N型掺杂区上表面所在的深度低于所述钉扎层下表面所在的深度；之后在所述转移管栅极侧壁形成侧墙；所述转移管栅极位于所述N型重掺杂区与所述N型掺杂区之间；步骤六、以所述N型掺杂区两侧的所述转移管栅极侧墙为自对准，去除所述N型掺杂区上方有源区的硅。
[0014] 优选地，步骤三中利用掩膜板依次通过
光刻和
刻蚀将所述Pwell区上方的所述氧化硅层去除。
[0015] 优选地，该方法还包括步骤七、在所述转移管栅极顶部、所述转移管栅极侧墙上以及所述N型掺杂区上形成氮化硅层。
[0016] 本发明还提供另一种改善小像素CMOS图像传感器性能的结构的工艺方法，该方法至少包括以下步骤：步骤一、提供衬底，在该衬底中形成Pwell区；步骤二、在所述衬底的上表面形成氧化硅层；步骤三、将所述Pwell区上方的所述氧化硅层去除，暴露出有源区；步骤四、以所述氧化硅层去除的区域为中心，在所述衬底上形成数个转移管栅极；步骤五、在所述衬底中注入N型离子，形成N型重掺杂区，在去除了所述氧化硅层下方的所述Pwell区注入N型离子形成N型掺杂区；接着在所述N型重掺杂区的上表面进行离子注入形成钉扎层；所述N型掺杂区上表面所在的深度低于所述钉扎层下表面所在的深度；所述转移管栅极位于所述N型重掺杂区与所述N型掺杂区之间；步骤六、以所述N型掺杂区两侧的所述转移管栅极为自对准，去除所述N型掺杂区上方有源区的硅。
[0017] 优选地，步骤三中利用掩膜板依次通过光刻和刻蚀将所述Pwell区上方的所述氧化硅层去除。
[0018] 优选地，该方法还包括步骤七、在所述转移管栅极侧壁形成侧墙。
[0019] 优选地，该方法还包括步骤八、在所述转移管栅极顶部、所述转移管栅极侧墙上以及所述N型掺杂区上形成氮化硅层。
[0020] 如上所述，本发明的改善小像素CMOS图像传感器性能的结构和工艺方法，具有以下有益效果：将光照积分过程中多余电子从高浓度光电二极管N型区域到浮动扩散点N型区域的有效转移。可以实现在低电压操作下降低小像素之间的互扰。本发明结构采用的物理的方式来实现，降低了原有额外离子注入带来的非均匀性问题，从而提高了像素单元光响应的均匀性。在提升性能的同时，节省了外围额外优化电路的面积，有利于高分辨率像素芯片的继续缩减。
附图说明
[0021] 图1显示为现有技术中的像素单元电路结构示意图；
[0022] 图2a显示为现有技术中4像素共享浮动扩散点的像素单元俯视示意图；
[0023] 图2b显示为现有技术中4像素共享浮动扩散点的像素单元三维结构示意图；
[0024] 图2c显示为图2b沿像素单元三维结构的对
角线切开的剖面示意图；
[0025] 图3a显示为现有正常像素的PD、转移管以及浮动扩散点的vdd示意图；
[0026] 图3b显示为现有缩减像素的PD、转移管以及浮动扩散点的vdd示意图；
[0027] 图4a至图4d显示为本发明的一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图；
[0028] 图5显示为本发明的改善小像素CMOS图像传感器性能的结构示意图；
[0029] 图6a至图6b显示为本发明的另一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图；
[0030] 图7显示为本发明的PD、转移管以及浮动扩散点的vdd示意图。
具体实施方式
[0031] 以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本
说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0032] 请参阅图4a至图7。需要说明的是，本
实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0033] 实施例一
[0034] 本发明提供一种改善小像素CMOS图像传感器性能的结构，包括：像素单元；如图4a所示，图4a显示为本发明的一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图，所述像素单元包括：位于衬底01中的N型重掺杂区04以及Pwell区02；进一步地，所述N型重掺杂区04构成所述像素单元的光电二极管PD。如图4c所示，图4c显示为本发明的一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图，所述N型重掺杂区04上表面设有钉扎层08；进一步地，所述N型重掺杂区04上表面的钉扎层08为P型钉扎层。如图5所示，图5显示为本发明的改善小像素CMOS图像传感器性能的结构示意图，所述Pwell区02的上端设有N型掺杂区09；所述N型掺杂区09上表面所在的深度低于所述钉扎层08下表面所在的深度；所述N型重掺杂区04与所述N型掺杂区09之间的所述衬底上设有转移管；进一步地，所述转移管包括(多晶硅)栅极05及覆盖其侧壁的侧墙06。进一步地，所述转移管栅极05顶部、所述转移管栅极05侧墙06上以及所述N型掺杂区09上均覆盖有氮化硅层07。更进一步地，所述转移管栅极05顶部、所述N型掺杂区09上均设有接触孔。
[0035] 图5中，以所述N型掺杂区09为中心的所述衬底01上设有数个所述像素单元，所述N型掺杂区09构成所述数个像素单元的共享浮动扩散点FD。本实施例中以所述N型掺杂区09为中心在所述衬底上01、所述N型掺杂区09的前后左右分别设有四个所述像素单元，参阅图2a和图2b。
[0036] 本实施例还提供一种改善小像素CMOS图像传感器性能的结构的工艺方法，该方法包括以下步骤：
[0037] 步骤一、提供衬底，在该衬底中形成Pwell区；如图4a所示，图4a显示为本发明的一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图，在衬底01中形成所述Pwell区02。
[0038] 步骤二、在所述衬底的上表面形成氧化硅层。图4a中，在所述衬底01的上表面形成一层所述氧化硅层10。
[0039] 步骤三、将所述Pwell区上方的所述氧化硅层去除，暴露出有源区。如图4b所示，图4b显示为本发明的一种改善小像素CMOS图像传感器性能的工艺方法中形成的结构示意图，进一步地，步骤三中利用掩膜板依次通过光刻和刻蚀将所述Pwell区02上方的所述氧化硅层10去除，形成暴露出有源区的凹槽11，该凹槽11下方的所述Pwell区02用于形成浮动扩散点。
[0040] 步骤四、以所述氧化硅层去除的区域为中心(即凹槽11)，在所述衬底01上形成数个转移管栅极05，所述转移管栅极05为栅极多晶硅。
[0041] 步骤五、在所述衬底中注入N型离子，形成N型重掺杂区，在去除了所述氧化硅层下方的所述Pwell区注入N型离子形成N型掺杂区。如图4b所示，在所述衬底01中进行像素区离子注入，包括注入N型离子，形成N型重掺杂区04，该N型重掺杂区04为所述像素区的光电二极管，在步骤三去除了所述氧化硅层10下方的所述Pwell区02(亦即凹槽11下方的所述Pwell区02)注入N型离子形成如图4c所示的N型掺杂区09，该N型掺杂区09构成浮动扩散点。接着在所述N型重掺杂区04的上表面进行离子注入形成钉扎层08；所述N型掺杂区09上表面所在的深度低于所述钉扎层08下表面所在的深度；之后在所述转移管栅极05侧壁形成侧墙
06；所述转移管栅极05位于所述N型重掺杂区04与所述N型掺杂区09之间。
[0042] 步骤六、如图4d所示，以所述N型掺杂区09两侧的所述转移管栅极05侧墙06为自对准，去除所述N型掺杂区09上方有源区的硅，形成凹槽12。
[0043] 进一步地，该方法还包括步骤七、如图5所示，在所述转移管栅极05顶部、所述转移管栅极侧墙上06以及所述N型掺杂区09上形成氮化硅层07。
[0044] 实施例二
[0045] 本实施例提供实施例一中的所述改善小像素CMOS图像传感器性能的结构的另一种工艺方法，该方法包括以下步骤：
[0046] 步骤一、提供衬底，在该衬底中形成Pwell区；如图4a所示，在衬底01中形成所述Pwell区02。
[0047] 步骤二、图4a中，在所述衬底01的上表面形成一层所述氧化硅层10。
[0048] 步骤三、将所述Pwell区上方的所述氧化硅层去除，暴露出有源区；如图4b所示，进一步地，步骤三中利用掩膜板依次通过光刻和刻蚀将所述Pwell区上方的所述氧化硅层去除。亦即步骤三中利用掩膜板依次通过光刻和刻蚀将所述Pwell区02上方的所述氧化硅层10去除，形成暴露出有源区的凹槽11，该凹槽11下方的所述Pwell区02用于形成浮动扩散点。
[0049] 步骤四、以所述氧化硅层去除的区域为中心(即凹槽11)，在所述衬底01上形成数个转移管栅极05，所述转移管栅极05为栅极多晶硅。
[0050] 步骤五、如图6a所示，在所述衬底中注入N型离子，形成N型重掺杂区04，在去除了所述氧化硅层下方的所述Pwell区02注入N型离子形成N型掺杂区09；亦即在所述衬底01中进行像素区离子注入，包括注入N型离子，形成N型重掺杂区04，该N型重掺杂区04为所述像素区的光电二极管，在步骤三去除了所述氧化硅层10下方的所述Pwell区02(亦即凹槽11下方的所述Pwell区02)注入N型离子形成N型掺杂区09，该N型掺杂区09构成浮动扩散点。接着在所述N型重掺杂区04的上表面进行离子注入形成钉扎层08；所述N型掺杂区09上表面所在的深度低于所述钉扎层08下表面所在的深度；所述转移管栅极05位于所述N型重掺杂区04与所述N型掺杂区09之间；
[0051] 步骤六、如图6b所示，以所述N型掺杂区09两侧的所述转移管栅极05为自对准，去除所述N型掺杂区09上方有源区的硅，形成凹槽13。
[0052] 进一步地，该方法还包括步骤七、在所述转移管栅极侧壁形成侧墙。
[0053] 更进一步地，该方法还包括步骤八、如图5所示，在所述转移管栅极顶部、所述转移管栅极侧墙上以及所述N型掺杂区上形成氮化硅层07。
[0054] 图7显示为本发明的PD、转移管以及浮动扩散点的vdd示意图。将光照积分过程中多余电子从高浓度光电二极管N型区域到浮动扩散点N型区域的有效转移。
[0055] 综上所述，本发明可以实现在低电压操作下降低小像素之间的互扰；本发明结构采用的物理的方式来实现，降低了原有额外离子注入带来的非均匀性问题，从而提高了像素单元光响应的均匀性；在提升性能的同时，节省了外围额外优化电路的面积，有利于高分辨率像素芯片的继续缩减。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0056] 上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的
权利要求所涵盖。
