制造半导体器件的方法和用这种方法获得的半导体器件
专利汇可以提供制造半导体器件的方法和用这种方法获得的半导体器件专利检索，专利查询，专利分析的服务。并且本 发明 涉及一种 半导体 器件(10)的制造方法，其中 硅 半导体本体(1)在其表面处被提供有第一导电类型的半导体区(4)，在该区域中通过向半导体本体(1)引入第二导电类型的 掺杂剂 原子 与第一半导体区(4)形成pn结，来形成与第一导电类型相反的第二导电类型的第二半导体区(2A、3A)，并且其中，在引入所述掺杂剂原子之前，通过非晶化注入惰性原子在半导体本体(1)中形成非晶区域，并且其中，在非晶化注入之后，将临时掺杂剂原子注入半导体本体(1)，并且其中，在引入第二导电类型的掺杂剂原子之后，通过在大约500到大约800℃、优选从550到750℃的范围内的 温度 下对半导体本体进行 热处理 来使其 退火 。通过 离子注入 将第二导电类型的掺杂剂原子引入半导体本体(1)中。以该方式形成pn结，其非常适合于形成十分浅的、热稳定的、陡的且低欧姆的MOSFET的源极和漏极延伸(2A、3A)。，下面是制造半导体器件的方法和用这种方法获得的半导体器件专利的具体信息内容。
1.半导体器件(10)的制造方法，其中硅半导体本体(1)在其 表面处被提供有第一导电类型的半导体区(4)，在该区域中通过向半 导体本体(1)引入第二导电类型的掺杂剂原子与第一半导体区(4) 形成pn结，来形成与第一导电类型相反的第二导电类型的第二半导体 区(2A、3A)，并且其中，在引入所述掺杂剂原子之前，通过非晶化 注入惰性原子在半导体本体(1)中形成非晶区域，并且其中，在非晶 化注入之后，将临时掺杂剂原子注入半导体本体(1)，并且其中，在 引入第二导电类型的掺杂剂原子之后，通过对半导体本体进行热处理 来使其退火，其特征在于：通过离子注入将第二导电类型的掺杂剂原 子引入半导体本体(1)中，并且通过在大约500到大约800摄氏度范 围内的温度下的热处理来退火该半导体本体。
2.根据权利要求1的方法，其特征在于，通过在550到大约750 摄氏度范围内的温度下的热处理来退火半导体本体(1)。
3.根据权利要求1或2的方法，其特征在于，在注入第二导电类 型的掺杂剂原子之前进行注入临时掺杂剂原子，并且在这些注入之间 通过在与其它热处理相同的温度范围内的另一热处理来退火半导体本 体(1)。
4.根据权利要求1、2或3的方法，其中半导体器件被形成为场 效应晶体管，在该方法中硅半导体本体(1)在其表面处被提供有第二 导电类型的源区和漏区(2、3)，其都被提供有延伸(2A、3A)，和 在源区和漏区(2、3)之间的第一导电类型的沟道区(4)，以及通过 沟道区(4)上方的栅极电介质(6)与半导体本体(1)的表面分开的 栅区(5)，其特征在于，第一半导体区(4)被形成为沟道区(4)的 一部分，并且源极和漏极延伸(2A、3A)被形成为第二半导体区(2A、 3A)的一部分。
5.根据前述权利要求中的任一项所述的方法，其特征在于，对于 第一导电类型选择n导电类型，对于第二导电类型的掺杂剂原子选择 硼原子，以及对于临时掺杂剂原子选择氟原子。
6.根据权利要求3或4的方法，其特征在于，对于惰性离子的非 晶化注入，离子选自包括Ge、Si、Ar或Xe的组。
7.根据前述权利要求中的任一项所述的方法，其特征在于，对于 退火热处理，时间被选择在1秒和10分钟之间。
8.一种用根据前述权利要求中的任一项所述的方法获得的半导体 器件(10)。
9.一种根据权利要求8所述的半导体器件(10)，其特征在于， 该器件包括场效应晶体管。
本发明涉及一种制造半导体器件的方法，其中硅半导体本体在其 表面处被提供有第一导电类型的半导体区，在该区域中通过向半导体 本体引入第二导电类型的掺杂剂原子与第一半导体区形成pn结，来形 成与第一导电类型相反的第二导电类型的第二半导体区，并且其中， 在引入所述掺杂剂原子之前，通过非晶化(amorphizing)注入在半导 体本体中形成非晶区域，并且其中，在非晶化注入之后，将临时掺杂 剂原子注入半导体本体，并且其中，在引入第二导电类型的掺杂剂原 子之后，通过对半导体本体进行热处理来使其退火。
这种方法非常适合于制造具有很浅、陡和低欧姆pn结的器件，尤 其适合于制造MOSFET(＝金属氧化物半导体场效应晶体管)器件。其 中，在今后的CMOS(＝互补型MOS)技术中需要这种pn结，用于源极 和漏极延伸的形成。这尤其对于将来的所谓亚65nm技术是不容易的。
在开篇中提到的方法可从2003年6月12日公布的美国专利申请 US 2003/0109119 A1中获知。在其中描述了这样一种方法，其中用上 面描述的方式形成pn结以形成源极和漏极延伸来制造MOSFET。首先 进行非晶化注入；接下来进行注入氟原子形式的临时掺杂剂原子。通 过从沉积在半导体本体的表面上且包含足够浓度的诸如硼的掺杂剂原 子的固体材料层的外扩散，将硼原子形式的掺杂剂原子引入半导体本 体中。最后，利用短暂的热处理，在大约950摄氏度到大约1100摄氏 度的温度范围内，退火半导体本体。
这种方法的缺点是获得的pn结对于将来的需求仍未必是浅的、陡 的和足够低欧姆的。
因此，本发明的目的是避免上述缺点并提供一种方法，其提供很 浅、陡和低欧姆的pn结，特别用于形成MOSFET的源极和漏极延伸。
为了达到这个目的，在开篇中描述的类型的方法，其特征在于， 通过离子注入将第二导电类型的掺杂剂原子引入半导体本体，并在大 约500到大约800摄氏度的范围内的温度下通过热处理来退火半导体 本体。本发明首先基于以下认识：作为适用于工业规模应用的工艺的 离子注入，适合用于形成十分浅、陡和低欧姆的pn结，假设限制了工 艺的热预算。进一步的见识是：由于其相对高的温度，已知方法的退 火工艺仍大大有助于所述预算。在这种步骤期间，不能充分地防止掺 杂剂原子例如硼的扩散。本发明进一步基于惊人的认识：在例如800 到950摄氏度范围中的中等温度下，不适于退火，因为在这些温度下 出现了硼原子的钝化(deactivation)，伴随着例如源极或漏极延伸 的(薄层)电阻的增加，因此不是最佳的。500摄氏度以下，需要太多 的时间或退火根本不发生。最后，本发明基于以下认识：一方面低温 适于完全退火半导体本体，另一方面，因为对于这种低温SPE(＝固相 外延)工艺需要的时间相对较短，所以其防止或在任何情况下强烈地 限制掺杂剂原子的扩散。掺杂剂原子的轮廓之间存在例如氟轮廓，不 仅减小了掺杂剂原子的扩散，而且由于其分开了所谓的非晶化注入的 范围损伤端和掺杂剂原子，所以还防止或在任何情况下减小了在根据 本发明的方法中的温度范围上端出现的掺杂剂原子的钝化。
因而，根据本发明的方法可获得pn结，该pn结是陡的和浅的， 且在它的一侧其具有很高的掺杂浓度，即在该侧是低电阻。要注意， 在2003年11月6日公布的美国专利申请2003/0207542中示出的方法 中，离子注入用于将硼原子引入半导体本体。在该文件中还在900到 1075摄氏度的高温范围施加了单次退火。
在优选的实施例中，通过在550到大约750摄氏度范围内温度下 的热处理来退火半导体本体。用这种方式，几乎完全避免了掺杂剂原 子的钝化。
在注入第二导电类型的掺杂剂原子之前，优选进行临时掺杂剂原 子的注入，并且在这些注入之间，通过在与其它热处理相同温度范围 的另一热处理来退火半导体本体。用这种方式，可以进一步限制退火 工艺对掺杂剂原子的扩散的影响。在仅一个退火步骤用在工艺结束的 情况下，临时掺杂剂和掺杂剂原子注入的顺序可以被选择为相同的， 虽然在这种情况下相反的顺序是可行的。
在根据本发明的方法的另一优选实施例中，半导体器件被形成为 场效应晶体管，并且硅半导体本体在其表面处被提供有第二导电类型 的源区和漏区，其都被提供有延伸，和在源区和漏区之间的第一导电 类型的沟道区，以及通过沟道区上方的栅极电介质与半导体本体的表 面分开的栅区，第一半导体区被形成为沟道区的一部分，并且通过第 二半导体区形成源极和漏极延伸。用这种方式可获得MOSFET器件，其 在未来亚65nm CMOS工艺中具有极好的特性。优选，对于第一导电类 型选择n导电类型，对于第二导电类型的掺杂剂原子选择硼原子，以 及对于临时掺杂剂原子选择氟原子。用这种方式获得了PMOSFET。此 外，可以用相同的工艺并且可能地用相似的方式制造NMOSFET。其它 原子可用于临时原子，其选择可依据要形成的晶体管的类型。
优选，对于惰性离子的非晶化注入，离子选自包括Ge、Si、Ar或 Xe的组。
发现对于退火热处理的适当时间在1秒和10分钟之间。如果仅使 用一种最终的热处理，在550摄氏度时适当时间是大约10分钟，在650 摄氏度大约是1分钟，在700摄氏度大约是20秒，以及在750摄氏度 大约是1秒。如果在临时掺杂剂注入和第二导电类型的掺杂剂注入之 间施加热处理，则适当时间位于20秒到10分钟的范围内。在这种情 况下最终的热处理时间较低，例如在550摄氏度到650摄氏度的温度 范围内热处理时间在1分钟到5秒的范围内。
本发明还包括一种用根据本发明的方法获得的半导体器件。优选 这种器件包括场效应晶体管，该场效应晶体管的源极和漏极延伸按照 上述来制造。
结合附图阅读，参考下文描述的实施例，本发明的这些和其它方 面将变得明显并被阐明，其中：
图1是用根据本发明的方法获得的半导体器件的截面图，
图2到6是在通过根据本发明的方法制造图1的半导体器件的不 同阶段的器件的截面图，和
图7示出了作为退火温度的函数的两种测试样品的标准化薄层电 阻变化。
这些图是概略图且未按比例绘制，为了更清楚起见尤其放大了厚 度方向上的尺度。在不同的图中，对应部分通常被提供了相同的参考 数字和相同的影线。
图1是用根据本发明的方法获得的半导体器件的截面图。器件 10，在这种情况下其为PMOST，包括由n型硅制成的半导体本体1，在 这里为n型硅衬底11。器件10实际上在其边界附近包含隔离区域，例 如所谓的沟槽或LOCOS(＝硅的局部氧化)隔离，然而其未于图中。器 件10实际上将包含许多NMOS和PMOS型晶体管。在半导体本体的表 面，在该情况下存在p型源区2和漏区3，源区2和漏区3还设有更浅 的且在该情况下与n型沟道区4接近的p型延伸2A、3A，在该沟道区 4上方存在电介质区域6，这里包括二氧化硅，其分开沟道区4和栅区 5，这里包括多晶硅。在该情况下也由二氧化硅制成的间隔物20接近 栅区5。在源、漏和栅区(2、3、5)的顶部上，存在金属硅化物(8A、 8B、8C)用作连接区。
图2到5是在通过根据本发明的方法制造图1的半导体器件的不 同阶段的器件的截面图。制造器件10的起始点是(见图2)n型硅衬 底11或被提供有所谓的n阱的p型衬底，其可形成PMOST的沟道区4， 在这种情况下，该衬底也形成半导体本体1。在本体1中，形成在图中 没有示出的隔离区域。随后，在该情况下通过热氧化，在硅本体1的 表面上，形成氧化硅的栅极电介质6。接下来通过普通方式的CVD在栅 极电介质层6上沉积多晶硅层5。其厚度在该实例中为100nm。在要 形成的栅极5的区域的结构上沉积掩模，其在图中没有示出，例如包 括抗蚀剂并借助光刻形成。在掩模之外，通过蚀刻去除层5、6，并用 这种方式形成包括栅极5和栅极电介质6的栅叠层。
随后，通过在器件10上沉积所述材料的均匀层，并通过其各向异 性蚀刻，在栅叠层的两侧形成例如二氧化硅的间隔物20，以便其在器 件的平面区域内被再次去除。现在在硼离子的情况下，为了形成源极 和漏极2、3，进行更深的p+型注入I1。然后为了激活源极和漏极注入， 在＞1000℃的温度退火半导体本体。
然后在制造延伸2A、3A之前，去除间隔物20(见图3)。在该实 例中这通过一系列三种离子注入I2、3、4完成。第一注入I2包括非晶化 半导体本体1的一部分，在图中其相关部分也标记为I2，并且通过向 半导体本体1注入锗离子完成，在该实例中注入能量在10到30keV 的范围内，剂量大约为1015at/cm2。然后进行第二注入I3，以形成区域 I3，其包括临时掺杂剂原子，在该情况下为氟原子。该注入是在注入能 量在3到10keV的范围内同时注入剂量也大约为1015at/cm2的情况下 进行的。随后在大约600摄氏度的温度下对半导体本体1进行几分钟 的第一次退火处理。
接下来(见图4)，对半导体本体1进行第三离子注入I4，其中将 掺杂剂原子，这里为硼原子，引入半导体本体1。这是在注入能量在 0.5和3keV之间，剂量在大约5×1014at/cm2到大约5×1015at/cm2 的范围内的情况下进行的。由此，氟注入的位置大约在硼轮廓和非晶 化注入范围之间。接下来在第二次退火工艺中在550到750摄氏度之 间的温度下，进一步恢复注入的非晶硅。在该情况下还在600摄氏度 的温度下和在20秒期间。
用这种方式(见图5)，在源极和漏极延伸2A、3A中获得了十分 陡且窄的硼原子轮廓，同时这些区域具有非常高的硼浓度和由此的非 常低的电阻。随后，用同上述类似的方式形成新的间隔物40。接下来 (见图6)沉积例如钛的金属层8，通过其，在适当加热之后，形成用 作连接区的硅化物区。可以通过蚀刻去除金属层8的未反应部分，其 后得到了图1中示出的结构。
最后(见图8)，通过沉积例如二氧化硅的金属前的(pre-metal) 电介质，进一步完成n-MOSFET的制造，之后将其图案化，并沉积例如 铝的接触金属层，也将其图案化，由此形成接触区。这些步骤在图中 没有示出。
图7示出了作为退火温度的函数的两种测试样品的标准化薄层电 阻变化。相对于700摄氏度的薄层电阻ρ标准化的相对薄层电阻变化 Δρ/ρ，被示为两种样品的温度T的函数。曲线70对应于通过上述 的注入I2和I4，即非晶化和掺杂剂注入，形成的测试层，而曲线71对 应于通过上述的注入I2、I3和I4，即非晶化、临时掺杂剂和掺杂剂注 入，形成的测试层。曲线70、71都示出了，在大约750度以上的退火 温度，出现薄层电阻的增加，并且最大值分别为大约55％和大约20％。 在低于750度的温度下，在两种情况下薄层电阻都没有受到不利的影 响。两个曲线70、71之间的不同示出了，在较高温度下，存在临时原 子，在该情况下为氟原子，对于薄层电阻的增加具有重要的有利影响。 由此，在根据本发明的方法中，如果适度地超过设想的热预算，由于 临时掺杂剂原子即氟原子的存在，这对硼掺杂层的质量没有强有害的 影响。
很明显，本发明不限于这里描述的例子，并且对本领域的技术人 员来说，在本发明的范围内，能够进行多种变化和修改。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 新颖的低功率非易失性存储器和栅极堆叠 | 2021-08-23 | 0 |
| 用于形成用于应变硅MOS晶体管的第二隔片的方法和结构 | 2023-12-28 | 0 |
| 电子器件 | 2021-03-13 | 1 |
| FORMING A VTFT USING PRINTING | 2020-10-05 | 2 |
| STRUCTURE AND METHOD FOR A TRIPLE-GATE TRANSISTOR WITH REVERSE STI | 2022-09-19 | 1 |
| FIN-FET device structure formed employing bulk semiconductor substrate | 2022-04-14 | 1 |
| LATERAL OXIDATION WITH HIGH-K DIELECTRIC LINER | 2022-05-20 | 1 |
| METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND DEVICE MANUFACTURED USING THE SAME | 2020-10-08 | 2 |
| 식각 정지 절연막을 이용한 반도체 장치의 제조 방법 | 2020-07-16 | 2 |
| 소스/드레인 컨택을 형성하는 방법, 소스/드레인 컨택을 포함하는 반도체 디바이스 및 그 제조방법 | 2020-08-07 | 1 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
