一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备
方法
技术领域
[0001] 本
发明属于
半导体领域，具体涉及
一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法。
背景技术
[0002] SiC U型沟槽MOSFET(UMOSFET)具有很多优势，如p基区可以用
外延生长形成，消除了
离子注入形成p基区时
缺陷带来的影响，具有更好的MOS栅
质量和
沟道迁移率，以及更容易控制沟道长度。另外，沟槽型MOSFET的原胞结构(组成器件有源区的基本单元)可以做到更小，
电流密度更高，特别对于SiC材料昂贵的价格，可显著的降低芯片成本。但是UMOSFET存在沟槽底部
电场集中，以致栅介质可靠性差的问题。如图1所示，为一种常规的n沟道UMOSFET原胞结构的示意图，在关断状态下，加在漏极上的高压就会作用在
漂移层上，沟槽底部的A点将是电场最集中的地方，而介质中的电场强度是SiC中的2-3倍，导致沟槽底部的栅介质容易被击穿，可靠性差。
[0003] 另一方面，在很多的应用情况下，如在全桥应用中，晶体管需要反并联一个
续流二极管一起工作，如目前常用的
硅IGBT模
块，都反并联了硅快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度和可靠性，同时也有效的降低了芯片成本。
发明内容
[0004] 针对
现有技术中存在的问题，本发明的目的在于提供一种集成肖特基二极管的SiC双沟槽型MOSFET器件，其有效解决了现有技术中存在的问题。本发明的另一目的在于提供一种制作集成肖特基二极管的SiC双沟槽型MOSFET器件的方法。
[0005] 为实现上述目的，本发明采用以下技术方案：
[0006] 一种集成肖特基二极管的SiC双沟槽型MOSFET器件，所述SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、
缓冲层、n-漂移层、p基区和n++层；在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和所述栅沟槽的外围的源沟槽；所述栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基
接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成
欧姆接触；两个沟槽的深度都大于所述p基区。
[0007] 进一步，所述栅沟槽下的p+区是悬浮的，即不与源极电连通。
[0008] 进一步，所述栅沟槽下的p+区是与源极和所述p基区电连通的。
[0009] 进一步，所述p基区的掺杂浓度在1E15-5E17cm-3之间，p基区的厚度为0.2-3μm。
[0010] 进一步，所述n++层的掺杂浓度大于1E19cm-3，n++层的厚度为0.2-2μm。
[0011] 进一步，所述p基区下方和所述栅沟槽、源沟槽的沟槽底部掺杂深度之间的区域的掺杂浓度比所述n-漂移层高。
[0012] 进一步，所述源沟槽的沟槽底部的p型掺杂区与所述p基区通过源沟槽的
侧壁掺杂进行电连通，即，源极也与p基区电连通。
[0013] 一种制备集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，所述方法包括如下步骤：
[0014] 1)在衬底上依次制备缓冲层、n-漂移层、p基区和n++层；
[0015] 2)在SiC表面做上图形化的第一掩膜层，用CVD方法淀积，然后再用
光刻刻蚀的方法形成SiO2图形；用ICP方法刻蚀SiC沟槽，形成源、栅沟槽；同时也对结终端区和划片区进行刻蚀；
[0016] 3)在SiC表面做上第二掩膜层，作为后续注入的掩膜，进行Al离子注入，在源沟槽的侧壁和底部四周形成掺杂，注入的方向为垂直于
晶圆方向和带一设定倾
角的方向；注入完成后去除第二掩膜层；
[0017] 4)在SiC表面做上第三掩膜层，淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成
覆盖保护，而在栅沟槽内无
光刻胶，同时在结终端区也形成场限环形式的胶掩膜；用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区；Al离子注入，在栅沟槽底部形成p+掺杂；注入完成后去除光刻胶和SiO2介质，并进行RCA清洗；在表面淀积一层
石墨层，进行高温激活
退火；用O2、N2
等离子体刻蚀或者用热
氧化方法去除石墨层；
[0018] 5)用RCA和BOE清洗，进行牺牲氧化；用热氧化的方法生长一层SiO2，用BOE
腐蚀去除；再用热氧化的方法生长栅介质层，氧化后再在NO或N2O或POCl3气氛中退火；用CVD方法淀积高掺杂
多晶硅，或者先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂多晶硅；用多晶硅填充栅沟槽，对表面进行平坦化；用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶体栅极；
[0019] 6)淀积隔离
钝化层，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离。在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在
真空或惰性气氛下进行快速热退火，分别形成源、漏欧姆接触；
[0020] 7)用PVD方法淀积肖特基金属，用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属，再进行热退火，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触；
[0021] 8)做上厚的
电极金属，源极与肖特基金属电连通，电极压块金属在原胞上方，通过隔离
钝化层与栅极隔离；背面做上厚的电极金属；最后做上一层厚钝化层，并开窗口，露出源、栅压块金属的
焊接区。
[0022] 进一步，步骤1)中的所述衬底为高掺杂低
电阻的n+层，浓度大于1E18cm-3，所述缓-3冲层的厚度为1-2μm；所述漂移层的浓度在1E14-1E17cm 之间，厚度大于5μm；所述p基区的掺杂浓度在1E15-5E17cm-3之间，厚度为0.2-3μm；所述n++层的浓度大于1E19cm-3，厚度大于
0.2μm。
[0023] 进一步，其特征在于，步骤2)中所述第一掩膜层为SiO2，厚度为2-4μm，所述源、栅沟槽的深度大于n++层和p基区的厚度之和，为1-4μm；栅沟槽的宽度为0.5-2μm，源沟槽的宽度为2.5-10μm，用SiO2掩膜刻蚀SiC的选择比大于3。
[0024] 进一步，步骤3)中所述掺杂区浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度为大于0.35μm。
[0025] 进一步，步骤4)中栅沟槽底部形成的p+掺杂浓度大于1E18cm-3，深度为大于0.35μm；所述石墨层的厚度为10-100nm；高温激活退火的退火
温度大于1600℃，时间大于3分钟。
[0026] 进一步，步骤5)中热氧化的方法生长的SiO2厚度为10-100nm；热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行。
[0027] 进一步，步骤6)中所述隔离钝化层为使用CVD的方法淀积的SiO2或SiOxNy层，厚度大于0.5μm；快速热退火的退火温度为900-1100℃之间，时间为1分钟至15分钟之间；源、漏的欧姆接触金属为Ni或Ti/Ni。
[0028] 进一步，步骤7)中所述肖特基金属为Ti、Mo、Ni或Pt；热退火的退火温度为400-600℃，时间为5-30分钟。
[0029] 进一步，步骤8)中所述厚钝化层为SiO2、Si3N4或聚酰亚胺。
[0030] 进一步，步骤1)中所述n-漂移区与所述p基区之间还有一层JFET层，所述JFET层的浓度小于1E18cm-3，比n-漂移区高，厚度等于p基区到栅沟槽下p+区结深的距离。
[0031] 本发明具有以下有益技术效果：
[0032] 本
申请采用源和栅双沟槽结构，并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂，实现对MOS栅的屏蔽，增加栅的可靠性。同时可以屏蔽基区的电场，防止基区的穿通。在源沟槽底部的中心区域做上肖特基接触，与周边相反导电类型掺杂区域形成欧姆接触，集成具有高浪涌能
力的MPS肖特基二极管。
附图说明
[0033] 图1为现有技术中UMOSFET的原胞平面结构示意图；
[0034] 图2为本发明的MOSFET器件的原胞平面结构示意图；
[0035] 图3为本发明
实施例的有源区为六角原胞密排结构的器件平面示意图；
[0036] 图4为本发明MOSFET器件的
电路示意图；
[0037] 图5为本发明MOSFET器件制备过程中外延材料结构示意图；
[0038] 图6为本发明MOSFET器件制备过程中SiC沟槽刻蚀后的原胞平面结构示意图；
[0039] 图7为本发明MOSFET器件制备过程中源沟槽离子注入后的原胞平面结构示意图；
[0040] 图8为本发明MOSFET器件制备过程中栅沟槽离子注入后的原胞平面结构示意图；
[0041] 图9为本发明MOSFET器件制备过程中形成多晶硅栅后的原胞平面结构示意图；
[0042] 图10为本发明MOSFET器件制备过程中形成源、漏欧姆接触后的原胞平面结构示意图；
[0043] 图11为本发明MOSFET器件制备过程中形成肖特基接触后的原胞平面结构示意图；
[0044] 图12为本发明MOSFET器件制备完成后的原胞平面结构示意图。
具体实施方式
[0045] 下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
[0046] 如图2所示，本发明了提供了一种集成肖特基二极管的SiC双沟槽型MOSFET器件，该SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n-漂移层、p基区和n++层；在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和栅沟槽的外围的源沟槽；栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂，一方面可以与栅沟槽底部的掺杂一起屏蔽栅、源沟槽底部的电场，减少电场集中，提供可靠性；另一方面也作为集成的肖特基二极管的嵌入pn二极管部分，具备高抗浪涌能力；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区；栅沟槽与源沟槽的深度可以一致也可以不一致，优选地两者深度一致，便于在器件制作过程中一步刻蚀同时形成。
[0047] 本发明的一个实施例中栅槽下的p+区是悬浮的，即不与源极电连通。本发明的另一个实施例中栅槽下的p+区是与源极和p基区电连通的，因栅槽都是连通的，通过部分区域栅槽也进行侧壁注入，完成p+与p基区从而与源极的电连通，而这部分区域的栅不再起作用。
[0048] 器件的基区层(对于n型MOSFET来说是p基区层，对p型MOSFET是相同的道理)采用外延生长形成，因此具有非常好的材料质量和非常精确的厚度和掺杂浓度，利于制作高质量的MOS栅结构。掺杂浓度在1E15-5E17cm-3之间，根据
阈值电压设计。基区层厚度大于0.2μm，优选地在0.2-3μm之间，太薄容易穿通，太厚增加沟道长度和电阻。
[0049] p基区上面的n++层作为源极导电层，掺杂浓度大于1E19cm-3之间，厚度大于0.2μm，优选地在0.2-2μm之间。厚度太薄欧姆接触容易穿通，太厚会增加导通电阻和刻蚀槽的深度和难度。
[0050] p基区下面的n-层作为器件的耐压漂移层，其掺杂浓度、厚度根据器件设计的耐压能力确定，通过在一定耐压下导通电阻最小化进行优化设计。如对于1200V器件，浓度可以为5-8E15cm-3，厚度可以为10-15μm。在p基区下面和沟槽底部掺杂深度之间的区域，掺杂浓度也可以相对比漂移层稍高，如可以为1E16-1E17cm-3之间，主要的目的是可以减少
电子经过沟道后可以更好的向漂移层各方向扩散，减少导通电阻。n+衬底的掺杂浓度大于1E18cm-3。
[0051] 沟槽底部的p型掺杂区与p基区层通过源沟槽的侧壁掺杂进行电连通，因此，源极也同时与p基区电连通，避免了寄生npn结构。源沟槽底部四周的p掺杂为高浓度p型区，利于与金属形成欧姆接触，与中心的肖特基接触相连，共同形成了嵌入pn二极管的肖特基二极管。
[0052] 如图3所示，其中AA’截面结构示意图为图1。原胞的平面结构可以为长方形、条形、六角形等各种形式。原胞的简单并联排列即形成一个器件的有源区，排列方式可以是简单排列，也可以为密排、
原子结构排列等形式。同时，整个器件由有源区、结终端区和划片槽区组成，并且在有源区上对各原胞的栅、源极分别进行金属引出，做上相应的压块金属，利于器件后续的封装应用。这个为本行业工程师所熟知，不表示在示意图上。
[0053] 如图4所示，MOSFET与肖特基二极管构成反并联的电路结构，实现了在一个芯片内的集成。可以有效增加器件的功率密度和可靠性，减少封装的模块或系统的体积和
费用。
[0054] 本发明中提到的n型掺杂与p型掺杂是相对而言的，亦可称为第一掺杂与第二掺杂，亦即n型与p型互换对器件同样适用。
[0055] 本发明中器件结构不仅适用于SiC，也可同样适用于Si、GaN、Ga2O3等半导体材料，但制备方法不一样。
[0056] 本发明的SiC MOSFET结构，可用于其他MOS控制的晶体管结构，如IGBT。在MOS控制的结构部分具有相关的结构和原理。
[0057] 本发明还提供了一种制备本发明的集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，下面以n型(n沟道)SiC MOSFET为例对该方法进行详细说明。
[0058] 如图5所示，衬底(或称之为
基板)为高掺杂低电阻的n+层，浓度大于1E18cm-3。缓冲层的浓度大概为1E18cm-3，厚度约1-2μm，缓冲层的目的是减少衬底与外延层之间的晶格不匹配，同时终结部分衬底的缺陷在缓冲层中，避免缺陷延伸到漂移层。漂移层的浓度在1E14-1E17cm-3之间，厚度大于5μm，承担器件耐压功能，浓度、厚度根据器件的额定耐压优化-3
设计而定。漂移区上面是p基区层，浓度为1E15-5E17cm 之间，厚度大于0.2μm，比较优的为
0.2-2μm。在另一实施例中n-漂移区与p基区之间还有一层JFET层，浓度小于1E18cm-3，比漂移区更高，厚度约等于p基区到栅下p+区结深的距离，目的是减少此JFET区域间的导通电阻。p基区上面是n+区，掺杂浓度大于1E19cm-3，厚度大于0.2μm。
[0059] 如图6所示，在SiC表面做上图形化的第一掩膜。第一掩膜一般地可以是SiO2，厚度根据后续注入掩膜需求的厚度加上刻蚀沟槽时消耗的SiO2厚度的和，一般地为2-4μm。用CVD方法淀积，然后再用光刻刻蚀等方法形成SiO2图形。用ICP方法刻蚀SiC沟槽，形成源、栅沟槽。同时也对结终端区和划片区进行了刻蚀。沟槽的深度根据设计器件的耐压和导通电阻而定，比n++区和p基区的厚度相加稍深，一般地在1-4μm之间。栅沟槽的宽度优选地在0.5-2μm之间，源沟槽的宽度优选地在2.5-10μm之间。用SiO2掩膜刻蚀SiC选择比可以做到3以上，因此刻蚀完成后将会剩余大部分SiO2，作为下一步离子注入的阻挡掩膜。另外，用SiO2掩膜刻蚀SiC可以得到低缺陷、U型底部的沟槽效果，利于器件的可靠性。
[0060] 如图7所示，做上第二掩膜，作为后续注入的掩膜。掩膜保护源沟槽内中间的肖特基区域和栅沟槽。中间的肖特基区域宽度一般地为1.5-8μm。掩膜可以是光刻胶、介质等，优选地可以用光刻胶。掩膜厚度根据掩膜材料和后续离子注入的
能量而定，对于光刻胶一般在2.5μm以上。进行Al离子注入，注入形成的掺杂区浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度为大于0.35μm。注入的方向为垂直于晶圆方向和带一定倾角的方向。一定倾角的方向注入主要是为了对源沟槽的侧壁能够进行有效的注入，形成高掺杂的p+，完成源极与p基区的电连通。表面的注入浓度更高的目的是为了形成更高掺杂浓度的表面，以利于后续形成源沟槽底部p+区的欧姆接触。注入完成后去除第二掩膜。
[0061] 如图8所示，在表面淀积第三掩膜层，优选地为介质，如SiO2。第三掩膜主要是在后续注入时保护栅沟槽的侧壁。淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成覆盖保护，而在栅沟槽内无光刻胶，同时在结终端区也形成场限环形式的胶掩膜。用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区。Al离子注入，在栅沟槽底部形成p+掺杂，浓度大于1E18cm-3，深度大于0.35μm，优选地深度与源沟槽底部p+区一致。同时也形成了场限环形式的结终端结构，在本发明的其他实施例中也可以采用其他形式的结终端结构，如注入的JTE(结终端扩展)、刻蚀的JTE、JTE和场限环结合形式等。注入完成后去除光刻胶和SiO2介质，并进行RCA清洗。在表面淀积一层石墨层，厚度约为10-100nm，进行高温激活退火，退火温度大于1600℃，时间大于3分钟。用O2、N2等离子体刻蚀或者用热氧化方法去除石墨层。
[0062] 如图9所示，用RCA和BOE清洗，进行牺牲氧化工艺。用热氧化的方法生长一层SiO2，厚度约为10-100nm，用BOE腐蚀去除。牺牲氧化工艺可以去除表面刻蚀带来的缺陷和损伤层。再用热氧化的方法生长栅介质层，厚度根据器件的阈值电压而定，优选地厚度为40-80nm。热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行，氧化后再在NO或N2O或POCl3等气氛中退火，改善MOS的界面态。用CVD方法淀积高掺杂多晶硅，也可以先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂。用多晶硅填充栅沟槽，对表面进行平坦化。
用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶硅栅极。
[0063] 如图10所示，淀积隔离钝化层，一般用CVD的方法淀积SiO2或SiOxNy层，厚度优选地大于0.5μm，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离。在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在真空或惰性气氛下进行快速热退火，退火温度为900-1100℃之间，时间为1分钟至15分钟之间，分别形成源、漏欧姆接触。源、漏的欧姆接触金属一般的为Ni、Ti/Ni等。
[0064] 如图11所示，用PVD方法淀积肖特基金属。PVD方法能够产生各项同性的金属淀积，利于源沟槽侧壁的金属淀积。用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属。肖特基金属可以是Ti、Mo、Ni、Pt等。再进行热退火，如对Ti肖特基金属，退火温度为400-600℃，时间为5-30分钟，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触。退火可以改善肖特基接触的性能和均匀性。
[0065] 如图12所示，做上厚的电极金属，便于器件应用时的封装。源与肖特基金属电连通，电极压块金属在原胞上方，通过隔离钝化层与栅极隔离。栅电极压块金属在另一端引出，如图3平面示意图所示。背面做上厚的电极金属。最后做上一层厚钝化层，如SiO2、Si3N4、聚酰亚胺等，并开窗口，露出源、栅压块金属的焊接区。
[0066] 上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
