【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アハロノフ・ボーム（Ａｈａｒｏｎｏｖ−Ｂｏｈｍ）効果（以下、ＡＢ効果とする）を利用した量子干渉トランジスタ及びその製造方法の改良に関する。

【０００２】近年、半導体分野に於ける微細加工技術は大きく進歩し、サブミクロンの加工が容易に実現できるようになった。 このような加工技術に依って現出される微細な空間に於いては、電子の量子力学的な波の性質が顕在化する。 この現象は、既存の半導体装置の性能向上を阻害する懸念もあるが、電子の波として性質を積極的に利用して新たな半導体装置を開発することが試みられている。

【０００３】現在、電子計算機などの電子機器について、更なる高速化、情報処理能力の増大などが要求され、そして、この要求は将来に亙って絶えることなく引き継がれてゆくものと考えられる。 これを実現する為の半導体装置の一つとして量子干渉トランジスタが大いに期待されているのであるが、その実用化には未だ多くの改良が必要である。

【０００４】

【従来の技術】量子干渉トランジスタでは、電子が波としての性質をもつことから、二つのチャネルを通過した電子が電場や磁場の影響を受けて互いに位相差を生じて干渉し合う際、量子力学的な干渉の効果としてＡＢ効果が現れるのである。

【０００５】図１９は従来例を解説する為のＡＢ効果を利用した量子干渉トランジスタの要部斜面図である（要すれば「Ｓ．Ｄａｔｔａ，Ｓｕｐｅｒｌａｔｔｉｃｅｓ
ａｎｄ Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ，６，８３
（１９８９）． 」を参照）。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はｉ−ＧａＡｓバッファ層、３はｉ−
ＧａＡｓ能動層、４はｎ型ＡｌＧａＡｓ電子供給層、５
はソース電極、６はドレイン電極、７はゲート電極をそれぞれ示している。 尚、図示していないが、ｉ−ＧａＡ
ｓ能動層３とｎ型ＡｌＧａＡｓ電子供給層４とで形成されるヘテロ界面に於ける近傍のｉ−ＧａＡｓ能動層３側には二次元電子ガス層が生成されていることは勿論である。

【０００６】この従来例を動作させるには、例えば、ソース電極５を接地し、ドレイン電極６に正電圧を印加すると、ソース側から注入された電子は二次元電子ガス層を通ってドレイン側に到達するのであるが、途中のリング状部分の入口において二つの経路に分岐し、リング状部分の出口に於いて再び合流する。

【０００７】ここで、リング状部分の一方の経路上に形成されているゲート電極７に電圧を印加すると、リング状部分の二つの経路に流れる電子波間に位相差が生じ、
これら電子波の干渉に依ってドレイン電極６に達する電子の数が変化する。 従って、ゲート電極７に印加するゲート電圧の如何に応じてドレイン電流を変化させることができるのである。

【０００８】図１９について説明した量子干渉トランジスタに於いては、電子波を実空間上で分岐し、また、合流させることに依って、電子は非弾性散乱を受けることなく良好な干渉効果が得られている。 然しながら、この量子干渉トランジスタを実現するには、電子波を分岐及び合流させる為のリング状部分が必要であり、これは通常の半導体装置には普遍的な形状・構造ではないことから、高集積化には向かない旨の問題があった。

【０００９】そこで、本発明者は、図１９について説明した従来例の欠点を解消する為、波数空間（逆空間）で電子波の分岐及び合流を行う量子干渉トランジスタを実現させた（要すれば、特願平４−４６５４８号を参照）。

【００１０】図２０は本発明者の発明に係わる既出願の量子干渉トランジスタを表す要部説明図である。 図に於いて、（Ａ）は平面、（Ｂ）は要部切断側面、１１は半絶縁性ＧａＡｓ基板、１２はアンドープＧａＡｓバッファ層、１３は１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ
からなる電子走行層、１３ＡはアンドープＡｌ _0.1 Ｇａ
_0.9 Ａｓバリヤ領域、１３ＢはアンドープＡｌＧａＡｓ
グレーデッド領域、１３ＣはアンドープＧａＡｓ井戸領域、１３ＤはアンドープＡｌＧａＡｓグレーデッド領域、１３ＥはアンドープＡｌ _0.1 Ｇａ _0.9 Ａｓバリヤ領域、１４はｎ型Ａｌ _0.3 Ｇａ _0.7 Ａｓ電子供給層、１５
は絶縁膜、１６はゲート電極、１７はソース電極、１８
はドレイン電極をそれぞれ示している。

【００１１】この量子干渉トランジスタでは、電子走行層１３と電子供給層１４とはヘテロ界面を生成し、そのヘテロ界面近傍に於ける電子走行層１３側には二次元電子ガス層を生成させなければならない。 従って、同じＡ
ｌＧａＡｓを用いているバリヤ領域１３Ａ及び１３Ｅと電子供給層１４とはＡｌのｘ値を相違させてヘテロ接合を生成できるようにしてあり、また、グレーデッド領域１３Ｂ及び１３Ｄは、Ａｌのｘ値を０．１→０、或いは、０→０．１に変化させるものであるから、問題なく電子供給層１４との間でヘテロ接合を生成することができる。

【００１２】図２１は図２０について説明した量子干渉トランジスタのエネルギ・バンド・ダイヤグラムであり、図２０に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 尚、このエネルギ・バンド・ダイヤグラムでは、簡明にする為、伝導帯の底Ｅ _Cのみを表してある。

【００１３】図から明らかなように、ソース電極１７からアンドープＡｌ _0.1 Ｇａ _0.9 Ａｓバリヤ領域１３Ａに対して注入された電子は電子波となってアンドープＡｌ
_0.1 Ｇａ _0.9 Ａｓバリヤ領域１３Ｅに向かって進行するのであるが、途中のアンドープＡｌＧａＡｓグレーデッド領域１３Ｂ、アンドープＧａＡｓ井戸領域１３Ｃ、アンドープＡｌＧａＡｓグレーデッド領域１３Ｄに於いてエネルギ（波数）的に分岐して二つのエネルギ準位を生成する。 尚、この二つのエネルギ準位のうちの一方は量子準位である。

【００１４】さて、各領域１３Ａ乃至１３Ｅではエネルギが保存されるので、領域１３Ｂ，１３Ｃ，１３Ｄに於いては、領域１３Ａ或いは領域１３Ｅに於ける電子波の波数よりも高い波数の電子波と低い波数の電子波の二つに分かれることになる。 従って、領域１３Ｂ，１３Ｃ，
１３Ｄでの電子波の周期は領域１３Ａ及び領域１３Ｅでの周期に比較して大きいものと小さいものとに変化する。

【００１５】図２２は図２０及び図２１について説明した量子干渉トランジスタの動作を解説する為の電子波の振幅対距離の関係を表す線図であり、図では、縦軸に電子波の振幅（任意単位）を、また、横軸に距離をそれぞれ採ってある。 図に於いて、（Ａ）及び（Ｂ）はそれぞれ異なる事例を示し、何れも、電子波が干渉する状態を説明する為に模式的に表したものである。

【００１６】ここで、領域１３Ｂ乃至領域１３Ｄにゲート電極１６を利用して電場を印加すると電子波は変調される。 二つに分かれた電子波の経路は空間的に同じ位置にあるので、電場から同じ影響を受け、同じだけ波数が変換する。 然しながら、二つに分かれた電子波の波数の値が異なっているので、印加された電場に応じた波数の変化量に依って、合流した電子波の振幅を変化させることができる。

【００１７】即ち、（Ａ）の場合、合流位置での電子波の両方の振幅が０であるから、合流した電子波は元の電子波の状態、従って、領域１３Ａに於ける電子波の状態に戻ることになる。 （Ｂ）の場合、合流位置での電子波の振幅は、両方とも０ではなく、しかも、同じ符号（マイナス）の振幅であることから、合流した電子波は、元の電子波に比較すると振幅が大きくなる。

【００１８】前記したように、図２０及び図２１に見られる量子干渉トランジスタは、ゲート電極１６に印加する電圧に応じて電子波の干渉状態が制御されてドレイン電流が変化し、トランジスタ動作をすることができる。

【００１９】図２３は図２０乃至図２２について説明した量子干渉トランジスタのトランジスタ動作を説明する為のゲート電圧対ドレイン電流の関係を表す線図であり、横軸にゲート電圧を、そして、縦軸にドレイン電流をそれぞれ採ってある。 図から明らかなように、ゲート電圧を変化させることでドレイン電流が変化している。
尚、これは実験した際のデータであって、ゲート電圧を周期的に変化させたので、ドレイン電流も周期的に変化している。

【００２０】

【発明が解決しようとする課題】図２０乃至図２３について解説した量子干渉トランジスタに於いては、電子波を波数空間（逆空間）で分岐及び合流させることで、電子が非弾性散乱を受けることなく干渉効果が得られるのであるが、量子井戸を用いている関係から、電子波が分岐している領域を長くすることができず、従って、ゲート電極に依って電子波の位相を大きく変調させることは困難である。

【００２１】本発明は、電子が非弾性散乱を受けることなく、電子波の干渉効果が得られるのは勿論のこと、簡単な手段を採ることで、その電子波を充分に変調することができるようにし、顕著な干渉効果を得ようとする。

【００２２】

【課題を解決するための手段】本発明では、電子波がエネルギ的に二つに分岐して進行する領域を多重量子井戸化することで従来の量子干渉トランジスタよりも長くし、分岐された電子波の位相変調を充分に行って干渉効果が大きく現れるようにすることが基本になっている。

【００２３】前記したところから、本発明に依る量子干渉トランジスタ及びその製造方法に於いては、 （１）面指数（１００）から僅かな角度ずれた面を主面とする化合物半導体基板（例えば半絶縁性ＧａＡｓ基板２１）上に形成され且つ前記主面と平行する方向に順に接して延在するアンドープのバリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ａ）及びアンドープのグレーデッド領域（例えばアンドープＡｌＧａＡｓグレーデッド領域２３Ｂ）及びアンドープの井戸領域（例えばアンドープＧａＡｓ井戸領域２３Ｃ）及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ｄ）及びアンドープの井戸領域（例えばアンドープＧａＡｓ井戸領域２３Ｃ）及びアンドープのグレーデッド領域（例えばアンドープＡｌＧａＡｓグレーデッド領域２３Ｅ）及びアンドープのバリヤ領域（例えばアンドープＡｌＧａＡ
ｓバリヤ領域２３Ｆ）のそれぞれからなる電子走行層（例えば電子走行層２３）と、前記電子走行層上に展延して形成されヘテロ界面を生成する一導電型不純物含有キャリヤ供給層（例えばｎ型ＡｌＧａＡｓ電子供給層２
４）と、前記一導電型不純物含有キャリヤ供給層と電子走行層とのヘテロ界面近傍の電子走行層側に生成される二次元キャリヤガス層に導電接続されたソース電極（例えばソース電極２６）及びドレイン電極（例えばドレイン電極２７）と、前記順に接して延在するアンドープの井戸領域及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域及びアンドープの井戸領域の直上方に在って前記ソース電極及びドレイン電極の間に形成されたゲート電極（例えばゲート電極２８）とを備えてなることを特徴とするか、或いは、

【００２４】（２）前記（１）に於いて、アンドープの井戸領域内に介在しキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域が間隔をおいた複数であることを特徴とするか、或いは、

【００２５】（３）前記（２）に於いて、複数のバリヤ領域の間隔をソース側からドレイン側に向かって徐々に狭くしたことを特徴とするか、或いは、

【００２６】（４）面指数（１００）から僅かな角度ずれた面を主面とし且つ一定の間隔を隔てて相互に平行な段差（例えば段差２１Ａ）をもつ化合物半導体基板（例えば半絶縁性ＧａＡｓ基板２１）上に原子層エピタキシ法を適用することに依って前記段差から前記化合物半導体基板の主面に平行する方向にアンドープのバリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ａ）及びアンドープのグレーデッド領域（例えばアンドープＡ
ｌＧａＡｓグレーデッド領域２３Ｂ）及びアンドープの井戸領域（例えばアンドープＧａＡｓ井戸領域２３Ｃ）
及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ｄ）及びアンドープの井戸領域（例えばアンドープＧａＡｓ井戸領域２３Ｃ）及びアンドープのグレーデッド領域（例えばアンドープＡｌＧａＡｓグレーデッド領域２３Ｅ）及びアンドープのバリヤ領域（例えばアンドープＡｌＧａＡｓバリヤ領域２３Ｆ）のそれぞれを順に接して延在させる過程を繰り返して所要厚さの電子走行層（例えば電子走行層２３）を形成する工程と、次いで、前記電子走行層上にヘテロ界面を生成する為の一導電型不純物含有キャリヤ供給層（例えばｎ型ＡｌＧａＡ
ｓ電子供給層２４）を展延して形成する工程と、次いで、前記一導電型不純物含有キャリヤ供給層と電子走行層とのヘテロ界面近傍の電子走行層側に生成される二次元キャリヤ・ガス層に導電接続されたソース電極（例えばソース電極２６）及びドレイン電極（例えばドレイン電極２７）を形成する工程と、次いで、前記順に接して延在するアンドープの井戸領域及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域及びアンドープの井戸領域の直上方且つ前記ソース電極及びドレイン電極の間にゲート電極（例えばゲート電極２８）を形成する工程とが含まれてなることを特徴とするか、或いは、

【００２７】（５）前記（４）に於いて、キャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域をアンドープの井戸領域内に間隔をおいて複数個形成する工程が含まれてなることを特徴とするか、或いは、

【００２８】（６）前記（５）に於いて、キャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域をアンドープの井戸領域内にソース側からドレイン側に向かって間隔を徐々に狭くして複数個形成する工程が含まれてなることを特徴とする。

【００２９】

【作用】本発明に依って得られる量子干渉トランジスタでは、勿論、電子波が波数空間（逆空間）で二つに分岐し、そして合流することで干渉を起こすのであるが、電子波がゲート電極の制御電圧に依って位相変調を受ける領域には、電子波がトンネリングできる程度の薄いバリヤ層を介在させてあることから、その位相変調を受ける領域、即ち、量子井戸は、全体的な幅を広くしても、その量子井戸は所謂多重量子井戸的な構成になるので、薄いバリヤ層で分けられた各量子井戸に於いてはエネルギ準位を充分に高く維持することができる。

【００３０】従って、電子波は充分に長い領域に亙ってエネルギ的に二つに分岐して進行することができるから、各々の位相が大きく変調されてから合流するので、
干渉効果は顕著に現れる。

【００３１】また、電子波がトンネリング可能なバリヤ層が存在する間隔を徐々に狭くする構成を採ると、ソース・ドレイン間に或る程度の高い電圧を印加した場合、
量子準位は全ての量子井戸で連結された状態にすることができるので、電子波は長い領域に亙ってエネルギ的に二つに分岐されるだけでなく、ドレイン電流を大きくすることもできる。

【００３２】

【実施例】図１は第一実施例を解説する為の量子干渉トランジスタを表す要部切断側面図である。 図に於いて、
２１は半絶縁性ＧａＡｓ基板、２２はアンドープＧａＡ
ｓバッファ層、２３は２３Ａ，２３Ｂ，２３Ｃ，２３
Ｄ，２３Ｅ，２３Ｆからなる電子走行層、２３ＡはアンドープＡｌＧａＡｓバリヤ領域、２３ＢはアンドープＡ
ｌＧａＡｓグレーデッド領域、２３ＣはアンドープＧａ
Ａｓ井戸領域、２３ＤはアンドープＡｌＧａＡｓバリヤ領域、２３ＥはアンドープＡｌＧａＡｓグレーデッド領域、２３ＦはアンドープＡｌＧａＡｓバリヤ領域、２４
はｎ型ＡｌＧａＡｓ電子供給層、２５は絶縁膜、２６はソース電極、２７はドレイン電極、２８はゲート電極をそれぞれ示している。

【００３３】本発明の量子干渉トランジスタに於いても、図２０乃至図２３について説明した従来の技術に依る量子干渉トランジスタと同様、電子走行層２３と電子供給層２４とはヘテロ界面を生成し、そのヘテロ界面近傍に於ける電子走行層２３側には二次元電子ガス層を生成させなければならない。 従って、同じＡｌＧａＡｓを用いているバリヤ領域２３Ａ及び２３Ｄ及び２３Ｆと電子供給層２４とはＡｌのｘ値を相違させてヘテロ接合を生成できるようにしてあり、そして、グレーデッド領域２３Ｂ及び２３Ｅは、Ａｌのｘ値を０．１→０、或いは、０→０．１に変化させるものであるから、問題なく電子供給層２４との間でヘテロ接合を生成することができる。 尚、これ等の事柄は他の実施例についても同様である。

【００３４】前記各部分について主要なデータを例示すると次の通りである。 （１） 半絶縁性ＧａＡｓ基板２１について 主面の面指数が（１００）から僅かにずれたオフ基板である。 （２） アンドープＧａＡｓバッファ層２２について 厚さ：０．３〔μｍ〕 （３） アンドープＡｌＧａＡｓバリヤ領域２３Ａについて Ａｌのｘ値：０．１ 電子走行方向の幅：５０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （４） アンドープＡｌＧａＡｓグレーデッド領域２３
Ｂについて Ａｌのｘ値：０．１→０（バリヤ領域２３Ａ→井戸領域２３Ｃ） 電子走行方向の幅：１５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （５） 二つのアンドープＧａＡｓ井戸領域２３Ｃについて 電子走行方向の幅：２０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （６） アンドープＡｌＧａＡｓバリヤ領域２３Ｄについて Ａｌのｘ値：０．１ 電子走行方向の幅：５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （７） アンドープＡｌＧａＡｓグレーデッド領域２３
Ｅについて Ａｌのｘ値：０→０．１（井戸領域２３Ｃ→バリヤ領域２３Ｆ） 電子走行方向の幅：１５〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （８） アンドープＡｌＧａＡｓバリヤ領域２３Ｆについて Ａｌのｘ値：０．１ 電子走行方向の幅：５０〔ｎｍ〕 厚さ：８００〔ｎｍ〕 （９） ｎ型ＡｌＧａＡｓ電子供給層２４について Ａｌのｘ値：０．３ 不純物：Ｓｉ 不純物濃度：１×１０ ¹⁸ 〔cm ^-3 〕 厚さ：１００〔ｎｍ〕 （１０） 絶縁膜２５について 材料：ＳｉＯ ₂厚さ：２００〔ｎｍ〕 （１１） ソース電極２６及びドレイン電極２７について 材料：ＡｕＧｅ／Ａｕ 厚さ：２００〔ｎｍ〕／３００〔ｎｍ〕 （１２） ゲート電極２８について 材料：Ａｌ 厚さ：３００〔ｎｍ〕

【００３５】図２乃至図１０は図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図であり、以下、
これ等の図を参照しつつ詳細に説明する。 尚、図１に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとし、また、図１も後の工程説明に用いる。

【００３６】図２参照 ２−（１） 図示されているように、一定の間隔を隔てて相互に平行な段差２１Ａをもつ（１００）面からのオフ基板である半絶縁性ＧａＡｓ基板２１を用意する。

【００３７】図３参照 ３−（１） 原子層エピタキシ（ａｔｏｍｉｃ ｌａｙｅｒ ｅｐｉ
ｔａｘｙ：ＡＬＥ）法を適用することに依り、基板２１
上に厚さ０．３〔μｍ〕のアンドープＧａＡｓバッファ層２２を成長させる。 このバッファ層２２の表面は、基板２１の表面に在る段差２１Ａを引き継ぐ段差が生成されるのであるが、その段差は一原子層に相当する整った形状になる。 尚、以下、段差は全て記号２１Ａで指示する。

【００３８】図４参照 ４−（１） ＡＬＥ法を適用することに依って、バッファ層２２に於ける一原子層の段差２１Ａから表面に沿って一原子層の厚さだけアンドープＡｌＧａＡｓバリヤ領域２３Ｆを成長させ、電子走行方向に５０〔ｎｍ〕延在させる。 尚、
この場合に於けるＡｌのｘ値は前記したように例えば０．１である。

【００３９】図５参照 ５−（１） 引き続きＡＬＥ法を適用することに依って、Ａｌのｘ値を０．１から０へと漸減しつつアンドープＡｌＧａＡｓ
の成長を行い、アンドープＡｌＧａＡｓグレーデッド領域２３Ｅを形成し、電子走行方向に１５〔ｎｍ〕延在させる。

【００４０】図６参照 ６−（１） 引き続きＡＬＥ法を適用することに依り、アンドープＧ
ａＡｓ井戸領域２３Ｃの成長を行い、電子走行方向に２
０〔ｎｍ〕延在させる。 ６−（２） 引き続きＡＬＥ法を適用することに依り、アンドープＡ
ｌＧａＡｓバリヤ領域２３Ｄの成長を行い、電子走行方向に５〔ｎｍ〕延在させる。 尚、このバリヤ領域２３Ｄ
の厚さは電子波が充分にトンネリングできる。 また、この場合、Ａｌのｘ値は前記したように例えば０．１である。 ６−（３） 引き続きＡＬＥ法を適用することに依り、アンドープＧ
ａＡｓ井戸領域２３Ｃの成長を行い、電子走行方向に２
０〔ｎｍ〕延在させる。

【００４１】図７参照 ７−（１） 引き続きＡＬＥ法を適用することに依り、Ａｌのｘ値を０から０．１へと漸増しつつアンドープＡｌＧａＡｓの成長を行い、アンドープＡｌＧａＡｓグレーデッド領域２３Ｂを形成し、電子走行方向に１５〔ｎｍ〕延在させる。

【００４２】図８参照 ８−（１） 引き続きＡＬＥ法を適用することに依り、アンドープＡ
ｌＧａＡｓバリヤ領域２３Ａを成長させ、電子走行方向に５０〔ｎｍ〕延在させる。 尚、この場合に於けるＡｌ
のｘ値は前記したように例えば０．１である。

【００４３】図９参照 ９−（１） 図４乃至図８について説明した工程を繰り返し、前記した各領域の厚さを約８００〔ｎｍ〕程度にして電子走行層２３を完成させる。

【００４４】図１０参照 １０−（１） ＡＬＥ法を適用することに依り、電子走行層２３上にｎ
型ＡｌＧａＡｓ電子供給層２４を形成する。 この段階で、電子走行層２３と電子供給層２４との界面近傍に於ける電子走行層２３側には二次元電子ガス層が生成される。

【００４５】図１参照 １−（１） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚さ例えば２００〔ｎｍ〕のＳｉＯ ₂からなる絶縁膜２５
を形成する。 １−（２） リソグラフィ技術に於けるレジスト・プロセス及びエッチング・ガスをＣＨＦ ₃とする反応性イオン・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：ＲＩ
Ｅ）法を適用することに依り、ＳｉＯ ₂からなる絶縁膜２５の選択的エッチングを行ってソース電極コンタクト用開口及びドレイン電極コンタクト用開口を形成する。

【００４６】１−（３） 前記工程１−（２）で形成したレジスト膜をそのまま残した状態で真空蒸着法を適用することに依ってＡｕＧｅ
／Ａｕ膜を形成し、その後、レジスト膜を除去するリフト・オフ法に依ってパターニングを行う。 １−（４） 温度約４５０〔℃〕、時間約１〔分〕の合金化熱処理を行ってオーミック・コンタクトのソース電極２６及びドレイン電極２７を形成する。 １−（５） リソグラフィ技術に於けるレジスト・プロセス及びエッチング・ガスをＣＨＦ ₃とするＲＩＥ法を適用することに依り、ＳｉＯ ₂からなる絶縁膜２５の選択的エッチングを行ってゲート電極コンタクト用開口を形成する。

【００４７】１−（６） 前記工程１−（４）で形成したレジスト膜をそのまま残した状態で真空蒸着法を適用することに依ってＡｌ膜を形成し、その後、レジスト膜を除去するリフト・オフ法に依って、Ａｌ膜からなるショットキ・コンタクトのゲート電極２８を形成する。

【００４８】このようにして得られた第一実施例の量子干渉トランジスタに於いては、電子波がエネルギ的に二つに分岐して進行する領域が、図２０乃至図２３について説明した従来の量子干渉トランジスタに比較し、単純に二倍とはならないまでも、約１．７倍乃至１．８倍程度に長くすることができるので、電子波の位相変調を充分に行うことが可能であって、干渉効果が顕著に現れる。

【００４９】図１１は第一実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１０に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 また、図１１では、簡明にする為、伝導帯の底Ｅ _Cのみを表してある。

【００５０】第一実施例の場合、二つの量子井戸である各井戸領域２３Ｃの幅は同じである為、そこに生成される電子に関する第一量子準位ｅ ₁は同じエネルギとなっていて、ソース側から注入された電子は量子井戸領域の入口に達するとエネルギ・レベルが高いものと低いものとの二つに分かれ、高いものは、バリヤ領域２３Ｄに依る電位障壁の上を越えて進行し、また、低いものは、バリヤ領域２３Ｄをトンネルして進行することができるので、何れにせよドレイン側に達することができる。

【００５１】この場合、ソース・ドレイン間に印加する電圧は低くて良いので、ソース側及びドレイン側のエネルギは等しいと考えて良く、図でもそのように表してある。 若し、ソース・ドレイン間にエネルギ差が若干存在したとしても、量子井戸中に生成される量子準位にはエネルギのぼけがあるので、電子はトンネリング可能である。

【００５２】図１２は図１乃至図１１について説明した第一実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図であり、横軸にゲート電圧を、そして、縦軸にドレイン電流をそれぞれ採ってある。 図から明らかなように、ゲート電圧を変化させることでドレイン電流が変化している。 尚、これは実験した際のデータであって、ゲート電圧を周期的に変化させたので、ドレイン電流も周期的に変化している。

【００５３】図１３は第二実施例を解説する為の量子干渉トランジスタを表す要部切断側面図であり、図１乃至図１２に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 第二実施例が第一実施例と相違するところは、井戸領域２３Ｃと薄いバリヤ領域２３Ｄの数を第一実施例に比較して更に多くしたところにあり、第一実施例では二重量子井戸であるのに対し、第二実施例では更に多重化された量子井戸になっている。

【００５４】このような構成をもつ第二実施例の量子干渉トランジスタに於いては、電子波の位相変調を行う領域が第一実施例に比較し、更に長くなっていることは云うまでもなく、従って、図からも明らかなようにゲート電極２８に於けるゲート長も長くなっている。

【００５５】図１４は第二実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１３に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 また、図１４では、簡明にする為、伝導帯の底Ｅ _Cのみを表してある。

【００５６】第二実施例の場合、全ての量子井戸について、生成された第一量子準位のエネルギが同じになるような井戸幅、即ち、井戸領域２３Ｃの厚さを設定してある。 但し、この場合、最もソース側及び最もドレイン側の量子井戸の形状は、他の量子井戸と異なる為、これ等二つの量子井戸の井戸幅は他の量子井戸の井戸幅に比較して若干広くすることが必要である。

【００５７】また、この場合も、第一実施例と同様、各量子井戸間のポテンシャル・バリヤをなすバリヤ領域２
３Ｄは薄いので、電子はトンネル効果に依って容易に透過することができる。 従って、量子井戸領域の入口で二つに分かれた電子波のうち、低エネルギで量子井戸内を進行する電子波も複数のバリヤ領域２３Ｄをトンネルしてドレイン側に達することができる。

【００５８】更にまた、この場合も、第一実施例と同様、ソース・ドレイン間に印加する電圧は低くて良いので、ソース側並びにドレイン側のエネルギは等しいと考えて良く、図でもそのように表してある。 若し、ソース・ドレイン間にエネルギ差が若干存在したとしても、量子井戸中に生成される量子準位にはエネルギのぼけがあるので、電子はトンネリング可能である。

【００５９】図１５は図１３及び図１４について説明した第二実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図であり、横軸にゲート電圧を、そして、縦軸にドレイン電流をそれぞれ採ってある。 図から明らかなように、ゲート電圧を変化させることでドレイン電流が変化している。 尚、これも、第一実施例と同様、実験した際のデータであって、ゲート電圧を周期的に変化させたので、ドレイン電流も周期的に変化している。

【００６０】図１６は第三実施例を解説する為の量子干渉トランジスタを表す要部切断側面図であり、図１乃至図１５に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 第三実施例が第一実施例或いは第二実施例と相違するところは、井戸領域２３
Ｃと薄いバリヤ領域２３Ｄの数を第一実施例に比較して更に多くし且つ量子井戸の井戸幅、即ち、井戸領域の厚さをソース側からドレイン側に向かって徐々に薄くしたところにあり、従って、ここでは、井戸領域を記号２３
Ｃ ₁ ，２３Ｃ ₂ ，２３Ｃ ₃・・・・で指示してある。
尚、バリヤ領域２３Ｄの厚さは変わりない。

【００６１】このような構成をもつ第三実施例の量子干渉トランジスタに於いては、第二実施例と同様、電子波の位相変調を行う領域が第一実施例に比較して長くなっていて、しかも、第一実施例或いは第二実施例に比較するとソース・ドレイン間に高い電圧を印加することが可能である。

【００６２】図１７は第三実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。
尚、図１乃至図１６に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 また、図１７では、簡明にする為、伝導帯の底Ｅ _Cのみを表してある。

【００６３】一般に、ソース・ドレイン間に高い電圧を印加した場合、その間のエネルギ・バンドは傾斜をもつようになる。 第二実施例では、多数のバリヤ領域２３
Ｄ、従って、多数の井戸領域２３Ｃが設けられているので、高い電圧を印加した場合、各量子井戸内に生成される第一量子準位のエネルギは一致せず、従って、電子が各バリヤ領域２３Ｄをトンネルすることは困難になる。

【００６４】第三実施例の場合、第二実施例と同様、多数のバリヤ領域２３Ｄ及び多数の井戸領域２３Ｃ ₁ ，２
３Ｃ ₂・・・・を設けた構成になっていて、ソース・ドレイン間に高い電圧を印加した場合、エネルギ・バンドは傾斜するのであるが、各量子井戸の幅がソース側からドレイン側に向かって徐々に狭くなるように、即ち、第一量子準位のエネルギが徐々に高くなるように設定されていることから、エネルギ・バンドに傾斜を生じても、
第一量子準位のエネルギはフラットになり、電子が複数の全バリヤ領域２３Ｄをトンネルできる。

【００６５】図１８は図１６及び図１７について説明した第三実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図であり、横軸にゲート電圧を、そして、縦軸にドレイン電流をそれぞれ採ってある。 図から明らかなように、ゲート電圧を変化させることでドレイン電流が充分に変化している。 尚、これも、
第一実施例と同様、実験した際のデータであって、ゲート電圧を周期的に変化させたので、ドレイン電流も周期的に変化している。

【００６６】

【発明の効果】本発明に依る量子干渉トランジスタ及びその製造方法に於いては、化合物半導体基板上に主面と平行する方向に順に接して延在するアンドープのバリヤ領域及びアンドープのグレーデッド領域及びアンドープの井戸領域及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域及びアンドープの井戸領域及びアンドープのグレーデッド領域及びアンドープのバリヤ領域のそれぞれからなる電子走行層が形成され、電子走行層上にヘテロ界面を生成する一導電型不純物含有キャリヤ供給層が形成され、ヘテロ界面近傍の電子走行層側に生成される二次元キャリヤガス層に導電接続されたソース電極及びドレイン電極が形成され、順に接して延在するアンドープの井戸領域及びキャリヤがトンネル可能な厚さをもつアンドープのバリヤ領域及びアンドープの井戸領域の直上方の且つソース電極及びドレイン電極間にゲート電極が形成されている。

【００６７】本発明に於いては、電子波がゲート電極の制御電圧に依って位相変調を受ける領域に電子波がトンネリングできる程度の薄いバリヤ層を介在させてあることから、その位相変調を受ける領域、即ち、量子井戸は、全体的な幅を広くしても、その量子井戸は所謂多重量子井戸的な構成になるので、薄いバリヤ層で分けられた各量子井戸に於いてはエネルギ準位を充分に高く維持することができる。 従って、電子波は充分に長い領域に亙ってエネルギ的に二つに分岐して進行することができるから、各々の位相は大きく変調されてから合流するので、干渉効果が顕著に現れる。

【００６８】また、電子波がトンネリング可能なバリヤ層が存在する間隔を徐々に狭くする構成を採ると、ソース・ドレイン間に或る程度の高い電圧を印加した場合、
量子準位は全ての量子井戸で連結された状態にすることができるので、電子波は長い領域に亙ってエネルギ的に二つに分岐されるだけでなく、ドレイン電流を大きくすることもできる。

【図面の簡単な説明】

【図１】第一実施例を解説する為の量子干渉トランジスタを表す要部切断側面図である。

【図２】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図３】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図４】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図５】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図６】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図７】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図８】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図９】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図１０】図１に見られる第一実施例を製造する工程を解説する為の工程要所に於ける量子干渉トランジスタを表す要部切断側面図である。

【図１１】第一実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。

【図１２】図１乃至図１１について説明した第一実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図である。

【図１３】第二実施例を解説する為の量子干渉トランジスタを表す要部切断側面図である。

【図１４】第二実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。

【図１５】図１３及び図１４について説明した第二実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図である。

【図１６】第三実施例を解説する為の量子干渉トランジスタを表す要部切断側面図である。

【図１７】第三実施例の量子干渉トランジスタに関するエネルギ・バンド・ダイヤグラムである。

【図１８】図１６及び図１７について説明した第三実施例の量子干渉トランジスタのゲート電圧対ドレイン電流の関係を表す線図である。

【図１９】従来例を解説する為のＡＢ効果を利用した量子干渉トランジスタの要部斜面図である。

【図２０】本発明者の発明に係わる既出願の量子干渉トランジスタを表す要部説明図である。

【図２１】図２０について説明した量子干渉トランジスタのエネルギ・バンド・ダイヤグラムである。

【図２２】図２０及び図２１について説明した量子干渉トランジスタの動作を解説する為の電子波の振幅対距離の関係を表す線図である。

【図２３】図２０乃至図２２について説明した量子干渉トランジスタのトランジスタ動作を説明する為のゲート電圧対ドレイン電流の関係を表す線図である。

【符号の説明】

２１ 半絶縁性ＧａＡｓ基板 ２２ アンドープＧａＡｓバッファ層 ２３ ２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２３Ｅ，２３
Ｆからなる電子走行層 ２３Ａ アンドープＡｌＧａＡｓバリヤ領域 ２３Ｂ アンドープＡｌＧａＡｓグレーデッド領域 ２３Ｃ アンドープＧａＡｓ井戸領域 ２３Ｄ アンドープＡｌＧａＡｓバリヤ領域 ２３Ｅ アンドープＡｌＧａＡｓグレーデッド領域 ２３Ｆ アンドープＡｌＧａＡｓバリヤ領域 ２４ ｎ型ＡｌＧａＡｓ電子供給層 ２５ 絶縁膜 ２６ ソース電極 ２７ ドレイン電極 ２８ ゲート電極