技术领域
[0001] 本
发明属于
衰减器技术领域，特别是涉及一种表贴式微型叠加电路衰减片及其制备方法。
背景技术
[0002] 目前大多数通讯基站都是应用大功率陶瓷负载片来吸收通信部件中反向输入功率，大功率陶瓷负载片只能单纯地消耗吸收多余的功率，而无法对基站的工作状况做实时的监控，当基站工作发生故障时无法及时地作出判断，并对设备没有保护作用；衰减片不但能在通信基站中可吸收通信部件中反向输入的功率，而且能够
抽取通信部件中部分
信号，对基站进行实时监控,对设备有保护作用。
[0003] 4G通讯时代，因为基站的通讯通道少，一般为2通道或者4通道，所以基站功放板上有足够的空间留给电路，包括在功放板上做耦合电路以及再贴装负载片，这样可以通过耦合电路对信号进行监控；而5G通讯系统因通道数通常为64 通道，且在这么多通道数的
基础上，基站还要实现小型化，所以在功放板电路中没有足够的空间再做耦合电路和贴装负载，这时候就需要用微型的衰减片来进行替代，可以满足耦合电路叠加负载的功能，而衰减片的衰减值又要满足30dB 的要求，实现检测型号的精确读取；
[0004] 另外，
现有技术中的衰减片，其
正面导线和背面导体的导通导体，都是采用侧面
银浆印刷的工艺完成的，因为端导体(侧面导体)的印刷是需要两次装夹才能分别完成两侧的导体印刷，工序繁琐且厚膜银浆的印刷平整度以及厚度的一致性不高，使得衰减电路中容易产生干扰
电场，或者说产生较大的电感，影响衰减
精度，更严重的还会产生高频反射。
发明内容
[0005] 本发明主要解决的技术问题是提供一种表贴式微型叠加电路衰减片，应用于5G通讯领域，其具有更小的尺寸以及更高的设计精度，其功率需要满足20W 和衰减值30dB，并且衰减片的端导体为一次加工完成，进一步提高衰减片的精度和
质量。
[0006] 为解决上述技术问题，本发明的采用的一个技术方案如下：
[0007] 一种表贴式微型叠加电路衰减片，所述衰减片的
基板为氮化
铝陶瓷基板，所述衰减片的尺寸为2.5mm*4mm*0.635mm，所述衰减片的正面设有第一衰减电路和第二衰减电路，所述第一衰减电路和所述第二衰减电路
串联，且所述第一衰减电路与所述第二衰减电路具有共用的一个
电阻。
[0008] 进一步地说，所述第一衰减电路为包括电阻R1、R3和R4的π型衰减电路，所述第二衰减电路为包括电阻R2、R3和R5的π型衰减电路，电阻R3为共用电阻。
[0009] 进一步地说，所述第一衰减电路和第二衰减电路皆为对称π型衰减电路，即电阻R1、R2和R3的阻值相同。
[0010] 进一步地说，所述电阻R1、R3和R2沿所述基板的长度方向竖直放置且三者均布，所述电阻R4位于所述电阻R1和R3的上方，且电阻R4的两端分别于所述电阻R1和R3串联，所述电阻R5位于所述R3和R2的上方，且电阻R5的两端分别于所述电阻R3和R2串联，此电阻布置方式，能够有效的缩小电路面积，电阻布局更加紧凑，进一步保证在微型基板上布置衰减电路。
[0011] 进一步地说，所述第一衰减电路和所述第二衰减电路的衰减量皆为15dB，即本发明的衰减片的整体衰减值为30dB，本发明中所述衰减片的功率为20W。
[0012] 进一步地说，所述衰减片的背面具有输入焊盘、输出焊盘和接地导体，所述输入焊盘通过第一端导体连接所述第一衰减电路的输入端，所述输出焊盘通过第二端导体连接所述第二衰减电路的输出端，所述接地导体通过第三端导体连接所述第一衰减电路和所述第二衰减电路的接地端。
[0013] 进一步地说，所述第一端导体、第二端导体和第三端导体皆为通过磁控
真空溅射方式制备的金属导电层，且所述第一端导体、第二端导体和第三端导体为一次加工同时完成，真空溅射的导电层，具有较好的平整度和厚度一致性，导体的平整度和厚度直接影响电路的传输，平整度差的导线容易产生干扰电场，影响衰减电路的
稳定性。
[0014] 进一步地说，所述衰减片的正面
覆盖有黑色保护膜，所述黑色保护膜覆盖所有电阻以及部分导体，所述覆盖膜露出的导体部分为与所述第一端导体、第二端导体和第三端导体相导通的
位置，所述黑色保护膜为通过丝网印刷而成的黑色玻璃保护膜。
[0015] 进一步地说，所述衰减片用于5G通信中64通道的功放电路。
[0016] 应用于5G领域的表贴式微型叠加衰减值30dB衰减片，其功率需要满足20W，且本发明为了进一步满足小型化的需求，将尺寸缩2.5*4*0.635mm，在此微小尺寸中布置衰减电路，由于此发明要满足3.5G的5G
频率使用要求，输入高频应用，为了较好地达到设计精度，采用将两个衰减电路串联的方式得到较高衰减值的衰减电路，因此相对的电阻值较小，能够较好地达到精度要求，并且创造性地让第一衰减电路和第二衰减电路共同使用一个的电阻形成各自的衰减电路，有效的减小了衰减片的体积，使其更容易布置布置在高频电路中。
[0017] 为解决上述技术问题，本发明还提供了一种衰减片的制备方法，用于制备表贴式微型叠加电路衰减片，包括以下步骤：
[0018] (1)清洗：依次使用清
水和酒精清洗氮化铝陶瓷基板，所述陶瓷基板的尺寸为50mm*60mm*0.635mm；
[0019] (2)背面印刷：在清洗后的氮化铝陶瓷基板上印刷背面导体，印刷采用丝网印刷工艺，印刷浆料为高温导电银浆，印刷完成后进行烘干，取出银浆中的中的有机物及水分，烘干
温度为140℃-200℃，烘干时间为10-15min；
[0020] (3)正面印刷：在进行干燥后的陶瓷基板的正面印刷正面导体，正面导体印刷采用与背面印刷相同的工艺流程；
[0021] (4)
烧结成型：将印刷完正面导体和背面导体的陶瓷基板放入电阻炉进行高温烧结，烧
结温度为800℃-900℃，烧结时间为35-45min；
[0022] (5)电阻印刷：在正面导体上进一步印刷电阻，采用
钢丝网版印刷电阻浆料，印刷完成后放入烘箱烘干，烘干温度为140℃-200℃，烘干时间为10-15min，烘干后进行高温烧结，烧结温度为850℃，烧结时间为40-50min；
[0023] (6)第一保护层印刷：在印刷的电阻上印刷第一保护层，所述第一保护层为绿色玻璃保护膜，然后放入烘箱烧结，烧结的温度600℃，烧结时间为35min；
[0024] (7)镭射调阻：通过镭射工艺切割印刷电阻的长宽比，使初R值调节到需求值；
[0025] (8)第二保护层印刷：调阻完成后印刷第二保护层，所述第二保护层为黑色玻璃保护层，所述第二保护层的印刷工艺与所述第一保护层相同；
[0026] (9)折条：将氮化铝陶瓷基板切割成2.5mm*60mm*0.635mm的条状，以便于之后的端导体真空溅射工序；
[0027] (10)端导体溅射：将分割好的衰减片放入溅射治具进行真空溅射，所述溅射治具于每个衰减片的
侧壁设有遮挡，遮挡没有端导体的部分，只溅射出导体部分，以此完成所有端导体的一次完成；
[0028] (11)折粒：将条形
工件分割成2.5mm*4mm*0.635mm的尺寸。
[0029] 进一步地说，所述银浆内含有0.5％的钯。
[0030] 进一步地说，所述步骤(8)之后还有标记层印刷，在黑色玻璃保护层的表面印刷文字标记，且印刷使用白色油墨，印刷完成后放入烘箱烘干，烘干为度为250℃，烘干时间为20min。
[0031] 本发明的有益效果：
[0032] 本发明采用将两个衰减电路串联的方式得到较高衰减值的衰减电路，且相对的电阻值较小，能够较好地达到精度要求；并且创造性地让第一衰减电路和第二衰减电路共同使用一个的电阻形成各自的衰减电路，有效的减小了衰减片的体积，使其更容易布置布置在高频电路中；
[0033] 本发明中的电阻布置方式，能够有效的缩小电路面积，电阻布局更加紧凑，进一步保证在微型基板上布置衰减电路；本发明的第一端导体、第二端导体和第三端导体皆为通过磁控真空溅射方式制备的金属导电层，真空溅射的导电层，具有较好的平整度和厚度一致性，导体的平整度和厚度直接影响电路的传输，平整度差的导线容易产生干扰电场，影响衰减电路的稳定性；几乎全面覆盖的黑色保护膜能够最大限度的保护衰减片上印刷的导体和电阻，使其不会被外部环境影响，黑色的保护膜还能遮盖电路布局信息。
[0034] 本发明的衰减片制备方法，采用先背面后正面的印刷方式，并且只有以此烧结工序，简化导体印刷的工序流程；采用整
块基板印刷面导体、背导体和电阻等，在需要制备端导体的时候折成条状，条状的基体本身更易于治具的装夹，提高效率，同时也降低了治具的制造精度要求，降低成本；
[0035] 端导体的溅射工艺，对真空溅射治具进行遮蔽设计，可以进行选溅，实现输入输出端焊盘与正面电路的导通以及正面接地线与接地导体的导通同时完成，简化工序步骤，并且同时能够极大的提高底部的平整度。
[0036] 上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照
说明书的内容予以实施，以下以本发明的较佳
实施例并配合
附图详细说明如后。
附图说明
[0037] 图1是本发明的衰减片的正面布局示意图(正视图)；
[0038] 图2是图1的A向视图(侧视图)；
[0039] 图3是图2的B向视图(后视图)；
[0040] 图4是本发明的衰减片的黑色保护膜的示意图；
[0041] 图5是两个相同的π型衰减电路的电路图；
[0042] 图6是两个相同的π型衰减电路的串联结构电路图；
[0043] 图7是两个相同的T型衰减电路的串联结构电路图；
[0044] 附图中各部分标记如下：
[0045] 氮化铝陶瓷基板1、第一衰减电路2A、第二衰减电路2B、输入焊盘3A、输出焊盘3B、接地导体4、第一端导体51、第二端导体52、第三端导体53、黑色保护膜6和导线7。
具体实施方式
[0046] 下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
[0047] 实施例：
[0048] 一种表贴式微型叠加电路衰减片，如图1所示：所述衰减片的基板为氮化铝陶瓷基板1，所述衰减片的尺寸为2.5mm*4mm*0.635mm，所述衰减片的正面设有第一衰减电路2A和第二衰减电路2B，所述第一衰减电路和所述第二衰减电路串联，且所述第一衰减电路与所述第二衰减电路具有共用的一个电阻；
[0049] 所述第一衰减电路为包括电阻R1、R3和R4的π型衰减电路，所述第二衰减电路为包括电阻R2、R3和R5的π型衰减电路，电阻R3为共用电阻，衰减电路通过导线7(导体)连通。
[0050] 优选的，所述第一衰减电路和第二衰减电路皆为对称π型衰减电路，即电阻R1、R2和R3的阻值相同。
[0051] 本实施例中的衰减电路在陶瓷基板上的排布方式为：所述电阻R1、R3和R2 沿所述基板的长度方向竖直放置且三者均布，所述电阻R4位于所述电阻R1和 R3的上方，且电阻R4的两端分别于所述电阻R1和R3串联，所述电阻R5位于所述R3和R2的上方，且电阻R5的两端分别于所述电阻R3和R2串联，
[0052] 本发明中的电阻布置方式，能够有效的缩小电路面积，电阻布局更加紧凑，进一步保证在微型基板上布置衰减电路。
[0053] 本实施例的衰减电路，所述第一衰减电路和所述第二衰减电路的衰减量皆为15dB，即本发明的衰减片的整体衰减值为30dB，另外，本发明中所述衰减片的功率为20W。
[0054] 如图2和图3所示：所述衰减片的背面具有输入焊盘3A、输出焊盘3B和接地导体4，所述输入焊盘通过第一端导体51连接所述第一衰减电路的输入端，所述输出焊盘通过第二端导体52连接所述第二衰减电路的输出端，所述接地导体通过第三端导体53连接所述第一衰减电路和所述第二衰减电路的接地端。
[0055] 所述第一端导体、第二端导体和第三端导体皆为通过磁控真空溅射方式制备的金属导电层，且所述第一端导体、第二端导体和第三端导体为一次加工同时完成，真空溅射的导电层，具有较好的平整度和厚度一致性，导体的平整度和厚度直接影响电路的传输，平整度差的导线容易产生干扰电场，影响衰减电路的稳定性。
[0056] 如图4所示：所述衰减片的正面覆盖有黑色保护膜6(图4中的阴影部分)，所述黑色保护膜覆盖所有电阻以及部分导体，所述覆盖膜露出的导体部分为与所述第一端导体、第二端导体和第三端导体相导通的位置，所述黑色保护膜为通过丝网印刷而成的黑色玻璃保护膜；
[0057] 本发明的衰减片包括两层保护膜，分别在不同的工序印刷而成，本实施例为了方便表述，没有做过多赘述，图示中也没有表示出来，另外正面导体层也包含有
中间层和便于焊
锡的焊锡层，这些都是很成熟的现有技术，在本实施例中也不做过多赘述。
[0058] 本发明的所述衰减片用于5G通信中64通道的功放电路，具体为射频天线的功放
电路板；另外，关于表贴式衰减片的定义，表贴式衰减片即衰减片贴片，通过SMT等工艺贴至PCB的一种贴片元件。
[0059] 本发明的电路原理如下：如图5所示，图5是两个相同的π型衰减电路；本发明如图6所示：将两个π型衰减电路串联，使整个衰减片的衰减值为两个电路之和，并且无需靠提高阻抗来调节衰减值，极大的提高衰减片的衰减精度；
[0060] 当然，本发明还可以采用T型衰减电路，如图7所示：两串联的T型衰减电路共用电阻R3，不过出于电路布局的紧凑型等因素考虑，本发明优选的采用π型衰减电路。
[0061] 简单来说，如果需要获得较高的衰减值，其衰减电路中的电阻值相对就会高，在应用于高频的信号衰减领域，由于高频信号对电阻的阻值非常敏感，越高的阻值越容易造成高频反射，且在高频电路中，导线、电阻都会产生影响高频信号的电感，因此在高频中的衰减电路，电阻值越低越好；
[0062] 本发明采用将两个衰减电路串联的方式得到较高衰减值的衰减电路，且相对的电阻值较小，能够较好地达到精度要求；并且创造性地让第一衰减电路和第二衰减电路共同使用一个的电阻形成各自的衰减电路，有效的减小了衰减片的体积，使其更容易布置布置在高频电路中。
[0063] 一种衰减片的制备方法，用于制备上述表贴式微型叠加电路衰减片，包括以下步骤：
[0064] (1)清洗：依次使用清水和酒精清洗氮化铝陶瓷基板，所述陶瓷基板的尺寸为50mm*60mm*0.635mm；
[0065] (2)背面印刷：在清洗后的氮化铝陶瓷基板上印刷背面导体，印刷采用丝网印刷工艺，印刷浆料为高温导电银浆，印刷完成后进行烘干，取出银浆中的中的有机物及水分，烘干温度为140℃-200℃，烘干时间为10-15min；
[0066] 优选的参数为：烘干温度150℃，烘干时间12min；
[0067] (3)正面印刷：在进行干燥后的陶瓷基板的正面印刷正面导体，正面导体印刷采用与背面印刷相同的工艺流程；
[0068] (4)烧结成型：将印刷完正面导体和背面导体的陶瓷基板放入电阻炉进行高温烧结，烧结温度为800℃-900℃，烧结时间为35-45min；
[0069] 优选的参数为：烧结温度为830℃，烧结时间为40min；
[0070] 采用先背面后正面的印刷方式，并且只有在正面印刷只有进行一次烧结工序，简化导体印刷的工序流程；
[0071] (5)电阻印刷：在正面导体上进一步印刷电阻，采用钢丝网版印刷电阻浆料，印刷完成后放入烘箱烘干，烘干温度为140℃-200℃，烘干时间为10-15min，烘干后进行高温烧结，烧结温度为850℃，烧结时间为40-50min；
[0072] 优选的参数为：烘干温度140℃，烘干时间10min；烧结温度为850℃，烧结时间为45min；
[0073] (6)第一保护层印刷：在印刷的电阻上印刷第一保护层，所述第一保护层为绿色玻璃保护膜，然后放入烘箱烧结，烧结的温度600℃，烧结时间为35min；
[0074] (7)镭射调阻：通过镭射工艺切割印刷电阻的长宽比，使初R值调节到需求值；
[0075] 本实施例中，对R1、R2以及R3、R4电阻分别采取同时调阻，R5采用两边对切的调阻；
[0076] 调阻工艺为以镭射光点切割印刷的电阻体改变电阻的长宽比，使初R值调节到需求值；R＝pl/s，p：材料的
电阻率，：电阻材料的长度，s：截面面积。
[0077] (8)第二保护层印刷：调阻完成后印刷第二保护层，所述第二保护层为黑色玻璃保护层，所述第二保护层的印刷工艺与所述第一保护层相同；
[0078] (9)折条：将氮化铝陶瓷基板切割成2.5mm*60mm*0.635mm的条状，以便于之后的端导体真空溅射工序；
[0079] (10)端导体溅射：将分割好的衰减片放入溅射治具进行真空溅射，所述溅射治具于每个衰减片的侧壁设有遮挡，遮挡没有端导体的部分，只溅射出导体部分，以此完成所有端导体的一次完成；
[0080] (11)折粒：将条形工件分割成2.5mm*4mm*0.635mm的尺寸。
[0081] 本发明的衰减片制备方法，采用整块基板印刷面导体、背导体和电阻等，在需要制备端导体的时候折成条状，条状的基体本身更易于治具的装夹，提高效率，同时也降低了治具的制造精度要求，降低成本；
[0082] 端导体的溅射工艺，对真空溅射治具进行遮蔽设计，可以进行选溅，实现输入输出端焊盘与正面电路的导通以及正面接地线与接地导体的导通同时完成，简化工序步骤，并且同时能够极大的提高底部的平整度。
[0083] 所述银浆内含有0.5％的钯。
[0084] 本实施例中，所述步骤(8)之后还有标记层印刷，在黑色玻璃保护层的表面印刷文字标记，且印刷使用白色油墨，印刷完成后放入烘箱
固化，烘干为度为250℃，烘干时间为20min。
[0085] 本发明的工作过程和工作原理如下：
[0086] 在衰减电路中，如果需要获得较高的衰减值，其电路中电阻的电阻值相对就会高，这是一个正比的关系，在应用于高频的信号衰减领域，由于高频信号对电阻的阻值非常敏感，越高的阻值越容易造成高频反射，且在高频电路中，导线、电阻都会产生影响高频信号的电感，因此在高频中的衰减电路，电阻值越低越好；
[0087] 本发明的衰减片是主要应用于5G领域的表贴式微型叠加衰减值30dB衰减片，其功率需要满足20W，且本发明为了进一步满足小型化的需求，将尺寸缩 2.5*4*0.635mm(业内的通常尺寸为2.5*5*1.0mm)，在此微小尺寸中布置衰减电路，由于此发明要满足3.5G的5G频率使用要求，输入高频应用，为了较好地达到设计精度，采用将两个衰减电路串联的方式得到较高衰减值的衰减电路，因此相对的电阻值较小，能够较好地达到精度要求，并且创造性地让第一衰减电路和第二衰减电路共同使用一个的电阻形成各自的衰减电路，有效的减小了衰减片的体积，使其更容易布置布置在高频电路中，并且衰减片的端导体为一次加工完成，进一步提高衰减片的精度和质量。
[0088] 以上所述仅为本发明的实施例，并非因此限制本发明的
专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
