技术领域
[0001] 本
发明涉及一种
半导体集成
电路器件，特别是涉及一种高压双极晶体管。
背景技术
[0002] 以NPN双极型晶体管为例，如图1所示，为现有双极晶体管器件结构示意图，包括了集电区114、基区111、发射区110。集电区114为形成于N型高掺杂埋层102上的中低掺杂的N型
外延层，通过衬底101上的N型高掺杂埋层102和有源区中的N型高掺杂集
电极引出端(collectorpick-up)104以及在层间膜105上的
深槽接触106连接到金属电极107，N型高掺杂集电极引出端104是通过高剂量、大
能量的
离子注入形成。集电区114两侧由浅槽
氧化层103进行隔离，在器件之间还需在浅槽隔离底部加一个深槽115并填入多晶
硅进行隔离，
深槽隔离主要是用于降低集电区和衬底之间的寄生电容，改善晶体管的
频率特性。基区111为在位P型掺杂外延层，所述基区111通过
多晶硅层108接电极引出，所述多晶硅层108底下为氧化硅介质层113。发射区110由一N型重掺杂多晶硅构成，形成于所述基区
111上，发射极110的
侧壁生长有氧化硅侧壁112，发射区110和所述基区111的接触面大小由氧化硅介质层109形成的窗口决定，在发射区窗口打开时可选择中心集电区局部离子注入，调节双极晶体管的击穿
电压和特征频率。在现有工艺中，要实现高压器件，提高晶体管的击穿特性，需要增加集电极基极结耗尽区限制方向的宽度，即只能增加集电区外延的厚度，这样的话，成本又会提高，而且现有的双极晶体管工艺难以集成高频与高压器件。
发明内容
[0003] 本发明所要解决的技术问题是提供一种高压双极晶体管，使集电极基极耗尽区的限制方向从纵向转移成横斜方向，能通过增加有源区宽度来增加器件的
击穿电压、降低生产成本。
[0004] 为解决上述技术问题，本发明提供的高压双极晶体管的有源区由浅槽场氧隔离，包括：
[0005] 一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，所述集电区的离子注入是单步注入或多步注入，该注入的能量为小于500kev，剂量为不超过-21e14cm ，注入的能量和剂量的具体值由双极晶体管的击穿电压决定；所述集电区底部两侧各连接一个第一导电类型的赝埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成，所述有源区两侧的两个赝埋层本身不相连接，而是通过所述集电区的杂质离子注入层来连接；通过在所述赝埋层上场氧中制作深槽接触引出集电极，深槽接触是在深槽中填入
钛-氮化钛过渡金属层以及金属钨形成，能通过所述赝埋层和金属间直接形成
欧姆接触，也能在所述深槽底部自对准注入第一导电类型杂质，实现集电极的欧姆接触；
[0006] 一基区，由形成于所述集电区上的第二导电类型的外延层构成，所述基区外延层为硅或者锗硅或锗硅
碳外延层，包含本征基区和非本征基区，所述非本征基区处于所述本征基区的外侧，通过所述本征基区和集电区相连接，通过在所述外基区上做金属接触引出基极；
[0007] 一发射区，由形成于所述基区上的第一导电类型的多晶硅构成，直接通过金属接触引出发射极；所述本征基区的边缘和所述发射极的多晶硅边缘齐平或更窄，以保证非本征基区注入时没有直接注入到有源区区域，或者不进行非本征基区注入，直接进行硅
金属化工艺连接引出。
[0008] 对于NPN晶体管，第一导电类型为N型、第二导电类型为P型；对于PNP晶体管，第一导电类型为P型、第二导电类型为N型。
[0009] 所述有源区两侧的浅槽底部的两个赝埋层通过横向扩散进入有源区并和所述集-2电区相连接。第一导电类型是N型时所述赝埋层的注入剂量为1e14～1e16cm 、能量为小于
15keV，注入杂质为磷或者砷离子；第一导电类型为P型时所述赝埋层的注入剂量为1e14～-2
1e16cm 、能量为小于15keV，注入杂质为
硼离子或者氟化硼离子或者铟离子。
[0010] 通过调节所述有源区的宽度来调节所述高压双极晶体管的击穿电压。
[0011] 本发明高压双极型晶体管与常规的高压晶体管不同，没有集电区外延层，也不需要通过增加外延厚度来提高晶体管击穿电压，本发明器件能把集电极基极耗尽区的限制方向从纵向转移成往横斜方向，这样就可以通过增加有源区宽度来增加高浓度的赝埋层集电极与基极的距离从而增加器件的击穿电压，从而能降低成本；本发明还具有较小的器件面积、能降低寄生效应，能与高频器件集成。
附图说明
[0012] 下面结合附图和具体实施方式对本发明作进一步详细的说明：
[0013] 图1是现有双极晶体管器件结构示意图；
[0014] 图2是本发明高压双极晶体管器件结构示意图；
[0015] 图3-图5是本发明高压双极晶体管
制造过程中的器件结构示意图；
[0016] 图6A是现有双极晶体管器件集电极基极结耗尽区限制方向示意图；
[0017] 图6B是本发明高压双极晶体管器件集电极基极结耗尽区限制方向示意图；
[0018] 图7是TCAD模拟的本发明高压双极晶体管器件结构图。
具体实施方式
[0019] 如图2所示，为本发明双极晶体管器件结构示意图，
[0020] 高压双极晶体管的有源区由浅槽场氧隔离，包括：
[0021] 一集电区614，由形成于有源区中的第一导电类型的杂质离子注入层构成，所述集电区的离子注入是单步注入或多步注入，该注入的能量为小于500kev，剂量为不超过-21e14cm ，注入的能量和剂量的具体值由双极晶体管的击穿电压决定；所述集电区614底部两侧各连接一个第一导电类型的赝埋层602，所述赝埋层602通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成，所述有源区两侧的两个赝埋层本身不相连接，而是通过所述集电区的杂质离子注入层来连接；通过在所述赝埋层上场氧中制作深槽接触604引出集电极，深槽接触604是在深槽中填入钛-氮化钛过渡金属层以及金属钨形成，所述深槽接触604上端与金属层607相连；能通过所述赝埋层604和金属间直接形成欧姆接触，也能在所述深槽底部自对准注入第一导电类型杂质，实现集电极604的欧姆接触；
[0022] 一基区，由形成于所述集电区614上的第二导电类型的外延层构成，所述基区外延层为硅、锗硅或锗硅碳外延层，包含本征基区611和非本征基区608；通过所述本征基区611和集电区614相连接，所述本征基区611呈晶态；所述非本征基区608处于所述本征基区的外侧、形成于一介质层氧化硅613上并呈非晶态，通过在所述外基区608上做金属接触
606引出基极；
[0023] 一发射区610，由形成于所述基区上的第一导电类型的多晶硅构成，直接通过金属接触引出发射极；所述本征基区611的边缘和所述发射区610的多晶硅边缘齐平或更窄，以保证非本征基区608注入时没有直接注入到有源区区域。
[0024] 对于NPN晶体管，第一导电类型为N型、第二导电类型为P型；对于PNP晶体管，第一导电类型为P型、第二导电类型为N型。
[0025] 所述有源区两侧的浅槽底部的两个赝埋层602通过横向扩散进入有源区并和所述集电区614相连接。第一导电类型是N型时所述赝埋层602的注入剂量为1e14～-21e16cm 、能量为小于15keV，注入杂质为磷或者砷离子；第一导电类型为P型时所述赝埋层-2
602的注入剂量为1e14～1e16cm 、能量为小于15keV，注入杂质为硼离子或者氟化硼离子或者铟离子。；
[0026] 通过调节所述有源区的宽度来调节所述高压双极晶体管的击穿电压。
[0027] 如图3-5所示，为本发明高压双极晶体管制造过程中的器件结构示意图，本发明高压双极晶体管的主要工艺步骤：
[0028] 1、如图3所示，在P型硅衬底601上淀积浅槽STI
刻蚀所需的硬掩膜层(hard mask)即第一层氧化硅膜617-第二层氮化硅膜618-第三层氧化硅膜619。总的厚度由导电层也即赝埋层602离子注入能量决定，以注入不穿透硬掩模层为准.
[0029] 2、如图3所示，利用有源区
光刻，打开浅槽区域，并刻蚀浅槽。
[0030] 3、如图3所示，热氧化浅槽
衬垫氧化膜后淀积HTO氧化层616，并干刻形成浅槽内侧墙620。
[0031] 4、如图3所示，光刻打开有源区区域，向P型衬底601注入第一导电类型离子形成赝埋层602，有源区以外区域由
光刻胶615保护。赝埋层注入的剂量范围为1e14～-21e16cm ，注入能量范围2～50KeV，NPN器件的注入杂质为N型离子、PNP器件注入杂质为P型离子。
[0032] 5、如图3所示，湿法去除硬掩膜层中的第三层氧化硅膜619，穿透第一层氧化硅膜617和第二层氮化硅膜618注入杂质离子形成形成集电区，NPN器件注入杂质离子为N型离子、PNP器件注入杂质离子为P型离子。此次注入可以是单次注入，也可以是多次注入，注入的能量和剂量由双极晶体管的击穿电压决定。
[0033] 6、如图4所示，填入场氧(HDP)603，化学机械
抛光，然后去除硬掩膜层。
[0034] 7、如图4所示，在所述高压双极晶体管外部的区域制作CMOS相关工艺，包括栅氧、栅制作、MOS管侧墙制作等等。
[0035] 8、如图4所示，淀积氧化硅形成定义基区窗口的第一层
薄膜613、淀积多晶硅形成第二层薄膜608，其厚度范围分别为100 ～500 200 ～1500
[0036] 9、如图4所示，光刻、刻蚀打开基区窗口，基区窗口宽度与发射极多晶硅的边界对齐。
[0037] 10、如图5所示，生长硅过渡层、掺杂的基区外延611和硅
覆盖层，基区外延的掺杂对NPN器件来讲掺杂P型离子、对PNP器件来讲掺杂N型离子。各层的厚度、基区杂质浓度由器件特性要求决定。
[0038] 11、如图5所示，生长介质层609，其厚度由发射区宽度决定。该介质层可以是
单层氧化硅，也可以是氧化硅/氮化硅或氧化硅/多晶硅的两层结构。该介质层可以是单层氧化硅，也可以是氧化硅-氮化硅或氧化硅-多晶硅的两层结构。
[0039] 12、如图5所示，光刻、刻蚀发射区610窗口。
[0040] 13、如图5所示，淀积在位掺杂的多晶硅发射极，该在位掺杂对NPN器件来讲掺杂-2N型离子，对PNP器件来讲掺杂P型离子；再注入杂质，注入浓度大于1e15cm ，注入能量由发射极厚度决定。
[0041] 14、如图5所示，刻蚀发射极多晶硅。
[0042] 15、如图2所示，淀积并刻蚀形成发射极的氧化硅侧墙612。
[0043] 16、如图2所示，刻蚀多晶外延608.
[0044] 17、如图2所示，淀积金属层与硅的层间膜(ILD)605，该层间膜605为BPSG或PSG。
[0045] 18、如图2所示，在浅槽中刻蚀形成集电极的深槽接触604的深槽接触孔。
[0046] 19、如图2所示，刻蚀形成基极和发射极的常规接触606的常规接触孔。
[0047] 20、如图2所示，于接触孔内生长过渡金属层钛-氮化钛，填入金属钨，并进行
化学机械抛光使其平坦化。
[0048] 21、如图2所示，淀积第一层金属连线607，并光刻、刻蚀。
[0049] 22、如图2所示，其它常规后道工艺。
[0050] 如图6A所示，为现有双极晶体管器件集电极基极结耗尽区限制方向示意图，可以看出所述限制方向为纵向。图6B是本发明高压双极晶体管器件集电极基极结耗尽区限制方向示意图，可以看出本发明的集电极基极结耗尽区限制方向转移成横向方向。由于本发明的集电极基极结耗尽区限制方向转移成横向方向，耗尽区会变宽，这样就能够提高器件的击穿电压；且能通过有源区的横向宽度来调节耗尽区的宽度，这样就避免了现有双极晶体管器件只能通过纵向调节的缺点。现有工艺通过纵向调节只能采用增加集电区外延厚度的方法，成本会提高，而使用本发明则会降低成本，另外本发明高压双极晶体管很容易高频器件集成。
[0051] 图7是TCAD模拟的本发明高压双极晶体管器件结构图。如表1所示为TCAD模拟的本发明的高压双极晶体管击穿电压与有源区宽度的关系：
[0052]有源区宽度(微米) 2 1.8 1.5 0.8
Bvcbo(V) 20.2 20 19.9 15.5
[0053] 表1
[0054] 从表1可以看出本发明高压器件的击穿电压随有源区宽度增加而增加，并且会在宽度达到一定值后，会达到饱和。这样的话就可以通过调节有源区宽度来调节器件的击穿电压。
[0055] 以上通过具体
实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多
变形和改进，这些也应视为本发明的保护范围。
