一种CMOS图像传感器结构及制造方法
阅读：121发布：2020-05-08
专利汇可以提供一种CMOS图像传感器结构及制造方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种CMOS图像 传感器 结构及制造方法，CMOS图像传感器结构包括：设于SOI衬底上的 像素 单元阵列和位于所述像素单元阵列周围的外围 电路 ；其中，所述SOI衬底依次包括器件用 硅 衬底、埋 氧 层和硅基底，所述像素单元阵列中包括设于所述器件用硅衬底、埋氧层和硅基底中的硅 外延 层，以及设于所述硅外延层中的多个像素单元的感光部。本发明实现了在图像传感器外围电路中仍然使用高性能的SOI器件的同时，制造出高性能的像素单元结构。，下面是一种CMOS图像传感器结构及制造方法专利的具体信息内容。
1.一种CMOS图像传感器结构，其特征在于，包括：设于SOI衬底上的像素单元阵列和位于所述像素单元阵列周围的外围电路；其中，所述SOI衬底依次包括器件用硅衬底、埋氧层和硅基底，所述像素单元阵列中包括设于所述器件用硅衬底、埋氧层和硅基底中的硅外延层，以及设于所述硅外延层中的多个像素单元的感光部。
2.根据权利要求1所述的CMOS图像传感器结构，其特征在于，自所述器件用硅衬底表面向埋氧层和硅基底中设有沟槽，所述硅外延层设于所述沟槽中，所述外围电路位于所述沟槽的周围。
3.根据权利要求1所述的CMOS图像传感器结构，其特征在于，所述感光部为光电二极管，所述沟槽底面上的所述硅基底中设有与所述光电二极管相连的箝位结构。
4.根据权利要求3所述的CMOS图像传感器结构，其特征在于，所述光电二极管由上下相连的多个光电二极管组成。
5.根据权利要求4所述的CMOS图像传感器结构，其特征在于，多个所述光电二极管之间的注入浓度向所述沟槽底面方向依次递减。
6.根据权利要求3所述的CMOS图像传感器结构，其特征在于，所述沟槽底面上的所述硅基底中还设有阻挡层。
7.根据权利要求6所述的CMOS图像传感器结构，其特征在于，所述箝位结构设于所述阻挡层中。
8.根据权利要求3所述的CMOS图像传感器结构，其特征在于，所述像素单元阵列还包括设于所述沟槽中的所述硅外延层表面上的像素单元的控制晶体管，浅槽隔离，以及设于所述沟槽外的所述器件用硅衬底正面上的外围电路晶体管。
9.根据权利要求8所述的CMOS图像传感器结构，其特征在于，所述器件用硅衬底正面上还设有介质层，所述介质层中设有金属互连层。
10.一种CMOS图像传感器结构制造方法，其特征在于，包括以下步骤：
提供一SOI衬底，其从上到下依次为器件用硅衬底、埋氧层和硅基底；
将CMOS图像传感器像素单元阵列所在区域的全部器件用硅衬底、全部埋氧层和部分硅基底去除，在SOI衬底中形成沟槽；
通过离子注入在沟槽底部的硅基底上形成阻挡层；
通过离子注入在阻挡层中进一步形成多个箝位结构；
在沟槽内进行一至多次硅外延层的生长，将沟槽填满；其中，通过离子注入在每层的硅外延层中分别形成光电二极管，使光电二极管与下方的箝位结构对应，每次离子注入时的注入浓度依次递增；
在沟槽周围的器件用硅衬底上形成外围电路晶体管，在最上层的硅外延层上形成像素单元的控制晶体管，以及形成浅槽隔离；
在器件用硅衬底上形成介质层，以及在介质层中形成金属互连层；
将SOI衬底倒置，使介质层与一载片进行键合；
对整个硅基底进行减薄，露出阻挡层以及阻挡层中的箝位结构。
一种CMOS图像传感器结构及制造方法
技术领域
背景技术
[0002] 半个世纪以来，半导体产业一直按照摩尔定律进行着晶体管尺寸的微缩、晶体管密度的提高和性能的提升。然而，随着平面结构的体硅晶体管器件尺寸越来越接近物理极限，摩尔定律也就越来越接近于它的终结；因此，一些被称为“非经典CMOS”的半导体器件新结构被提出。这些技术包括FinFET、碳纳米管、绝缘体上硅(silicon on insulator，SOI)，绝缘体上的锗硅(SiGe on insulator，SiGeOI)和绝缘体上的锗(Ge on insulator，GeOI)等。
[0003] 通过这些新结构，可以将半导体器件的性能进一步提升。其中，在绝缘体上硅衬底(SOI)材料上制造的半导体器件，由于其工艺简单和性能优越，引起了广泛关注。
[0004] 绝缘体上的半导体，是一种将器件制作在绝缘层之上的硅层中而非制作在传统硅衬底上，从而实现不同晶体管之间的全介质隔离的技术。相比传统的平面体硅工艺，SOI技术具有高速、低功耗和集成度高的优势。与体硅器件相比，其独特的绝缘埋氧层把器件与衬底隔开，实现单个晶体管的全介质隔离，消除了衬底对器件的影响(即体效应)，从根本上消除了体硅CMOS器件的闩锁(Latch-Up)，并在很大程度上抑制了体硅器件的寄生效应，充分发挥了硅集成技术的潜力，大大提高了电路的性能，工作性能接近于理想器件。
[0005] 绝缘体上的半导体无论是在器件的尺寸减小还是在射频亦或是在低压、低功耗等应用方面都表明它将是未来SOC的主要技术。利用绝缘体上半导体技术，可以实现逻辑电路、模拟电路、RF电路在很小的互扰情况下集成在一个芯片上，具有非常广阔的发展前景，因此成为研究和开发高速度、低功耗、高集成度及高可靠性大规模集成电路的重要技术。
[0006] 同时，CMOS图像传感器是CMOS工艺的一个重要应用方向。图像传感器是指将光信号转换为电信号的装置，其中大规模商用的图像传感器芯片包括电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片两大类。CMOS图像传感器和传统的CCD传感器相比具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在，CMOS图像传感器不仅用于微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)等消费电子领域，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
[0007] 为了实现有效的光电转换，CMOS图像传感器的感光用硅层厚度通常在几微米到几十微米。但SOI用于制造器件的硅层厚度通常在几个纳米到几百纳米之间，远低于CMOS图像传感器感光所需的厚度。
[0008] 请参考图1，图1是一种常规绝缘体上硅衬底内制造的CMOS晶体管结构示意图。如图1所示，绝缘体上硅衬底(SOI)包括位于底层的硅基底10，位于上层的器件用硅衬底12，以及位于硅基底10和器件用硅衬底12之间用于隔离的埋氧层11。晶体管13形成在埋氧层11上方的器件用硅衬底12中。器件用硅衬底12和硅基底10之间的埋氧层11通常使用二氧化硅层，器件用硅衬底12的厚度通常在几纳米到几百纳米之间。由于器件用硅衬底12的厚度太薄，因而无法在其中制作CMOS图像传感器的像素单元结构。
[0009] 由此可知，SOI硅片并不适合制造CMOS图像传感器，而CMOS图像传感器的外围电路却需要使用高速、低功耗和高集成度的SOI器件。因此，需要研发一种在绝缘体上硅衬底材料上制造CMOS图像传感器的新技术。
发明内容
[0011] 为实现上述目的，本发明的技术方案如下：
[0012] 一种CMOS图像传感器结构，包括：设于SOI衬底上的像素单元阵列和位于所述像素单元阵列周围的外围电路；其中，所述SOI衬底依次包括器件用硅衬底、埋氧层和硅基底，所述像素单元阵列中包括设于所述器件用硅衬底、埋氧层和硅基底中的硅外延层，以及设于所述硅外延层中的多个像素单元的感光部。
[0013] 进一步地，自所述器件用硅衬底表面向埋氧层和硅基底中设有沟槽，所述硅外延层设于所述沟槽中，所述外围电路位于所述沟槽的周围。
[0015] 进一步地，所述光电二极管由上下相连的多个光电二极管组成。
[0016] 进一步地，多个所述光电二极管之间的注入浓度向所述沟槽底面方向依次递减。
[0017] 进一步地，所述沟槽底面上的所述硅基底中还设有阻挡层。
[0018] 进一步地，所述箝位结构设于所述阻挡层中。
[0019] 进一步地，所述像素单元阵列还包括设于所述沟槽中的所述硅外延层表面上的像素单元的控制晶体管，浅槽隔离，以及设于所述沟槽外的所述器件用硅衬底正面上的外围电路晶体管。
[0020] 进一步地，所述器件用硅衬底正面上还设有介质层，所述介质层中设有金属互连层。
[0021] 一种CMOS图像传感器结构制造方法，包括以下步骤：
[0022] 提供一SOI衬底，其从上到下依次为器件用硅衬底、埋氧层和硅基底；
[0023] 将CMOS图像传感器像素单元阵列所在区域的全部器件用硅衬底、全部埋氧层和部分硅基底去除，在SOI衬底中形成沟槽；
[0024] 通过离子注入在沟槽底部的硅基底上形成阻挡层；
[0025] 通过离子注入在阻挡层中进一步形成多个箝位结构；
[0026] 在沟槽内进行一至多次硅外延层的生长，将沟槽填满；其中，通过离子注入在每层的硅外延层中分别形成光电二极管，使光电二极管与下方的箝位结构对应，每次离子注入时的注入浓度依次递增；
[0027] 在沟槽周围的器件用硅衬底上形成外围电路晶体管，在最上层的硅外延层上形成像素单元的控制晶体管，以及形成浅槽隔离；
[0028] 在器件用硅衬底上形成介质层，以及在介质层中形成金属互连层；
[0029] 将SOI衬底倒置，使介质层与一载片进行键合；
[0030] 对整个硅基底进行减薄，露出阻挡层以及阻挡层中的箝位结构。
[0031] 本发明提出了一种在绝缘体上硅(SOI)衬底材料上制造CMOS图像传感器的新技术，通过在SOI的器件用硅衬底、埋氧层和硅基底中形成沟槽，在沟槽中填充硅外延层，并在硅外延层中形成像素单元阵列的光电二极管，以及在沟槽外的器件用硅衬底上形成外围电路，实现了在图像传感器外围电路中仍然使用高性能的SOI器件的同时，制造出高性能的像素单元结构。
[0032] 本发明还可以分别针对可见光和近红外不同的感光要求进行优化，当CMOS图像传感器只有可见光要求时，可以使用常规例如3微米左右的外延层厚度和光电二极管注入深度；当需要提升CMOS图像传感器的近红外性能时，可以增加外延层厚度和光电二极管注入深度到十几微米甚至几十微米，即通过多次外延和光电二极管注入来形成像素单元阵列；其中，光电二极管注入可采用从上到下浓度渐变的杂质分布，可以有效改善光电二极管的传输特性，防止出现残像问题。同时，采用箝位结构可用于屏蔽硅基底背面减薄后在硅片表面形成的缺陷和界面态，从而能降低像素单元中光电二极管的暗电流。
附图说明
附图说明
[0033] 图1是一种常规绝缘体上硅衬底内制造的CMOS晶体管结构示意图。
[0034] 图2是一种CMOS图像传感器芯片的布局示意图。
[0036] 图4-图16是本发明一较佳实施例的一种图像传感器结构制造方法工艺步骤示意图。
具体实施方式
[0037] 下面结合附图，对本发明的具体实施方式作进一步的详细说明。
[0038] 需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0039] 在以下本发明的具体实施方式中，请参考图2-图3，图2是一种CMOS图像传感器芯片的布局示意图，图3是沿图2中A-B位置的本发明一较佳实施例的一种CMOS图像传感器截面结构示意图。如图2所示，通常CMOS图像传感器芯片包括位于芯片中央的像素单元区域和围绕在像素单元区域四周的外围电路区域。其中，像素单元区域设有由密集排布的多个像素单元构成的像素单元阵列，像素单元阵列负责将光信号转换为电信号；外围电路区域设有各种外围控制和读出电路，包括列级读出电路和行选控制电路等外围电路。
[0040] 请参考图3，其显示沿图2中“A-B”方向的截面结构。同图1相比，图3中的器件结构是倒置的。如图3所示，本发明的一种CMOS图像传感器结构，建立在绝缘体上硅(SOI)衬底材料上。SOI衬底依次包括器件用硅衬底23、埋氧层24和硅基底25。本发明的CMOS图像传感器结构，包括设于SOI衬底中部区域上的像素单元阵列，和设于SOI衬底侧部区域上、即位于像素单元阵列周围的外围电路。
[0041] 为了利用绝缘体上晶体管的高速、低功耗和高集成度特性，外围电路部分仍然保留SOI结构，且外围电路中的控制和读出MOS晶体管22形成在器件用硅衬底23材料中，即形成在具有例如几纳米到几百纳米厚度的薄硅层中。
[0042] 同时，为了在SOI衬底材料上形成像素单元阵列，将像素单元阵列区域的SOI的全部器件用硅衬底23、全部埋氧层24和部分硅基底25移除，从而自器件用硅衬底23表面向埋氧层24和硅基底25中形成沟槽(参见图6中的沟槽33)33。并且，在沟槽33中充满硅外延层29，继而在硅外延层29中设置多个像素单元的感光部，并形成像素单元阵列。外围电路则设置位于沟槽33外的周围区域。
[0043] 请参考图3。感光部可为光电二极管28。在沟槽33底面上的硅基底25中还可设置与光电二极管相上下连接的箝位结构26。
[0044] 箝位结构26可用于屏蔽SOI衬底背面减薄后在硅片表面形成的缺陷和界面态，从而降低像素单元中光电二极管28的暗电流。
[0045] 进一步地，光电二极管28可由上下相连的多个光电二极管(例如图10-图12中的三个光电二极管28-1至28-3)28组成。因而，硅外延层29可在沟槽33内设置多层(例如图10-图12中的三层硅外延层29-1至29-3)，并在每层的硅外延层29中分别设置一个光电二极管28。
[0046] 硅外延层29的层数和光电二极管28的注入次数取决于沟槽33的深度。当CMOS图像传感器只有可见光要求时，仅需要形成一个光电二极管28，沟槽33的深度可约在3微米左右；此时离子注入能够完全穿透整个3微米的硅层，则只需一次外延生长和光电二极管28注入即可。
[0047] 当需要提升CMOS图像传感器的近红外性能时，则需要形成多个光电二极管28，沟槽33深度一般需大于3微米，则需要通过多次外延和光电二极管28注入来形成整个像素单元的感光部。例如，沟槽33深度可采用9微米，则分别需要3次外延和注入来形成像素单元的感光部。
[0048] 同时，在形成多个光电二极管28时，多个光电二极管28之间的注入浓度可采用从上到下逐渐变浓的杂质浓度，即向沟槽33底面方向注入浓度依次递减，以便在整个光电二极管28内形成内建电势差，从而有利于电荷从光电二极管28到像素单元传输晶体管的输运，防止CMOS图像传感器中形成残像的问题。
[0049] 请继续参考图3。在沟槽33底面上的硅基底25中还可设置阻挡层27。箝位结构26可设于阻挡层27中，即箝位结构26与阻挡层27可采用同层设置方式。
[0050] 像素单元的光电二极管28、阻挡层27和硅外延层29的注入类型需要配合使用，才能形成各个光电二极管28之间的PN结反偏隔离。例如，当光电二极管28使用P型掺杂时，阻挡层27和硅外延层29需要使用N型掺杂；反之，当光电二极管28使用N型掺杂时，阻挡层27和硅外延层29需要使用P型掺杂。
[0051] 请参考图3。像素单元阵列还设有控制晶体管30(包括传输晶体管)，控制晶体管30设于沟槽33中的硅外延层29表面上。在沟槽33中的硅外延层29表面上还可设有用于隔离像素的浅槽隔离31；以及在像素单元阵列与外围电路之间、即硅外延层29与器件用硅衬底23之间还可设有用于隔离像素单元阵列与外围电路的浅槽隔离31。
[0052] 在沟槽33外的器件用硅衬底23正面上还可设有用于控制和读出的外围电路晶体管22。
[0053] 在器件用硅衬底23正面上以及硅外延层29表面上还可设有介质层20；介质层20中还可设有常规金属互连层21。介质层20可与载片相键合。
[0054] 本发明提出的一种在绝缘体上硅衬底材料上建立的CMOS图像传感器结构，实现了在图像传感器外围电路中仍然使用高性能的SOI器件的同时形成高性能的像素单元结构。
[0055] 下面通过具体实施方式并结合附图，对本发明的一种CMOS图像传感器结构制造方法进行详细说明。
[0056] 请参考图4-图16，图4-图16是本发明一较佳实施例的一种图像传感器结构制造方法工艺步骤示意图。如图4-图16所示，本发明的一种CMOS图像传感器芯片结构制造方法，可用于制作上述例如图3的CMOS图像传感器芯片结构。以形成需要近红外性能的约9微米深度的N型光电二极管为例，本发明的一种图像传感器结构制造方法，可包括以下步骤：
[0057] 首先，如图4所示，采用一个SOI衬底，SOI衬底从上到下依次为器件用硅衬底23、埋氧层24和硅基底25。
[0059] 随后，如图6所示，可通过干法刻蚀，将像素单元阵列所在区域的全部器件用硅衬底23、全部埋氧层24和部分硅基底25去除，从而在SOI衬底中的像素单元阵列所在区域形成一个沟槽33。其中，形成的沟槽33深度，可根据像素单元的感光要求决定。图6的实施例采用的是形成约9微米深度的沟槽33。
[0060] 然后，如图7所示，可通过光刻和离子注入，在沟槽33底部的硅基底25上形成高掺杂的阻挡层27(腐蚀停止层)。本例中的阻挡层27使用P型注入。
[0061] 再次，如图8所示，通过使用光刻和离子注入，在阻挡层27中进一步形成多个P型的箝位结构26，每一个箝位结构26与一个像素单元对应。其中，箝位结构26的深度需要小于阻挡层27，以保证后续背面减薄工艺过程中表面的均匀性。
[0062] 随后，如图9所示，在沟槽33内进行P型第一层硅外延层29-1的生长。第一层硅外延层29-1的生长厚度约为3微米。
[0063] 接着，如图10所示，在第一层硅外延层29-1中进行N型的第一光电二极管28-1的注入。其中，使第一光电二极管28-1和其下方的箝位结构26对齐。
[0064] 然后，如图11所示，进行P型的第二层硅外延层29-2的生长，第二层硅外延层29-2的生长厚度约为3微米，并在第二层硅外延层29-2中进行N型的第二光电二极管28-2的注入。其中，使第二光电二极管28-2的注入浓度大于第一光电二极管28-1的注入浓度。
[0065] 接着，如图12所示，进行P型的第三层硅外延层29-3的生长，第三层硅外延层29-3的生长厚度约为3微米，并在第三层硅外延层29-3中进行N型的第三光电二极管28-3的注入。其中，使第三光电二极管28-3的注入浓度大于第二光电二极管28-2的注入浓度。同时，使第三层硅外延层29-3生长后的表面与SOI区域器件用硅衬底23的表面齐平。
[0066] 由第一层硅外延层29-1、第二层硅外延层29-2和第三层硅外延层29-3合成硅外延层29；同时，由第一光电二极管28-1、第二光电二极管28-2和第三光电二极管28-3合成光电二极管28。
[0067] 随后，如图13所示，使用CMOS制造工艺，在沟槽33以外的外围电路区域形成SOI上的晶体管22，即在沟槽33以外的器件用硅衬底23表面上形成外围电路晶体管22；同时，在像素单元阵列区域、即第三层硅外延层29-3的表面上形成像素单元的传输晶体管等控制晶体管30，并使用浅槽隔离31对有源器件进行电学隔离。
[0068] 接着，如图14所示，在器件用硅衬底23上全片形成介质层20，以及在介质层20中形成金属互连层21。
[0069] 然后，如图15所示，提供一个载片，将SOI衬底倒置，使介质层20与载片之间进行键合。
[0070] 最后，如图16所示，可通过研削、湿法腐蚀和化学机械抛光等工艺，对整个硅基底25进行减薄，使沟槽33底面的硅基底25中的阻挡层27以及阻挡层27中的箝位结构26露出，形成图3所示的本发明的CMOS图像传感器芯片结构。
[0071] 由于硅基底25和腐蚀阻挡层27之间存在着杂质浓度上的差别(通常二者之间的掺杂浓度相差3个数量级以上)，因此二者之间的腐蚀速率差别较大，可以通过探测到腐蚀速率的变化，使腐蚀工艺过程自动停止在腐蚀阻挡层27上。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种半导体结构及其制作方法 | 2020-05-08 | 932 |
| 一种用于ESD防护的STI二极管 | 2020-05-11 | 277 |
| 一种浅沟槽隔离结构衬垫的制备方法 | 2020-05-11 | 944 |
| 包含非晶区和电子抑制区的图像传感器及其制造方法 | 2020-05-08 | 1011 |
| 高压ESD保护器件、电路及装置 | 2020-05-11 | 909 |
| 浅沟槽隔离化学机械平面化抛光中的高氧化物:氮化物选择性、低且均匀的氧化物沟槽凹陷 | 2020-05-11 | 822 |
| 全包围栅量子阱互补反相器结构及其制造方法 | 2020-05-11 | 807 |
| 半导体存储器电容接点结构及制备方法 | 2020-05-11 | 602 |
| 一种提高光利用率的图像传感器及其制造方法 | 2020-05-12 | 864 |
| 共享源线的闪存单元的制造方法及共享源线的闪存单元 | 2020-05-08 | 314 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
浅沟槽隔离热门专利
QQ群二维码
意见反馈
意见反馈