技术领域
[0001] 本
发明大体来说涉及
半导体图像传感器，且特定来说但非排他地，涉及背侧照明式半导体图像传感器。
背景技术
[0002] 图像传感器已变得无所不在。其广泛地用于数码静态相机、蜂窝式电话、安全摄像机以及医疗、
汽车及其它应用中。由于对较高
分辨率、较低电
力消耗、经增加动态范围等的不断增加的需求，因此图像传感器的装置架构一直持续快速地发展。这些需求还促进图像传感器的进一步小型化及使图像传感器集成到这些装置中。
[0003] 典型图像传感器如下操作。来自外部场景的图像光入射于图像传感器上。图像传感器包含多个光敏元件，使得每一光敏元件吸收入射图像光的一部分。包含于图像传感器中的光敏元件(例如光电
二极管)各自在吸收图像光后即刻产生图像电荷。所产生的图像电荷的量与图像光的强度成比例。所产生图像电荷可用于产生表示外部场景的图像。
[0004] 尽管存在用以制作图像传感器的多种方式，但在半导体处理应用中利用较少光掩模而减少步骤数目总是重要的。由于每个制作步骤增加组装线上的成本及时间，因此需要用以增强图像传感器吞吐量的新技术。
发明内容
[0005] 本发明的一方面涉及一种图像传感器，所述图像传感器包括：半导体材料，其具有前侧及与所述前侧相对的背侧；介电层，其安置于所述半导体材料的所述前侧上；多晶
硅层，其安置于所述介电层上；层间介电材料，其
覆盖所述
多晶硅层及所述介电层两者；金属间层，其安置于所述层间介电材料上，其中金属互连件安置于所述金属间层中；及
接触垫沟槽，其从所述半导体材料的所述背侧延伸到所述半导体材料中，其中所述接触垫沟槽包括：接触垫，其安置于所述接触垫沟槽中，其中所述接触垫及所述金属互连件与多个接触插塞耦合；及至少一气隙，其介于所述接触垫与所述接触垫沟槽的
侧壁之间。
[0006] 在本发明的另一方面中，一种图像传感器制作方法包括：提供半导体材料，所述半导体材料具有前侧及与所述前侧相对的背侧；形成从所述半导体材料的所述前侧延伸到所述半导体材料中的多个第一
浅沟槽隔离(STI)结构及多个第二STI结构，其中所述多个第一STI结构中的每一者由邻近的第一STI结构及第二STI结构完全环绕且所述多个第二STI结构中的每一者由邻近的第一STI结构及第二STI结构部分环绕；将介电层及多晶硅层安置于所述半导体材料的所述前侧上，其中所述多晶硅层安置于所述介电层上，其中在所述多晶硅层中形成多个敞开狭槽，所述多个敞开狭槽从所述多晶硅层的第一侧延伸到所述多晶硅层与所述介电层的界面，其中所述多个敞开狭槽中的每一者与所述多个第一STI结构中的每一者对准且具有与所述所对准第一STI结构相同的二维横向尺寸；将层间介电材料安置于所述半导体材料的所述前侧处，其中所述介电层及所述多晶硅层由所述层间介电材料覆盖，其中所述多个敞开狭槽填充有所述层间介电材料；在金属间介电层中形成金属互连件，其中金属间介电材料安置于所述层间介电材料上；通过部分地移除介于所述半导体的所述背侧与所述多个第一STI结构及第二STI结构的第一侧之间的所述半导体材料而形成接触垫沟槽，其中所述接触垫沟槽的边缘位于所述多个第二STI结构上；通过选择性地移除介于所述多个第一STI结构中的每一者的所述第一侧与所述金属互连件之间的介电材料而形成多个接触插塞；其中所述多个接触插塞中的每一者从所述多个第一STI结构中的每一者的所述第一侧穿过所述多个第一STI结构中的每一者延伸到所述层间介电材料中且垂直邻接所述金属互连件；及通过将导电材料安置于所述接触垫沟槽中而形成接触垫，其中所述接触垫与所述接触垫沟槽的侧壁隔离，且通过所述多个接触插塞而与所述金属互连件耦合，其中所述多个接触插塞填充有所述导电材料。
附图说明
[0007] 参考以下各图描述本发明的非限制性及非穷尽性
实施例，其中除非另有规定，否则在所有各个视图中相似参考编号指代相似部件。
[0008] 图1A到图1D是根据本发明的教示的实例性图像传感器的横截面图解说明，其中所述图中的每一者表示在制作具有图1D中的标准金属垫结构的实例性图像传感器期间在完成一系列关键过程步骤之后的实例性图像传感器。
[0009] 图2A到图2F是根据本发明的教示的实例性图像传感器的横截面图解说明，其中所述图中的每一者表示在制作具有图2F中的自对准金属垫结构的实例性图像传感器期间在完成一系列关键过程步骤之后的实例性图像传感器。
[0010] 图3是示意性地图解说明根据本发明的教示的具有自对准金属垫结构的成像系统的一个实例的
框图。
[0011] 图4图解说明根据本发明的教示的用于制作具有自对准金属垫结构的实例性图像传感器的一个实例性过程流程。
[0012] 贯穿图式的数个视图，对应元件符号指示对应组件。所属领域的技术人员将了解，各图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为帮助改进对本发明的各种实施例的理解，各图中的元件中的一些元件的尺寸可能相对于其它元件被放大。而且，通常不绘示商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这些各种实施例的较不受阻碍的观看。
具体实施方式
[0013] 本文中描述用于图像传感器的设备及方法(具有经简化过程)的实例。在以下描述中，陈述众多特定细节以提供对实例的透彻理解。然而，相关领域的技术人员将认识到，本文中所阐述的技术可在不具有所述特定细节中的一或多者的情况下实践或者可借助其它方法、组件、材料等来实践。在其它实例中，未详细展示或描述众所周知的结构、材料或操作以避免使特定方面模糊。
[0014] 在本
说明书通篇中对“一个实例”或“一个实施例”的提及意指结合所述实例所描述的特定特征、结构或特性包含于本发明的至少一个实例中。因此，在本说明书通篇的各个地方中短语“在一个实例中”或“在一个实施例中”的出现未必全部指代同一实例。此外，可在一或多个实例中以任何适合方式组合所述特定特征、结构或特性。
[0015] 贯穿本说明书，使用数个技术术语。这些术语将呈现其在其所属领域中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文件中，元件名称及符号可互换地使用(例如，Si与硅)；然而，其两者具有相同含义。
[0016] 图3是示意性地图解说明根据本发明的教示的具有自对准金属垫结构的成像系统300的一个实例的框图。成像系统300包含
像素阵列312、控制
电路321、读出电路311及功能逻辑315。读出电路311及控制电路321可至少部分地安置于图2A到2F的金属间层106中。举例来说，金属互连件107可包含于读出电路及控制电路中的至少一者中。
[0017] 返回参考图3，在一个实例中，像素阵列312是
光电二极管或图像传感器像素(例如，像素P1、P2、…、Pn)的二维(2D)阵列。如所图解说明，光电二极管被布置成若干行(例如，行R1到Ry)及若干列(例如，列C1到Cx)以获取人、地点、物体等的图像数据，所述图像数据接着可用于再现所述人、地点、物体等的2D图像。然而在其它实例中，应了解，所述光电二极管不必被布置成若干行及若干列，而是可采取其它配置。
[0018] 在一个实例中，在像素阵列312中的图像传感器光电二极管/像素已获取其图像数据或图像电荷之后，所述图像数据由读出电路311读出且接着传送到功能逻辑315。在各种实例中，读出电路311可包含放大电路、模/数转换(ADC)电路或其它。功能逻辑315可仅存储所述图像数据或甚至通过应用后图像效应(例如，裁剪、旋转、移除红眼、调整
亮度、调整
对比度或其它)来操纵所述图像数据。在一个实例中，读出电路311可沿着读出列线一次读出一行图像数据(所图解说明)或可使用多种其它技术(未图解说明)读出所述图像数据，例如串行读出或同时全并行读出所有像素。
[0019] 在一个实例中，控制电路321耦合到像素阵列312以控制像素阵列312中的多个光电二极管的操作。举例来说，控制电路321可产生用于控制图像获取的快
门信号。在一个实例中，所述快门信号为用于同时启用像素阵列312内的所有像素以在单个获取窗期间同时捕获其相应图像数据的全局快门信号。在另一实例中，快门信号为滚动快门信号，使得在连续获取窗期间顺序地启用像素的每一行、列或群组。在另一实例中，图像获取与例如
闪光灯等照明效应同步。
[0020] 在一个实例中，成像系统300可包含于
数码相机、
移动电话、膝上型计算机、汽车等中。另外，成像系统300可耦合到其它件
硬件，例如处理器(通用或其它)、
存储器元件、输出(USB端口、无线发射器、HDMI端口等)、照明/闪光灯、电输入(
键盘、触摸显示器、
跟踪垫、
鼠标、麦克
风等)及/或显示器。其它件硬体可将指令递送到成像系统300、从成像系统300提取图像数据或操纵由成像系统300供应的图像数据。
[0021] 图1A到图1D是根据本发明的教示的实例性图像传感器100的横截面图解说明，其中所述图中的每一者表示在制作具有图1D中的标准金属垫结构的实例性图像传感器100期间在完成一系列关键过程步骤之后的实例性图像传感器100。为了使描述保持一致且简单，在图1A到图1D中以相同编号定义相同结构。
[0022] 图1A图解说明包括半导体材料102的实例性图像传感器100的横截面图，所述半导体材料具有前侧111及与前侧111相对的背侧109。在半导体材料102中，存在从半导体材料102的前侧111延伸到半导体材料102中的浅沟槽隔离(STI)结构103。STI结构103用于将邻近图像传感器电分离。在一个实例中，STI结构103由介电材料(例如
氧化硅或氮化硅)中的至少一者填充。在另一实例中，STI结构103还可包括位于经填充介电材料与半导体材料102(图中未图解说明)之间的界面处的带负电荷的材料衬里。带负电荷的材料衬里用于在经填充介电材料与半导体材料102之间的界面处形成P+钉扎层以便减少暗
电流及白色像素。在半导体材料102的前侧111上，还存在薄介电层104、层间介电材料105及金属间层106。薄介电层104可为像素晶体管的栅极氧化物。层间介电材料105安置于薄介电层104与金属间层
106之间。在金属间层106中，存在金属互连件107，其中金属互连件107由包括Cu及TiN的金属中的至少一者制成。层间介电材料105、介电层104及金属间层106由包括氧化硅及氮化硅的介电材料中的至少一者制成。在一个实例中，其由相同介电材料制成。在另一实例中，其由不同介电材料制成。在一个实例中，
缓冲层101安置于半导体材料102的背侧109上以便保护半导体材料102的背侧109。缓冲层101包括例如氧化硅或氮化硅的介电材料中的至少一者。
[0023] 图1B图解说明在接触垫沟槽108形成于图1A的实例性图像传感器100中之后的实例性图像传感器100的横截面图。在一个实例中，接触垫沟槽108从半导体材料102的背侧109延伸到半导体材料102中直到落在STI结构103的第一侧118上为止，其中接触垫沟槽108用STI结构103封围。在一个实例中，接触垫沟槽108通过第一
图案化过程而形成，所述第一图案化过程包括至少第一
光刻过程后续接着第一蚀刻过程，所述第一蚀刻过程包括第一
各向异性等离子体蚀刻及第一选择性湿法蚀刻过程中的至少一者。与STI结构103中的介电材料相比，第一蚀刻过程针对半导体材料102具有显著较高蚀刻速率。因此，第一蚀刻过程在STI结构103的第一侧118上停止。在另一实例中，接触垫沟槽108从缓冲层101延伸到半导体材料102中，其中在第一图案化过程期间也选择性地蚀刻缓冲层101以形成接触垫沟槽108。
[0024] 图1C图解说明在多个接触插塞110形成于图1B的实例性图像传感器100中之后的实例性图像传感器100的横截面图。多个接触插塞110中的每一者从STI结构103的第一侧118延伸穿过介电层104、层间介电材料105并在层间介电材料105与金属互连件107之间的界面114处落在金属互连件107上。在一个实例中，多个接触插塞110中的每一者通过第二图案化过程而形成，所述第二图案化过程包括至少第二光刻过程后续接着第二各向异性等离子体干法蚀刻及第二选择性湿法蚀刻过程中的至少一者。在第二蚀刻过程中，针对STI结构
103中的介电材料、层间介电材料105、介电层104的第二蚀刻速率显著高于针对金属互连件
107中的导电材料的第二蚀刻速率。因此，第二蚀刻过程在层间介电材料105与金属互连件
107之间的界面114处停止。因此，多个接触插塞110中的每一者落在金属互连件107上。
[0025] 图1D图解说明在接触垫112形成于图1C的实例性图像传感器100中之后的实例性图像传感器100的横截面图。在接触垫沟槽108中，接触垫112安置于STI结构103的第一侧118上且通过多个接触插塞110而与金属互连件107耦合。在一个实例中，多个接触插塞110中的每一者由包括Al、W、Cu及TiN的导电材料中的至少一者填充，且接触垫由与多个接触插塞110中的每一者中的导电材料相同的导电材料制成。在另一实例中，接触垫由与多个接触插塞110中的每一者中的导电材料不同的导电材料制成。导电材料包括Al、Cu、W及TiN中的至少一者。在接触垫112与接触垫沟槽108的侧壁之间存在至少一个气隙113，其中气隙使接触垫112与半导体材料102隔离。在一个实例中，接触垫112及气隙113通过第三图案化过程而形成，所述第三图案化过程包括至少第三光刻过程后续接着第三各向异性等离子体干法蚀刻及第三选择性湿法蚀刻过程中的至少一者。在第三蚀刻过程中，针对接触垫112中的导电材料的第三蚀刻速率显著高于针对STI结构103中的介电材料以及半导体材料102的第三蚀刻速率。因此，第三蚀刻过程在STI结构103的第一侧118处停止且在接触垫沟槽108的侧壁上不存在底切。
[0026] 图2A到图2F是根据本发明的教示的实例性图像传感器200的横截面图解说明，其中所述图中的每一者表示在制作具有图2F中的自对准金属垫结构的实例性图像传感器200期间在完成一系列关键过程步骤之后的实例性图像传感器200。为了使描述保持一致且简单，在图1A到1D及图2A到2F中以相同编号定义相同结构。图4图解说明用于形成具有图2A到2F中的自对准金属垫的实例性图像传感器的实例性方法400，其中图4中的过程框中的每一者对应于图2A到图2F中的图中的每一者，如接下来段落中所描述。一些或全部过程框在方法400中出现的次序不应被视为限制性。而是，受益于本发明的所属领域的技术人员将理解，可以未图解说明的多种次序或甚至并行地执行方法400中的一些过程。此外，方法400可省略特定过程框以便避免使特定方面模糊。替代地，方法400可包含在本发明的一些实施例或实例中可并非必需的额外过程框。
[0027] 图2A图解说明在已完成图4中的对应过程框401及部分过程框402之后的包括半导体材料102的实例性图像传感器200的横截面图。在过程框401中，提供半导体材料102，所述半导体材料具有前侧111及与前侧111相对的背侧109，其中多个第一浅沟槽隔离(STI)结构201a及多个第二STI结构201b形成为从半导体材料102的前侧111延伸到半导体材料102中，其中多个第一STI结构201a中的每一者由邻近第一STI结构201a及第二STI结构201b完全环绕且多个第二STI结构201b中的每一者由邻近第一STI结构201a及第二STI结构201b部分环绕。多个第一STI结构201a及第二STI结构201b用于将邻近图像传感器电分离。在一个实例中，多个第一STI结构201a及第二STI结构201b中的每一者由例如氧化硅或氮化硅的介电材料中的至少一者填充。在另一实例中，多个第一STI结构201a及第二STI结构201b中的每一者还可包括位于多个第一STI结构201a及第二STI结构201b中的每一者中的经填充介电材料与半导体材料102(图中未图解说明)之间的界面处的带负电荷的材料衬里。带负电荷的材料衬里用于在所述界面处形成P+钉扎层以便减少
暗电流及白色像素。
[0028] 如图2A中所图解说明且如图4中的过程框402中所描述，可在与安置像素及外围晶体管的栅极氧化物相同的过程步骤处将介电层104安置于半导体材料102的前侧111上。此外，还可在与安置像素及外围晶体管的多晶硅栅极相同的过程步骤处将多晶硅层202安置于薄介电层104上。在一个实例中，将缓冲层101安置于半导体材料102的背侧109上以便保护半导体材料102的背侧109。缓冲层101包括例如氧化硅或氮化硅的介电材料中的至少一者。
[0029] 图2B图解说明在多个敞开狭槽203形成于图2A的实例性图像传感器200中的多晶硅层202中之后的实例性图像传感器200的横截面图。对应过程框为图4中的402。多个敞开狭槽203中的每一者从多晶硅层202的第一侧220延伸到多晶硅层202与介电层104的界面，其中多个敞开狭槽203中的每一者与多个第一STI结构201a中的每一者对准且具有与所对准第一STI结构201a相同的二维横向尺寸。在一个实例中，多个敞开狭槽203以及像素及外围晶体管的多晶硅栅极利用相同图案化过程及光掩模在相同时间形成。因此，与图1A到1D中的标准金属垫结构的制作过程相比，其不需要额外图案化过程步骤来形成多个敞开狭槽203。
[0030] 图2C图解说明在层间介电材料105及金属间层106安置于图2B的实例性图像传感器200上之后的实例性图像传感器200的横截面图。对应过程框为图4中的403。层间介电材料105安置于介电层104与金属间层106之间。介电层104及多晶硅层202由层间介电材料105覆盖，其中多个敞开狭槽203填充有层间介电材料105。在金属间层106中，存在金属互连件107，其中金属互连件107由包括Cu及TiN的金属中的至少一者制成。层间介电材料105、介电层104及金属间层106由包括氧化硅及氮化硅的介电材料中的至少一者制成。在一个实例中，其由相同介电材料制成。在另一实例中，其由不同介电材料制成。
[0031] 图2D图解说明在接触垫沟槽204形成于图2C的实例性图像传感器200中之后的实例性图像传感器200的横截面图。对应过程框为图4中的404。在一个实例中，接触垫沟槽204从半导体材料102的背侧109延伸到半导体材料102中直到落在多个第一STI结构201a及第二STI结构201b的第一侧218上为止，其中接触垫沟槽204的侧壁落在多个第二STI结构201b上。在一个实例中，接触垫沟槽204通过第四图案化过程而形成，所述第四图案化过程包括至少第四光刻过程后续接着第四各向异性
等离子体蚀刻及第四选择性湿法蚀刻过程中的至少一者。与多个第一STI结构201a及第二STI结构201b中的介电材料相比，第四蚀刻过程针对半导体材料102具有显著较高蚀刻速率。此外，在等离子体干法蚀刻及选择性湿法蚀刻过程期间仔细地监测并控制蚀刻时间以便避免过蚀刻及蚀刻不足。因此，第四蚀刻过程在第一STI结构201a及第二STI结构201b的第一侧218上停止。半导体材料102的部分206保留在邻近第一STI结构201a与第二STI结构201b之间，所述部分将在后续自对准图案化过程步骤中用作硬掩模。在另一实例中，接触垫沟槽204从缓冲层101延伸到半导体材料102中，其中在第四图案化过程期间还选择性地蚀刻缓冲层101以形成接触垫沟槽204。
[0032] 图2E图解说明在多个接触插塞205及至少一个气隙208a形成于图2D的实例性图像传感器200中之后的实例性图像传感器200的横截面图。对应过程框为图4中的405。多个接触插塞205中的每一者从第一STI结构201a及第二STI结构201b的第一侧218延伸穿过介电层104、层间介电材料105并在层间介电材料105与金属互连件107之间的界面114处落在金属互连件107上。
[0033] 在一个实例中，多个接触插塞205中的每一者通过自对准图案化过程而形成，其中半导体材料102的部分206用作硬掩模以界定多个接触插塞205以及气隙208a。因此，自对准图案化过程仅包括第五选择性蚀刻过程而不具有第五光刻过程，此可通过使光刻步骤的数目最小化而帮助减少制作成本且简化制作过程。
[0034] 在第五选择性蚀刻过程期间，通过选择性各向异性等离子体干法蚀刻及选择性湿法蚀刻过程中的至少一者而选择性地移除由半导体材料102的部分206界定的介电材料。经移除介电材料包含多个第一STI结构201a及部分第二STI结构201b中的每一者中的介电材料、多晶硅层202中的多个敞开狭槽203中的每一者中的介电材料、介电层104的一部分及层间介电材料105的一部分。介电层104的部分及层间介电材料105的部分与STI结构自对准，其中半导体材料102的部分206在选择性蚀刻过程期间用作硬掩模。与针对金属互连件107中的导电材料及半导体材料102的部分206中的半导体材料以及多晶硅层202的蚀刻速率相比，选择性等离子体干法蚀刻及选择性湿法蚀刻过程具有针对STI结构201a及201b中的介电材料、介电层104以及层间介电材料105的显著较高蚀刻速率。因此，选择性蚀刻过程在层间介电材料105与金属互连件107之间的界面114处自动大大减慢以便形成多个接触插塞205，其中多个接触插塞205中的每一者落在金属互连件107上。此外，选择性蚀刻过程还在多晶硅层202与介电层104之间的界面处自动大大减慢，以便形成至少一个气隙208a，其中气隙中的每一者落在多晶硅层202上。在一个实例中，在完成选择性
各向异性蚀刻过程之后，介电材料的一部分保留在位于气隙与半导体材料102之间的多个第二STI结构201b中的每一者中。
[0035] 图2F图解说明在接触垫207及至少一个气隙208b形成于图2E的实例性图像传感器200中之后的实例性图像传感器200的横截面图。对应过程框为图4中的406。在接触垫沟槽
204中，接触垫207安置于多个第一STI结构201a及第二STI结构201b的第一侧218上。接触垫
207通过多个接触插塞205而与金属互连件107耦合。在一个实例中，多个接触插塞205中的每一者由包括Al的导电材料中的至少一者填充，且接触垫207由与多个接触插塞205中的每一者中的导电材料相同的导电材料制成。在另一实例中，接触垫207由与多个接触插塞205中的每一者中的导电材料不同的导电材料制成。导电材料包括Al、Cu、W及TiN中的至少一者。在接触垫207与接触垫沟槽204的侧壁之间存在至少一个气隙208a及至少一个气隙
208b，其中气隙使接触垫207与半导体材料102隔离。
[0036] 在一个实例中，接触垫207以及气隙208a及208b通过第六图案化过程而形成，所述第六图案化过程包括至少第六光刻过程后续接着第六各向异性等离子体干法蚀刻及第六选择性湿法蚀刻过程中的至少一者。在第六蚀刻过程中，针对接触垫207及接触插塞205中的导电材料的第六蚀刻速率显著高于针对STI结构(201a及201b)中的介电材料以及半导体材料102及206的第六蚀刻速率。因此，第六蚀刻过程在STI结构(201a及201b)的第一侧218上停止且在接触垫沟槽204的侧壁上不存在底切。
[0037] 包含发明
摘要中所描述内容的本发明的所图解说明实例的以上描述并非打算为穷尽性的或将本发明限制于所揭示的精确形式。尽管出于说明性目的而在本文中描述了本发明的特定实例，但如所属领域的技术人员将认识到，可在本发明的范围内做出各种
修改。
[0038] 可鉴于以上详细描述对本发明做出这些修改。所附
权利要求书中所使用的术语不应理解为将本发明限制于本说明书中所揭示的特定实例。而是，本发明的范围将完全由所附权利要求书来确定，所述权利要求书将根据所创建的权利要求解释原则来加以理解。
