技术领域
[0001] 本
申请涉及一种CMOS
功率放大器，特别是涉及一种利用PMOS与NMOS进行栅极电容互补的功率放大器。
背景技术
[0002] 采用标准CMOS工艺设计功率放大器在许多性能指标上面临挑战，其中为了提升CMOS功率放大器的线性度已有一些方案被提出。
[0003] 2004年11月的《IEEE固态
电路学报》(IEEE Journal of Solid-State Circuits)第39卷第11期有一篇文章《用于AB类CMOS功率放大器提升线性度的电容补偿技术》(A Capacitance-Compensation Technique for Improved Linearity in CMOS Class-AB Power Amplifiers)，其中公开了一种CMOS功率放大器的线性化方案，如图1所示。该功率放大器在NMOS管一MN1的栅极增加一条支路连接到PMOS管一MP1的栅极，该PMOS管一MP1的源极和漏极均连接偏置
电压VPP。由于NMOS管和PMOS管的栅极电容在输入
信号幅度增大时变化趋势相反，所以新增的PMOS管一与之前存在的NMOS管一的栅极电容的总和能够达到恒定，从而提升功率放大器的线性度。该方案的缺点有三个，首先是只能改善电容的非线性，对于增益的非线性没有作用；其次是新增PMOS管之后使得功率放大器的输入电容变大，增益降低，功率附加效率(PAE)也会降低；最后是需要采用仿真手段测试增加PMOS管以后功率放大器的输入电容变化程度是否随
输入信号的幅度变化较小，从而来确定PMOS管的尺寸。采用类似技术方案的还有申请公布号为CN104362988A、申请公布日为2015年2月18日的中国
发明专利申请《一种用于功放线性化的电路》，缺点也相似。
[0004] 2006年6月的《IEEE
微波理论与技术学报》(IEEE Transactions on Microwave Theory and Techniques)第54卷第4期有一篇文章《采用Doherty放大器的增益扩展现象的非线性放大器补偿方法》(Compensation Method for a Nonlinear Amplifier Using the Gain Expansion Phenomenon in a Doherty Amplifier)，其中公开了一种功率放大器的线性化方案，如图2所示。该功率放大器包括两级，在非线性放大器之前增加Doherty放大器作为增益扩展驱动级，利用Doherty放大器的增益扩展现象产生预失真信号，该预失真信号对非线性放大器进行补偿，使得前后两级放大器的整体增益平坦度提高，从而改善功率放大器的线性度。该方案的缺点有两个，首先是未考虑电容非线性对放大器非线性的影响，对线性度的改善有限；其次是只能用于多级放大器，限制了该方案的适用范围。
发明内容
[0005] 本申请所要解决的技术问题是提供一种高线性度的CMOS功率放大器，可以克服由于输入功率过大导致的非线性问题。
[0006] 为解决上述技术问题，本申请互补式功率放大器包括共源放大器一和共漏放大器一；共源放大器一为NMOS管，共漏放大器一为PMOS管；共源放大器一的源极通过电感三接地，共源放大器一的漏极与共漏放大器一的源极相连，共漏放大器一的漏极接地；共源放大器一的栅极和共漏放大器一的栅极相连，且作为信号输入端；共源放大器一的漏极和共漏放大器一的源极作为信号输出端。
[0007] 可选地，NMOS管、PMOS管分别改为NPN型、PNP型双极性晶体管。
[0009] 在另一个
实施例中，本申请互补式功率放大器还包括共栅放大器一；共栅放大器一为NMOS管；共源放大器一的漏极和共漏放大器一的源极连接共栅放大器一的源极，共栅放大器一的漏极作为信号输出端。
[0010] 本申请取得的技术效果是通过采用NMOS管与PMOS管的互补式结构，或者采用NPN型
三极管与PNP型三极管的互补式结构，稳定了功率放大器的输入电容，使得功率放大器的输入电容基本不随输入信号的幅度而产生变化，从而提高了功率放大器的线性度。
附图说明
[0011] 图1是一种现有的CMOS功率放大器提升线性度的电路示意图。
[0012] 图2是一种现有的多级功率放大器提升线性度的方框示意图。
[0013] 图3是本申请提供的互补式功率放大器的实施例一的示意图。
[0015] 图5是实施例一的第二种变形示意图。
[0016] 图6是实施例一的第三种变形示意图。
[0017] 图7是本申请提供的互补式功率放大器的实施例二的示意图。
[0018] 图8是实施例二的变形示意图。
[0019] 图9是本申请提供的互补式功率放大器的仿真结果示意图。
[0020] 图中附图标记说明：CS为共源放大器；CD为共漏放大器；CG为共栅放大器；CE为共射放大器；CC为共集放大器；R为电阻；C为电容；L为电感；T为
变压器；in为输入信号；mid为中间信号；out为
输出信号；Vg1为栅极偏置电压一；Vg2为栅极偏置电压二；VDD为
电源电压。
具体实施方式
[0021] 本申请提供的互补式功率放大器用来对输入信号in进行功率放大，得到输出信号out。所述功率放大器的输入信号in可以是
射频信号或基带信号等。
[0022] 请参阅图3，这是本申请提供的互补式功率放大器的实施例一。该实施例一包括共源放大器一CS1、共漏放大器一CD1、电感一L1、电感三L3和电感五L5。共源放大器一CS1为NMOS管，共漏放大器一CD1为PMOS管。栅极偏置电压一Vg1通过电感一L1连接共源放大器一CS1的栅极和共漏放大器一CD1的栅极。共源放大器一CS1的源极通过电感三L3接地，共源放大器一CS1的漏极与共漏放大器一CD1的源极相连，共漏放大器一CD1的漏极接地。电源电压VDD通过电感五L5连接共源放大器一CS1的漏极和共漏放大器一CD1的源极。输入信号in经过输入匹配网络后，从共源放大器一CS1的栅极和共漏放大器一CD1的栅极进入，共源放大器一CS1的漏极和共漏放大器一CD1的源极输出放大信号，该放大信号经过输出匹配网络后成为输出信号out。
[0023] 上述实施例一中，共源放大器一CS1先与电感三L3
串联，该串联支路再与共漏放大器一CD1并联，由此得到核心的放大器电路。其中的共源放大器一CS1为NMOS管，共漏放大器一CD1为PMOS管，NMOS管和PMOS管的栅极电容在输入信号幅度增大时变化趋势相反，因此共源放大器一CS1和共漏放大器一CD1形成互补式结构，该互补式结构的栅极电容的总和能够达到恒定，从而用来补偿单独NMOS管或单独PMOS管的非线性电容，实现提升功率放大器的线性度。
[0024] 上述实施例一中，共源放大器一CS1的源极与电感三L3串联，电感三L3能够进一步改善非线性电容的补偿效果。这是由于电感和电容的传输函数表达式符号相反，在晶体管的源端串联电感相当于让该电感和晶体管的一部分栅极输入电容谐振，可以部分地抵消晶体管的栅极输入电容的容性，使NMOS管的栅极输入电容变化范围减小。此外，在NMOS管的源极串联的电感三增加了电路设计的
自由度，使得NMOS管和PMOS管的尺寸选择多样化。由于引入了电感三，使得NMOS管的栅极输入电容减小，从而可以采用尺寸更小的PMOS管与之互补。由于PMOS管的增益相比NMOS管较低，所以采用小尺寸的PMOS管在提高线性度的同时有助于提高整个电路的增益，从而提高功率放大器的效率。而传统的PMOS管和NMOS管互补的结构的尺寸比例固定，限制了电路设计的自由度。这一有益效果同样适用于NPN型三极管的集
电极串联的电感三，与PNP型三极管的互补结构。
[0025] 请参阅图4，这是上述实施例一的第一种变形，所有MOS管可以改为双极性晶体管(BJT)。共源放大器一CS1改为了共射放大器一CE1，这是NPN型三极管。共漏放大器一CD1改为了共集放大器一CC1，这是PNP型三极管。MOS管的栅极、源极、漏极分别对应双极性晶体管的基极、集电极、发射极。与MOS管类似，NPN型三极管与PNP型三极管也形成了互补式结构，该互补式结构的基极电容的总和能够达到恒定，从而用来补偿单独NPN型三极管或单独PNP型三极管的非线性电容，实现提升功率放大器的线性度。
[0026] 请参阅图5，这是上述实施例一的第二种变形，与共源极放大器一CS1串联的电感三L3可以改为电阻一R1。电阻一R1能使NMOS管或NPN型三极管的电容和器件跨导的非线性减少，但是效果不如电感三L3改善NMOS管或NPN型三极管的非线性电容的效果显著。这是由于电感对于交流信号具有
频率选择性，电感的阻抗为jωL,其中ω＝2πf，f为频率，L为感值；而电阻在全频域提供阻抗R，R为阻值。并且直流信号通过电阻会产生压降，改变电路工作状态。
[0027] 请参阅图6，这是上述实施例一的第三种变形，整个功率放大器可以改为差分结构，包括输入匹配网络、
差分放大器以及输出匹配网络。差分结构与单端结构相比，提供了更佳的共模抑制能
力。
[0028] 所述输入匹配网络例如为变压器一Tin，用来实现功率放大器的输入端与差分放大器的输入端之间的阻抗匹配，同时将单端信号转换为
差分信号。变压器一Tin的初级线圈的一端接收功率放大器的输入信号in，另一端接地。变压器一Tin的次级线圈具有
中心抽头，该次级线圈的两端分别向差分放大器的两路输入端输出一对差分输入信号in1和in2，该次级线圈的中心抽头接栅极偏置电压一Vg1。
[0029] 所述差分放大器包括两路，分别将一对差分输入信号in1和in2进行功率放大后输出一对差分输出信号out1和out2。差分放大器的每一路均与图3、或图4、或图5类似，不再赘述。
[0030] 所述输出匹配网络例如为变压器二Tout，用来实现差分放大器的输出端与功率放大器的输出端之间的阻抗匹配，同时将差分信号转换为单端信号。变压器二Tout的初级线圈具有中心抽头，该初级线圈的两端分别接收差分放大器的两路输出端输出的一对差分输出信号out1和out2，该初级线圈的中心抽头接电源电压VDD。变压器二Tout的次级线圈的一端输出功率放大器的输出信号out，另一端接地。
[0031] 以上介绍了实施例一的三种变形，这些变形方式可以任意
叠加。
[0032] 请参阅图7，这是本申请提供的互补式功率放大器的实施例二。该实施例一包括共源放大器一CS1、共漏放大器一CD1、共栅放大器一CG1、电感一L1、电感三L3和电感五L5。共源放大器一CS1和共栅放大器一CG1为NMOS管，共漏放大器一CD1为PMOS管。栅极偏置电压一Vg1通过电感一L1连接共源放大器一CS1的栅极和共漏放大器一CD1的栅极。共源放大器一CS1的源极通过电感三L3接地，共源放大器一CS1的漏极与共漏放大器一CD1的源极相连，共漏放大器一CD1的漏极接地。共源放大器一CS1的漏极和共漏放大器一CD1的源极连接共栅放大器一CG1的源极，栅极偏置电压二Vg2连接共栅放大器一CG1的栅极，电源电压VDD通过电感五L5连接共栅放大器一CG1的漏极。输入信号in经过输入匹配网络后，从共源放大器一CS1的栅极和共漏放大器一CD1的栅极进入，共源放大器一CS1的漏极和共漏放大器一CD1的源极输出第一级放大信号即中间信号mid。该中间信号mid从共栅放大器一CG1的源极进入，共栅放大器一CG1的漏极输出第二级放大信号。该第二级放大信号经过输出匹配网络后成为输出信号out。
[0033] 上述实施例二中，共源放大器一CS1先与电感三L3串联，该串联支路再与共漏放大器一CD1并联，该并联电路再与共栅放大器一CG1级联，由此得到核心的放大器电路。其中的共源放大器一CS1为NMOS管，共漏放大器一CD1为PMOS管，NMOS管和PMOS管的栅极电容在输入信号幅度增大时变化趋势相反，因此共源放大器一CS1和共漏放大器一CD1形成互补式结构，该互补式结构的栅极电容的总和能够达到恒定，从而用来补偿单独NMOS管或单独PMOS管的非线性电容，实现提升功率放大器的线性度。
[0034] 上述实施例二中，共源放大器一CS1的源极与电感三L3串联，电感三L3能够进一步改善非线性电容的补偿效果，并增加电路设计的自由度，使得晶体管的尺寸选择多样化。这部分的原理分析与实施例一相同，不再赘述。
[0035] 上述实施例一类似于共源放大器，实施例二类似于共源共栅(cascode)放大器。与实施例一相比，实施例二能够承受更高的工作电压，因此具有更好的抗击穿性能。
[0036] 请参阅图8，这是上述实施例二的第一种变形，整个功率放大器可以改为差分结构，包括输入匹配网络、差分放大器以及输出匹配网络。其中的输入匹配网络、输出匹配网络均与图6类似，不再赘述。所述差分放大器包括两路，分别将一对差分输入信号in1和in2进行功率放大后输出一对差分输出信号out1和out2。差分放大器的每一路均在图7
基础上增加了一条反馈通道。级联的电阻三R3和电容一C1构成了第一路反馈，第一路反馈与差分放大器的第一路并联。级联的电阻四R4和电容二C2构成了第二路反馈，第二路反馈与差分放大器的第二路并联。这两路反馈通道用来提高功率放大器的
稳定性。
[0037] 需要特别指出，如果省略图8中的两路反馈通道，对于稳定功率放大器的输入电容方面没有影响，因此属于可选方案。相类似地，也可在图6所示的差分放大器中增加两路反馈通道，每路反馈通道也由电阻和电容级联构成，从而提高功率放大器的稳定性。
[0038] 与实施例一类似，实施例二中的MOS管也可改为双极性晶体管，与共源极放大器一CS1串联的电感三L3也可改为电阻一R1。这些变形方式以及单端和/或差分电路结构之间也可以任意叠加。
[0039] 请参阅图9，这是对本申请提供的互补式功率放大器进行仿真的示意图。其中的横坐标为功率放大器的输入端的输入电压，纵坐标为功率放大器的输入端的输入电容。从图中可以发现，随着输入电压变化，功率放大器的输入端的输入电容基本保持恒定，这表明本申请采用的互补式结构起到了稳定输入电容的作用，从而提高了功率放大器的线性度。
[0040] 以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包含在本申请的保护范围之内。
