栅极驱动电路及显示装置
阅读：353发布：2024-01-21
专利汇可以提供栅极驱动电路及显示装置专利检索，专利查询，专利分析的服务。并且本 申请 公开了一种栅极驱动 电路 ，包括级联的多个栅极驱动单元，每个所述栅极驱动单元包括：输入模 块 ，根据第一启动 信号 和第二启动信号，对第一 节点 进行充电；输出模块，与所述输入模块相连于所述第一节点，根据多个 电压 信号对应产生多个栅极驱动信号，以及在输出端提供所述栅极驱动信号；下拉模块，与输出模块相连，用于在第二 时钟信号 的控制下将所述栅极驱动信号下拉至低电平信号；以及稳定模块，与所述第一节点和输出端相连接，在所述第一时钟信号和所述第二时钟信号的控制下，将所述栅极驱动信号和所述本级传递信号维持于所述低电平信号。可以减少栅极驱动单元的数量，实现窄边框及低功耗显示装置，以及提高驱动电路的 稳定性 。，下面是栅极驱动电路及显示装置专利的具体信息内容。
1.一种栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于，每个所述栅极驱动单元包括：
输入模块，与第一节点相连接，根据第一启动信号和第二启动信号，对第一节点进行充电；
第一输出模块，与所述输入模块相连于所述第一节点，根据第一时钟信号产生本级传递信号；
第二输出模块，与所述输入模块相连于所述第一节点，根据多个电压信号对应产生多个栅极驱动信号，以及在输出端提供所述栅极驱动信号；
第一下拉模块，与所述第一节点相连接，在第三启动信号和第四启动信号的控制下将所述第一节点下拉至低电平信号；
第二下拉模块，与所述第二输出模块相连，用于在第二时钟信号的控制下将所述栅极驱动信号下拉至低电平信号；以及
稳定模块，与所述第一节点和输出端相连接，在所述第一时钟信号和所述第二时钟信号的控制下，将所述栅极驱动信号和所述本级传递信号维持于所述低电平信号。
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述电压信号至少包括第一电压信号和第二电压信号，
所述第二输出模块根据所述第一电压信号产生第一栅极驱动信号，所述第二输出模块根据所述第二电压信号产生第二栅极驱动信号。
3.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入模块包括：
第一开关管，控制端接收所述第一启动信号，第一通路端接收所述第二启动信号，第二通路端与所述第一节点连接。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一输出模块包括：
第二开关管，控制端与所述第一节点连接，第一通路端用于接收所述第一时钟信号，第二通路端用于产生本级传递信号；
第一电容，连接于所述第二开关管的控制端与第二通路端之间。
5.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一下拉模块包括：
第三开关管，控制端用于接收所述第三启动信号，第一通路端与所述第一节点连接，第二通路端用于接收所述第四启动信号。
6.根据权利要求1所述的栅极驱动电路，其特征在于，所述稳定模块包括：
第六开关管，控制端与所述第一节点连接，第一通路端连接至第二节点，第二通路端接收所述低电平信号；
第八开关管，控制端用于接收所述第一时钟信号，第一通路端用于接收直流电压信号，第二通路端连接至所述第二节点；
第五开关管，控制端连接至所述第二节点，第一通路端连接至所述第一节点，第二通路端用于接收所述低电平信号；
第七开关管，控制端连接至所述第二节点，第一通路端连接至所述本级传递信号输出端，第二通路端用于接收所述低电平信号。
7.根据权利要求6所述的栅极驱动电路，其特征在于，所述稳定模块还包括：
第四开关管，控制端用于接收所述第二时钟信号，第一通路端连接至所述本级传递信号输出端，第二通路端用于接收所述低电平信号。
8.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二输出模块包括：
第十一开关管，控制端连接至所述第一节点，第一通路端用于接收所述第一电压信号，第二通路端用于输出所述第一栅极驱动信号；
第十二开关管，控制端连接至所述第一节点，第一通路端用于接收所述第二电压信号，第二通路端用于输出所述第二栅极驱动信号，
其中，当所述第一电压信号为高电平时，所述第十一开关管导通，输出有效的所述第一栅极驱动信号；
当所述第二电压信号为高电平时，所述第十二开关管导通，输出有效的所述第二栅极驱动信号。
9.根据权利要求8所述的栅极驱动电路，其特征在于，所述第二下拉模块包括：
第九开关管，控制端接收所述第二时钟信号，第一通路端用于接收所述低电平信号，第二通路端连接至所述第十一开关管的第二通路端；
第十开关管，控制端接收所述第二时钟信号，第一通路端连接至所述第十二开关管的第二通路端，第二通路端用于接收所述低电平信号，
其中，所述第二时钟信号有效时，所述第九开关管和第十开关管导通，分别将所述低电平信号提供至第十一开关管和第十二开关管的第二通路端。
10.一种显示装置，其特征在于，包括：
根据权利要求1至9中任一项所述的栅极驱动电路，用于提供多个栅极驱动信号；
数据驱动电路，用于提供多个灰阶数据；以及
显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，
其中，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。
栅极驱动电路及显示装置
技术领域
[0001] 本发明涉及显示技术领域，更具体地涉及栅极驱动电路及显示装置。
背景技术
[0002] 液晶显示装置是利用液晶分子的排列方向在电场的作用下发生变化的现象改变光源透光率的显示装置。由于具有显示质量好、体积小和功耗低的优点，液晶显示装置已经广泛地应用于诸如手机的移动终端和诸如平板电视的大尺寸显示面板中。现有市场上的液晶显示器大部分为投射式液晶显示器，其包括液晶面板及背光模组(backlight module)。液晶面板的工作原理是在两片平行的玻璃基板中间放置液晶分子，并在两片玻璃基板上施加驱动电压来控制液晶分子的旋转方向，对背光模组的发光进行调制产生画面。
[0003] 近些年来液晶显示装置的发展呈现出了高集成度、低成本的发展趋势，集成显示驱动逐渐成为平板显示技术的研究热点。所谓集成显示驱动电路是指将栅极驱动电路和源极驱动电路等外围电路采用开关管(Thin Film Transistor，TFT)实现并与像素开关管一起制作于TFT基板上。和传统的电路(IC)驱动方式相比，采用集成栅极驱动的方法不仅可以减少外围驱动芯片的数量及其压封程序、降低成本，而且使得显示器外围更加纤薄，使得显示器模组更加紧凑，机械和电学可靠性得以增强。
[0004] 液晶面板与驱动电路的基本工作原理为：栅极驱动电路通过与栅极线电连接的上拉晶体管向栅极线送出栅极驱动信号，依序将每一行的TFT打开，然后由源极驱动电路同时将一整行的像素单元充电到各自所需的电压，以显示不同的灰阶。即首先由第一行的栅极驱动电路通过上拉晶体管将第一行的薄膜晶体管打开，然后由源极驱动电路对第一行的像素单元进行充电。第一行的像素单元充好电时，栅极驱动电路便将该行薄膜晶体管关闭，然后第二行的栅极驱动电路通过其上拉晶体管将第二行的薄膜晶体管打开，再由源极驱动电路对第二行的像素单元进行充电。如此依序下去，当充好了最后一行的像素单元，便又重新对第一行的像素单元进行充电。
[0005] 但是，对大尺寸的液晶显示装置而言，其栅极驱动电路驱动的负载很大，且对显示的均一性要求较高，这样要求栅极驱动电路输出电压值较大且稳定的栅极驱动信号，现有技术一般采用增加栅极驱动电路中的开关元件、电容的数目和大小来解决上述的问题，但是上述方法不利于液晶显示装置的窄边框设计，且功耗大。
[0006] 因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
[0007] 有鉴于此，本发明的目的在于提供一种栅极驱动电路及显示装置，其能在输出电压值较大且稳定的栅极驱动信号的同时，有利于窄边框设计，且功耗小。
[0008] 根据本发明的一方面公开了一种栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于，每个所述栅极驱动单元包括：输入模块，与第一节点相连接，根据第一启动信号和第二启动信号，对第一节点进行充电；第一输出模块，与所述输入模块相连于所述第一节点，根据第一时钟信号产生本级传递信号；第二输出模块，与所述输入模块相连于所述第一节点，根据多个电压信号对应产生多个栅极驱动信号，以及在输出端提供所述栅极驱动信号；第一下拉模块，与所述第一节点相连接，在第三启动信号和第四启动信号的控制下将所述第一节点下拉至低电平信号；第二下拉模块，与所述第二输出模块相连，用于在第二时钟信号的控制下将所述本级栅极驱动信号下拉至低电平信号；以及稳定模块，与所述第一节点和输出端相连接，在所述第一时钟信号和所述第二时钟信号的控制下，将所述栅极驱动信号和所述本级传递信号维持于所述低电平信号。
[0010] 优选地，所述多个电压信号的占空比相等。
[0011] 优选地，所述电压信号至少包括第一电压信号和第二电压信号，所述第二输出模块根据所述第一电压信号产生第一栅极驱动信号；所述第二输出模块根据所述第二电压信号产生第二栅极驱动信号。
[0012] 优选地，所述输入模块包括：第一开关管，控制端接收所述第一启动信号，第一通路端接收所述第二启动信号，第二通路端与所述第一节点连接。
[0013] 优选地，所述第一输出模块包括：第二开关管，控制端与所述第一节点连接，第一通路端用于接收所述第一时钟信号，第二通路端用于产生本级传递信号；第一电容，连接于所述第二开关管的控制端与第二通路端之间。
[0014] 优选地，所述第一下拉模块包括：第三开关管，控制端用于接收所述第三启动信号，第一通路端与所述第一节点连接，第二通路端用于接收所述第四启动信号。
[0015] 优选地，所述稳定模块包括：第六开关管，控制端与所述第一节点连接，第一通路端连接至第二节点，第二通路端接收所述低电平信号；第八开关管，控制端用于接收所述第一时钟信号，第一通路端用于接收直流电压信号，第二通路端连接至所述第二节点；第五开关管，控制端连接至所述第二节点，第一通路端连接至所述第一节点，第二通路端用于接收所述低电平信号；第七开关管，控制端连接至所述第二节点，第一通路端连接至所述本级传递信号输出端，第二通路端用于接收所述低电平信号。
[0016] 优选地，所述稳定模块还包括：第四开关管，控制端用于接收所述第二时钟信号，第一通路端连接至所述本级传递信号输出端，第二通路端用于接收所述低电平信号。
[0017] 优选地，所述第二输出模块包括：第十一开关管，控制端连接至所述第一节点，第一通路端用于接收所述第一电压信号，第二通路端用于输出所述第一栅极驱动信号；第十二开关管，控制端连接至所述第一节点，第一通路端用于接收所述第二电压信号，第二通路端用于输出所述第二栅极驱动信号，其中，当所述第一电压信号为高电平时，所述第十一开关管导通，输出有效的所述第一栅极驱动信号；当所述第二电压信号为高电平时，所述第十二开关管导通，输出有效的所述第二栅极驱动信号。
[0018] 优选地，所述第二下拉模块包括：第九开关管，控制端接收所述第二时钟信号，第一通路端用于接收所述低电平信号，第二通路端连接至所述第十一开关管的第二通路端；第十开关管，控制端接收所述第二时钟信号，第一通路端连接至所述第十二开关管的第二通路端，第二通路端用于接收所述低电平信号，其中，所述第二时钟信号有效时，所述第九开关管和第十开关管导通，分别将所述低电平信号提供至第十一开关管和第十二开关管的第二通路端。
[0019] 根据本发明的另一方面，提供—种显示装置，其特征在于，包括：上述的栅极驱动电路，用于提供多个栅极驱动信号；数据驱动电路，用于提供多个灰阶数据；以及显示面板，所述显示面板包括排列成阵列的多个像素单元以及多条栅极线和多条数据线，所述显示面板经由所述多条栅极线接收所述多个栅极驱动信号，从而按行选择所述多个像素单元，以及经由所述多条数据线按列接收所述多个灰阶数据，从而提供给选定的像素单元以实现图像显示。
[0020] 本发明实施例的栅极驱动电路包括依次级联的多个栅极驱动单元，当其中一个栅极驱动单元进行像素充电时，仅对与其相隔一级的像素进行预充电，减少同时打开的栅极线的数量，减少了相邻的栅极驱动单元输出波形的交叠周期，可避免在显示时出现横纹的现象，提升显示装置的显示品质。
[0021] 在优选地实施例中，栅极驱动单元的传递信号和栅极驱动信号通过不同的模块输出，使得传递单元的负载降低，从而增强了电路信号传递的稳定性。
[0022] 在优选地实施例中，栅极驱动电路的每一级栅极驱动单元驱动多条栅极线，在满足栅极驱动电路驱动能力的前提下利于减少栅极驱动单元的数量，减少相应的版图布局面积，从而可以实现窄边框、低功耗显示装置。
[0024] 通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
[0025] 图1示出本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的结构示意图。
[0026] 图2示出本发明第一实施例的栅极驱动单元的电路示意图。
[0027] 图3示出根据本发明第二实施例的栅极驱动电路的结构示意图。
[0028] 图4示出本发明第二实施例的栅极驱动电路的工作时序图。
[0029] 图5示出根据本发明第二实施例的栅极驱动电路中的第n级栅极驱动单元的电路示意图。
[0030] 图6示出本发明第二实施例的栅极驱动单元的工作时序图。
具体实施方式
[0031] 以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
[0032] 在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
[0033] 本发明的栅极驱动电路(也称为移位寄存器)包括多级栅极驱动单元(也称为移位寄存单元)，每一级栅极驱动单元分别与显示面板上的每一行栅极线对应电性连接，从而将栅极驱动信号依序逐次施加到每一行栅极线上，栅极驱动单元之间的连接关系将在下文中做详细的阐述。
[0034] 图1示出本发明第一实施例的栅极驱动电路中的第n级栅极驱动单元的结构示意图。如图1所示，栅极驱动单元100包括输入模块110、第一下拉模块120、第一输出模块130、第二下拉模块140、第二输出模块150以及稳定模块160。
[0035] 输入模块110的输入端用于接收前级传递信号Zn-2和启动信号V3，输出端与第一节点Q连接，用于根据前级传递信号Zn-2对第一节点Q进行预充电。第一输出模块130与第一节点Q连接以根据第一节点Q的控制电压将接收到的时钟信号CLK1输出为本级传递信号Zn。第二输出模块150与第一节点Q连接以根据第一节点Q的控制电压将接收到的电压信号V1输出为本级栅极驱动信号Gn。第一下拉模块120用于接收后级传递信号Zn+2和启动信号V4，用于根据后级传递信号Zn+2将启动信号V4提供至第一节点Q以拉低第一节点Q的电位。第二下拉模块140与第二输出模块150连接，用于根据时钟信号CLK2将低电平信号VGL提供至第二输出模块150以将本级栅极驱动信号Gn拉低为低电平信号VGL。稳定模块160用于根据时钟信号CLK1和时钟信号CLK2交替将低电平信号VGL提供至第一节点Q和本级传递信号输出端。
[0036] 图2示出本发明第一实施例的栅极驱动单元的电路示意图。如图2所示，输入模块110包括第一开关管T1，第一开关管T1的控制端接收前级传递信号Zn-2，第一通路端接收启动信号V3，第二通路端与第一节点Q连接。
[0037] 第一输出模块130包括第二开关管T2和第一电容C1，第二开关管T2的控制端与第一节点Q连接，第一通路端用于接收时钟信号CLK1，第二通路端与输出端连接以输出本级传递信号Zn，第一电容C1连接于第二开关管T2的控制端和第二通路端之间。
[0038] 其中，第一电容C1为第二开关管T2的控制端和第二通路端之间的寄生电容。当然，本领域的技术人员可以理解的是，也可以在第二开关管T2的控制端和第二通路端之间设置独立存储电容，此时，第一电容C1为第二开关管T2的控制端和第二通路端之间的寄生电容和独立存储电容之和。
[0039] 第二输出模块150包括第十一开关管T11，第十一开关管T11的控制端与第一节点Q连接，第一通路端用于接收电压信号V1，第二通路端与输出端连接以输出本级栅极驱动信号Gn。
[0040] 第一下拉模块120包括第三开关管T3，第三开关管T3的控制端用于接收后级传递信号Zn+2，第一通路端与第一节点Q连接，第二通路端用于接收启动信号V4。当后级传递信号Zn+2为高电平时，第三开关管T3导通，将启动信号V4提供至第一节点Q以拉低第一节点Q的电位。应当注意，第一下拉模块120的结构不仅限于上述的结构，也可以是其他的多个开关管组合的结构，本领域的技术人员可以根据具体情况进行选择。
[0041] 第二下拉模块140包括第九开关管T9，第九开关管T9的控制端用于接收时钟信号CLK2，第一通路端用于接收低电平信号VGL，第二通路端与第十一开关管T11的第二通路端连接。当时钟信号CLK2为高电平时，第九开关管导通，将低电平信号VGL提供至第十一开关管T11的第二通路端。
[0042] 稳定模块160包括第四至第八开关管T4-T8，第四开关管T4的控制端接收时钟信号CLK2，第一通路端连接至本级传递信号输出端，第二通路端用于接收低电平信号VGL。当时钟信号CLK2为高电平时，第四开关管T4导通，将低电平信号VGL提供至本级传递信号输出端。第六开关管T6的控制端连接至第一节点Q，第一通路端连接至第二节点QB，第二通路端用于接收低电平信号VGL。第八开关管T8的控制端用于接收时钟信号CLK1，第一通路端用于接收直流信号VDC，第二通路端与第二节点QB连接。第五开关管T5的控制端连接至第二节点QB，第一通路端连接至第一节点Q，第二通路端接收低电平信号VGL。第七开关管T7的控制端连接至第二节点QB，第一通路端连接至本级传递信号输出端，第二通路端用于接收低电平信号VGL。
[0043] 在上述实施例中，栅极驱动单元的传递信号和栅极驱动信号通过不同的模块输出，使得传递单元的负载降低，从而增强了电路信号传递的稳定性。
[0044] 在本发明优选地实施例中，提供一种栅极驱动电路，包括多级栅极驱动单元，每一级栅极驱动单元分别与显示面板上的多行栅极线对应电性连接，将栅极驱动信号依序逐次施加到每一行栅极线上。
[0045] 图3示出本发明第二实施例的栅极驱动电路的结构示意图。根据本发明实施例的栅极驱动电路例如是集成栅极驱动电路(Gate Driver in Array，简写为GIA)，包括依次级联的多个栅极驱动单元200。该多个栅极驱动单元200分别与显示面板上的栅极线对应相连，经由栅极线按行选择显示面板上的像素单元。然后由源极驱动电路经由数据线按列提供相应的灰阶信号以实现图像显示。
[0046] 在本实施例中，每个栅极驱动单元与显示面板上的多个栅极线相连，以按行扫描所述多个栅极线。
[0047] 在优选的实施例中，本发明实施例的栅极驱动电路20为双侧结构，所述多个栅极驱动单元包括两组栅极驱动单元，所述两组栅极驱动单元分别级联设置于显示面板的左右两侧，包括第一部分20a和第二部分20b。
[0048] 每一级栅极驱动单元都包括第一启动信号输入端、第二启动信号输入端、第三启动信号输入端、第四启动信号输入端、第一时钟信号输入端、第二时钟信号输入端、低电平信号输入端、直流信号输入端、第一电压信号输入端、第二电压信号输入端、本级传递信号输出端以及本级栅极驱动信号输出端，本级栅极驱动信号输出端用于驱动显示面板210的像素单元。对于位于显示面板左侧的栅极驱动单元，其第一时钟信号输入端和第二时钟信号输入端分别与多条时钟线相连以接收时钟信号CLK1_L和CLK2_L；对于位于显示面板右侧的栅极驱动单元，其第一时钟信号输入端和第二时钟信号输入端分别与多条时钟信线相连以接收时钟信号CLK1_R和CLK2_R。
[0049] 当栅极驱动单元为第一级栅极驱动单元时，所述栅极驱动单元的第一启动信号输入端用于输入启动信号STV1_L。
[0050] 当极驱动单元为第二级栅极驱动单元时，所述栅极驱动单元的第一启动信号输入端用于输入启动信号STV1_R。
[0051] 当栅极驱动单元为第三级至第n-2级栅极驱动单元中任一栅极驱动单元时，所述栅极驱动单元的第一启动信号输入端电性连接至第i-2级栅极驱动单元的本级传递信号输出端。栅极驱动单元的第三启动信号输入端电性连接至第i+2级栅极驱动单元的本级传递信号输出端。
[0052] 当栅极驱动单元为第n级或第n-1级栅极驱动单元时，所述栅极驱动单元的第一启动信号输入端电性连接至第i-2级栅极驱动单元的本级传递信号输出端，所述栅极驱动单元的第三启动信号输入端用于输入启动信号STV2_L或STV2_R。
[0053] 每一级栅极驱动单元的第二启动信号输入端和第四启动信号输入端用于分别接收启动信号V3和启动信号V4。低电平信号输入端用于接收低电平信号VGL，直流信号输入端用于接收直流信号VDC。
[0054] 优选地，每一级栅极驱动单元输出多个栅极驱动信号，如图3所示，第一级栅极驱动单元输出栅极驱动信号G1和G2，第二级栅极驱动单元输出栅极驱动信号G3和G4，第三级栅极驱动单元输出栅极驱动信号G5和G6，以此类推。
[0055] 需要说明的是，虽然在上述实施例中以每一级栅极驱动单元驱动两条栅极线为例进行说明，但是，本发明不以此为限制，本领域的技术人员可以在满足驱动负载的前提下，根据具体情况选择每一级栅极驱动单元驱动栅极线的数量。
[0056] 本发明实施例的栅极驱动电路每一级栅极驱动单元驱动两条栅极线，相对于现有技术的栅极驱动电路减少了一半数量的栅极驱动单元，从而可以减少相应的版图布局面积，从而可以实现窄边框、低功耗显示装置。
[0057] 应当注意，尽管在该实施例中描述了采用双侧结构的栅极驱动电路，然而本发明不限于此。在应用于单侧结构的栅极驱动电路时，本发明的栅极驱动电路也可以减少栅极驱动单元的数量，获得减少版图面积的有益效果。
[0058] 图4示出本发明第二实施例的栅极驱动电路的工作时序图。
[0059] 如图4所示，时钟信号CLK1_L-CLK2_R均为方波信号，占空比为1/2，启动信号STV1_L-STV2_R为单脉冲信号，电压信号V1和V2为占空比1/2的交变信号。
[0060] 参见图3，栅极驱动电路的第一部分和第二部分的主路径上都包括用于传输启动信号STV1_L-STV2_R、时钟信号CLK1_L-CLK2_R以及电压信号V1和V2的信号线。启动信号STV1_R在启动信号STV1_L的下降沿启动，启动信号STV2_R在启动信号STV2_L的下降沿启动。时钟信号CLK1_L-CLK2_R之间相位依次延后1/4个时钟周期。电压信号V2在电压信号V1的下降沿启动，相位延后1/2个时钟周期。此外，电压信号V1和电压信号V2的高电平持续时间为分别为半帧画面的显示时间，电压信号V1和电压信号V2的高电平持续时间之和为一帧的显示时间。
[0061] 在本实施例中，栅极驱动电路采用隔行扫描的方式，在每一帧的前半帧扫描奇数行的栅极线，在后半帧扫描偶数行的栅极线，如图4所示。当然，在本发明其他实施例中，在每一帧的前半帧扫描偶数行的栅极线，在后半帧扫描奇数行的栅极线，本发明不以此为限制。
[0062] 图5示出根据本发明第二实施例的栅极驱动电路中的第n级栅极驱动单元的电路示意图。
[0063] 如图5所示，栅极驱动单元200包括输入模块210、第一下拉模块220、第一输出模块230、第二下拉模块240、第二输出模块250以及稳定模块260。
[0064] 输入模块210包括第一开关管T1，第一开关管T1的控制端接收前级传递信号Zn-2，第一通路端接收启动信号V3，第二通路端与第一节点Q连接。
[0065] 第一输出模块230包括第二开关管T2和第一电容C1，第二开关管T2的控制端与第一节点Q连接，第一通路端用于接收时钟信号CLK1，第二通路端与输出端连接以输出本级传递信号Zn，第一电容C1连接于第二开关管T2的控制端和第二通路端之间。
[0066] 其中，第一电容C1为第二开关管T2的控制端和第二通路端之间的寄生电容。当然，本领域的技术人员可以理解的是，也可以在第二开关管T2的控制端和第二通路端之间设置独立存储电容，此时，第一电容C1为第二开关管T2的控制端和第二通路端之间的寄生电容和独立存储电容之和。
[0067] 第二输出模块250包括第十一开关管T11和第十二开关管T12，第十一开关管T11的控制端与第一节点Q连接，第一通路端用于接收电压信号V1，第二通路端与输出端连接以输出栅极驱动信号Gn。第十二开关管T12的控制端与第一节点Q连接，第一通路端用于接收电压信号V2，第二通路端与输出端连接以输出栅极驱动信号Gn+1。
[0068] 第一下拉模块220包括第三开关管T3，第三开关管T3的控制端用于接收后级传递信号Zn+2，第一通路端与第一节点Q连接，第二通路端用于接收启动信号V4。当后级传递信号Zn+2为高电平时，第三开关管T3导通，将启动信号V4提供至第一节点Q以拉低第一节点Q的电位。应当注意，第一下拉模块220的结构不仅限于上述的结构，也可以是其他的多个开关管组合的结构，本领域的技术人员可以根据具体情况进行选择。
[0069] 第二下拉模块240包括第九开关管T9和第十开关管T10，第九开关管T9的控制端用于接收时钟信号CLK2，第一通路端用于接收低电平信号VGL，第二通路端与第十一开关管T11的第二通路端连接。第十开关管T10的控制端用于接收时钟信号CLK2，第一通路端用于接收低电平信号VGL，第二通路端与地十二开关管T12的第二通路端连接。当时钟信号CLK2为高电平时，第九开关管T9和第十开关管T10导通，将低电平信号VGL提供至第十一开关管T11和第十二开关管T12的第二通路端。
[0070] 稳定模块260包括第四至第八开关管T4-T8，第四开关管T4的控制端接收时钟信号CLK2，第一通路端连接至本级传递信号输出端，第二通路端用于接收低电平信号VGL。当时钟信号CLK2为高电平时，第四开关管T4导通，将低电平信号VGL提供至本级传递信号输出端。第六开关管T6的控制端连接至第一节点Q，第一通路端连接至第二节点QB，第二通路端用于接收低电平信号VGL。第八开关管T8的控制端用于接收时钟信号CLK1，第一通路端用于接收直流信号VDC，第二通路端与第二节点QB连接。第五开关管T5的控制端连接至第二节点QB，第一通路端连接至第一节点Q，第二通路端接收低电平信号VGL。第七开关管T7的控制端连接至第二节点QB，第一通路端连接至本级传递信号输出端，第二通路端用于接收低电平信号VGL。
[0071] 图6示出本发明第二实施例的栅极驱动单元的工作时序图。以下参照图5和图6对本发明第二实施例的栅极驱动单元的工作原理进行详细的说明。
[0072] 在第一阶段，当前级传递信号Zn-2由低电平变为高电平时，第一开关管T1导通，第一开关管T1将启动信号V3提供给第一节点Q，启动信号V3为直流高电平，对第一节点Q进行预充电，第一节点Q的电位由低电平变为高电平，导通第六开关管T6，第六开关管T6将低电平信号VGL分别提供给第二节点QB，将第二节点QB的电位拉低为低电平，第四开关管T4、第五开关管T5以及第七开关管T7关断。
[0073] 在第二阶段，当时钟信号CLK1由低电平升高为高电平时，借由第一电容C1的自举作用，第一节点Q的电位继续升高，因第二开关管T2、第十一开关管T11以及第十二开关管T12在第一阶段已经被打开，所以在第二阶段第二开关管T2、第十一开关管T11以及第十二开关管T12充分导通，经由第二开关管T2输出本级传递信号Zn。在上半帧，因为电压信号V1为高电平，电压信号V2为低电平，因此栅极驱动单元经由第十一开关管T11输出栅极驱动信号Gn；在下半帧，电压信号V1变为低电平，电压信号V2变为高电平，则此时栅极驱动单元经由第十二开关管T12输出栅极驱动信号Gn+1。
[0074] 需要说明的是，在本发明中，可以直接采用第二开关管T2的控制端和第二通路端之间的寄生电容作为第一电容C1，或者为了提升上拉效果，还可以在第二开关管T2的控制端与第二通路端之间设置独立存储电容。其中，该独立存储电容与第二开关管T2的寄生电容并联缸筒作为第一电容C1，即第一电容C1等于第二开关管T2的控制端和第二通路端之间的寄生电容与独立存储电容之和。
[0075] 在第三阶段，当时钟信号CLK1变为低电平时，通过第二开关管T2将输出波形拉低为低电平，同时通过第一电容C1的耦合作用将第一节点Q的电位拉低。当后级传递信号Zn+2由低电平变为高电平时，第三开关管T3导通，第三开关管T3将启动信号V4提供给第一节点Q，启动信号V4为直流低电平，因此将第一节点Q的电位拉低为低电平。
[0076] 在第四阶段，当时钟信号CLK1和时钟信号CLK2交替由低电平变为高电平时，稳定模块260和第二下拉模块240交替打开，使得第一节点Q、栅极驱动信号输出端和本级传递信号输出端的电位稳定为低电平。具体的，当时钟信号CLK1为高电平时，第八开关管T8导通，第八开关管T8将直流电压信号VDC提供至第二节点QB，第二节点QB为高电平，第五和第七开关管T5和T7导通，分别将低电平信号VGL提供至第一节点Q和本级传递信号输出端。当时钟信号CLK2为高电平时，第九开关管T9和第十开关管T10导通，第九开关管T9和第十开关管T10分别将低电平信号VGL提供至第十一开关管T11和第十二开关管T12的第二通路端，将栅极驱动信号Gn和栅极驱动信号Gn+1维持在低电平状态。
[0077] 需要说明的是，第一至第十二开关管T1-T12可以采用例如非晶硅TFT、氧化物TFT或者低温多晶硅N-TFT等开关元件而实现。例如在本发明实施例中，第一至第十二开关管T1-T12均为N型薄膜晶体管，且各个晶体管的第一通路端与第二通路端可以互换(即漏极和源极可以互换)，但是本发明的实现不限于此。
[0078] 综上所述，本发明实施例的栅极驱动电路包括依次级联的多个栅极驱动单元，当其中一个栅极驱动单元进行像素充电时，仅对与其相隔一级的像素进行预充电，减少同时打开的栅极线的数量，减少了相邻的栅极驱动单元输出波形的交叠周期，可避免在显示时出现横纹的现象，提升显示装置的显示品质。
[0079] 在优选地实施例中，栅极驱动单元的传递信号和栅极驱动信号通过不同的模块输出，使得传递单元的负载降低，从而增强了电路信号传递的稳定性。
[0080] 在优选地实施例中，栅极驱动电路的每一级栅极驱动单元驱动多条栅极线，在满足栅极驱动电路驱动能力的前提下利于减少栅极驱动单元的数量，减少相应的版图布局面积，从而可以实现窄边框、低功耗显示装置。
[0081] 同样地，采用上述栅极驱动单元的显示装置的功耗也能被有效地降低。
[0082] 应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 调亮调色的LED驱动电路 | 2020-05-08 | 900 |
| 一种不间断电源及其电池组升降压电路 | 2020-05-08 | 644 |
| 恒流恒压隔离电源及应用其的低压电阻限流型光源 | 2020-05-08 | 65 |
| 智能精密配电柜 | 2020-05-11 | 32 |
| 一种超声前端电路及眼科B超系统 | 2020-05-08 | 317 |
| 栅极驱动装置及电子设备 | 2020-05-08 | 745 |
| 一种容量高的负极材料、制备方法及锂离子电池 | 2020-05-11 | 798 |
| 一种带门控的PMT驱动控制电路 | 2020-05-08 | 534 |
| 无缝拼接屏 | 2020-05-08 | 726 |
| 一种用于真空喷涂机的双行程闸门 | 2020-05-08 | 284 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
五极管热门专利
QQ群二维码
意见反馈
意见反馈