一种阵列基板、其测试方法、显示面板及显示装置专利检索-五极管电子零件及设备专利检索查询-专利查询网

一种阵列基板、其测试方法、显示面板及显示装置

阅读：105发布：2024-02-07

专利汇可以提供一种阵列基板、其测试方法、显示面板及显示装置专利检索，专利查询，专利分析的服务。并且本发明公开了一种阵列基板、其测试方法、显示面板及显示装置，包括N条数据输入线，N个分别与各数据输入线相连的数据信号输入端子，测试控制端子，N个与各数据输入线一一对应的测试模块，以及第一测试信号输出端子；第M个测试模块，用于在加载于测试控制端子的信号以及加载于第M+1条数据输入线上的信号的控制下，将加载于第M条数据输入线上的信号提供给第一测试信号输出端子。上述结构可以对每条数据输入线单独测试，在第一测试信号输出端子处连接测试设备，即可对每条数据输入线的信号进行测试。对数据输入线的电学测试不再受测试位置的局限，测试方法简单快速，不需要破坏阵列基板上的绝缘层。，下面是一种阵列基板、其测试方法、显示面板及显示装置专利的具体信息内容。

权利要求

1.一种阵列基板，其特征在于，包括：显示区域和与所述显示区域相邻的非显示区域；
所述非显示区域包括：电路区以及与所述电路区相邻的测试区；
所述电路区包括：N条数据输入线，N个分别与各所述数据输入线相连的数据信号输入端子，测试控制端子，以及N个与各所述数据输入线一一对应的测试模块；所述测试区包括：
第一测试信号输出端子；
第M个所述测试模块，用于在加载于所述测试控制端子的信号以及加载于第M+1条所述数据输入线上的信号的控制下，将加载于第M条所述数据输入线上的信号提供给所述第一测试信号输出端子；
其中，1≤M≤N，且M和N均为正整数。
2.如权利要求1所述的阵列基板，其特征在于，第M个所述测试模块，包括：第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极连接所述测试控制端子，所述第一开关晶体管的第一极连接第M条所述数据输入线，所述第一开关晶体管的第二极连接所述第二开关晶体管的第一极；所述第二开关晶体管的控制极连接第M+1条所述数据输入线，所述第二开关晶体管的第二极连接所述第一测试信号输出端子。
3.如权利要求1所述的阵列基板，其特征在于，所述电路区还包括：第一输出信号线；所述测试区还包括：第二测试信号输出端子；
所述测试控制端子通过所述第一输出信号线与所述第二测试信号输出端子相连。
4.如权利要求1所述的阵列基板，其特征在于，所述电路区还包括：与各所述测试模块一一对应的第三开关晶体管，第一开关控制信号端子；第二输出信号线；所述测试区还包括：第三测试信号输出端子；
所述第一开关控制信号端子通过所述第二输出信号线与所述第三测试信号输出端子相连；
第M个所述第三开关晶体管的控制极连接所述第一开关控制信号端子，所述第三开关晶体管的第一极连接所述第M条数据输入线，所述第三开关晶体管的第二极连接所述第一测试信号输出端子。
5.如权利要求1所述的阵列基板，其特征在于，所述电路区还包括：第四开关晶体管，第二开关控制信号端子，测试信号输入端子，第三输出信号线，以及第四输出信号线；所述测试区还包括：第四测试信号输出端子；
所述第二开关控制信号端子通过所述第三测试信号线与所述第四测试信号输出端子相连；
所述第四开关晶体管的控制极连接所述第二开关控制信号端子，所述第四开关晶体管的第一极连接所述测试信号输入端子，所述第四开关晶体管的第二极通过所述第四输出信号线连接所述第一测试信号输出端子。
6.一种基于如权利要求1-5任一项所述的阵列基板的测试方法，其特征在于，包括：
对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+
1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号，控制第M条数据输入线的信号提供给第一测试信号输出端子；
检测所述第一测试信号输出端子的信号；
其中，1≤M≤N，且M和N均为正整数。
7.如权利要求6所述的测试方法，其特征在于，所述阵列基板还包括：第三开关晶体管，所述测试方法还包括：
在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第一控制信号端子加载第四控制信号，控制所述第三开关晶体管关闭。
8.如权利要求6所述的测试方法，其特征在于，所述阵列基板还包括：第四开关晶体管，所述测试方法还包括：
在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第二控制信号端子加载第五控制信号，控制所述第四开关晶体管关闭。
9.一种显示面板，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。

说明书全文

一种阵列基板、其测试方法、显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域，尤其涉及一种阵列基板、其测试方法、显示面板及显示装置。

背景技术

[0002] 随着显示技术不断革新，显示面板制造工艺日益精细化，显示面板中信号线的线宽要求越来越精细，由于制作工艺的复杂程度增加，使得制作完成的显示面板可能存在诸多不良，造成这些不良的原因可能是显示芯片输出异常，扇出区线路受损，数据选择器(Multiplexer)受损，显示区域线路受损或静电保护电路异常等。而上述原因均需要以测试数据线的信号作为分析依据。

[0003] 目前，对显示面板的数据信号线的测试方式有两种，第一种是制作仿真数据信号线(Dummy Source)，并连接测试端子，对仿真数据信号线的信号进行测试，但这种设计只能测试周边数据信号线的信号，不能测试显示面板中全部线路。第二种是使用激光探针台，将数据信号线上的绝缘层用激光轰击去掉，再使用探针连接示波器去测试，但这种测试方法为破坏性测试，而且成功率不足70％。因此，提供一种操作性强且可以测试显示面板全部线路的测试方案为亟待解决的问题。

发明内容

[0004] 本发明提供了一种阵列基板、其测试方法、显示面板及显示装置，用以对阵列基板中的全部数据信号线进行信号测试。

[0005] 第一方面，本发明提供一种阵列基板，包括：显示区域和与所述显示区域相邻的非显示区域；所述非显示区域包括：电路区以及与所述电路区相邻的测试区；

[0006] 所述电路区包括：N条数据输入线，N个分别与各所述数据输入线相连的数据信号输入端子，测试控制端子，以及N个与各所述数据输入线一一对应的测试模块；所述测试区包括：第一测试信号输出端子；

[0007] 第M个所述测试模块，用于在加载于所述测试控制端子的信号以及加载于第M+1条所述数据输入线上的信号的控制下，将加载于第M条所述数据输入线上的信号提供给所述第一测试信号输出端子；

[0008] 其中，1≤M≤N，且M和N均为正整数。

[0009] 在一种可能的实现方式中，在本发明提供的上述阵列基板中，第M个所述测试模块，包括：第一开关晶体管和第二开关晶体管；

[0010] 所述第一开关晶体管的控制极连接所述测试控制端子，所述第一开关晶体管的第一极连接第M条所述数据输入线，所述第一开关晶体管的第二极连接所述第二开关晶体管的第一极；所述第二开关晶体管的控制极连接第M+1条所述数据输入线，所述第二开关晶体管的第二极连接所述第一测试信号输出端子。

[0011] 在一种可能的实现方式中，在本发明提供的上述阵列基板中，所述电路区还包括：第一输出信号线；所述测试区还包括：第二测试信号输出端子；

[0012] 所述测试控制端子通过所述第一输出信号线与所述第二测试信号输出端子相连。

[0013] 在一种可能的实现方式中，在本发明提供的上述阵列基板中，所述电路区还包括：与各所述测试模块一一对应的第三开关晶体管，第一开关控制信号端子；第二输出信号线；
所述测试区还包括：第三测试信号输出端子；

[0014] 所述第一开关控制信号端子通过所述第二输出信号线与所述第三测试信号输出端子相连；

[0015] 第M个所述第三开关晶体管的控制极连接所述第一开关控制信号端子，所述第三开关晶体管的第一极连接所述第M条数据输入线，所述第三开关晶体管的第二极连接所述第一测试信号输出端子。

[0016] 在一种可能的实现方式中，在本发明提供的上述阵列基板中，所述电路区还包括：第四开关晶体管，第二开关控制信号端子，测试信号输入端子，第三输出信号线，以及第四输出信号线；所述测试区还包括：第四测试信号输出端子；

[0017] 所述第二开关控制信号端子通过所述第三测试信号线与所述第四测试信号输出端子相连；

[0018] 所述第四开关晶体管的控制极连接所述第二开关控制信号端子，所述第四开关晶体管的第一极连接所述测试信号输入端子，所述第四开关晶体管的第二极通过所述第四输出信号线连接所述第一测试信号输出端子。

[0019] 第二方面，本发明提供一种基于上述任一阵列基板的测试方法，包括：

[0020] 对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号，控制第M条数据输入线的信号提供给第一测试信号输出端子；

[0021] 检测所述第一测试信号输出端子的信号；

[0022] 其中，1≤M≤N，且M和N均为正整数。

[0023] 在一种可能的实现方式中，在本发明提供的上述测试方法中，所述阵列基板还包括：第三开关晶体管，所述测试方法还包括：

[0024] 在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第一控制信号端子加载第四控制信号，控制所述第三开关晶体管关闭。

[0025] 在一种可能的实现方式中，在本发明提供的上述测试方法中，所述阵列基板还包括：第四开关晶体管，所述测试方法还包括：

[0026] 在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第二控制信号端子加载第五控制信号，控制所述第四开关晶体管关闭。

[0027] 第三方面，本发明提供一种显示面板，包括上述任一阵列基板。

[0028] 第四方面，本发明提供一种显示装置，包括上述显示面板。

[0029] 本发明有益效果如下：

[0030] 本发明提供的阵列基板、其测试方法、显示面板及显示装置，包括：显示区域和与显示区域相邻的非显示区域；非显示区域包括：电路区以及与电路区相邻的测试区；电路区包括：N条数据输入线，N个分别与各数据输入线相连的数据信号输入端子，测试控制端子，以及N个与各数据输入线一一对应的测试模块；测试区包括：第一测试信号输出端子；第M个测试模块，用于在加载于测试控制端子的信号以及加载于第M+1条数据输入线上的信号的控制下，将加载于第M条数据输入线上的信号提供给第一测试信号输出端子；其中，1≤M≤N，且M和N均为正整数。本发明实施例提供的上述阵列基板结构可以对每条数据输入线单独测试，最终实现全部数据输入线的电学测试。其中，测试模块连接在相邻的两根数据输入线之间，在加载在测试控制端子的信号以及加载在相邻数据输入线的信号的控制下可以将对应的数据输入线的测试信号提供给第一测试信号输出端子。由此，只需要在第一测试信号输出端子处连接测试设备，即可对每条数据输入线的信号进行测试。对数据输入线的电学测试不再受测试位置的局限，测试方法简单快速，不需要破坏阵列基板上的绝缘层。附图说明

[0031] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

[0032] 图1为本发明实施例提供的阵列面板的结构示意图之一；

[0033] 图2为本发明实施例提供的阵列面板的结构示意图之二；

[0034] 图3为本发明实施例提供的阵列面板的结构示意图之三；

[0035] 图4为本发明实施例提供的阵列面板的结构示意图之四；

[0036] 图5为本发明实施例提供的阵列基板的非显示区的版图；

[0037] 图6为本发明实施例提供的测试模块的截面结构示意图；

[0038] 图7为本发明实施例提供的信号线连接关系示意图；

[0039] 图8为本发明实施例提供的测试信号输出端子的截面结构示意图；

[0040] 图9为本发明实施例提供的阵列基板的测试区的版图；

[0041] 图10为本发明实施例提供的测试区电路连接关系示意图；

[0042] 图11为本发明实施例提供的阵列基板的测试方法的流程图。

具体实施方式

[0043] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

[0044] 下面结合附图详细介绍本发明具体实施例提供的阵列基板、其测试方法、显示面板及显示装置。

[0045] 如图1所示，本发明实施例提供的阵列基板，包括：显示区域AA以及与显示区域AA相信的非显示区域BB。进一步地，非显示区域BB还包括：电路区B1以及与电路区B1相邻的测试区B2。

[0046] 其中，电路区B1包括：N条数据输入线10，N个分别与各数据输入线10相连的数据信号输入端子Data，测试控制端子ST，以及N个与各数据输入线10一一对应的测试模块20；测试区B2包括：第一测试信号输出端子ctd。

[0047] 本发明实施例提供的上述阵列基板中的测试模块的作用均相同，以第M个测试模块为例来说，第M个测试模块，用于在加载于测试控制端子ST的信号以及加载于第M+1条数据输入线上的信号的控制下，将加载于第M条数据输入线上的信号提供给第一测试信号输出端子ctd；其中，1≤M≤N，且M和N均为正整数。

[0048] 具体地，如图1所示，本发明实施例提供的上述阵列基板，每条数据输入线通过多路选通器(Multiplexer，简称MUN)与显示区域的数据信号线10’连接，那么驱动芯片(驱动IC)输出的信号可由数据输入线传输线各数据信号线10’。那么只要检测出每条数据输入线10上所加载的信号是否异常，对于判定驱动IC、扇出走线以及绑定区域内走线是否异常提供判断依据。

[0049] 采用本发明实施例提供的上述阵列基板的结构，可以对每条数据输入线单独测试，最终实现全部数据输入线的电学测试。其中，测试模块连接在相邻的两根数据输入线之间，在加载在测试控制端子的信号以及加载在相邻数据输入线的信号的控制下可以将对应的数据输入线的测试信号提供给第一测试信号输出端子。由此，只需要在第一测试信号输出端子处连接测试设备，即可对每条数据输入线的信号进行测试。值得说明的是，最后一条数据输入线对应的测试模块可以连接最后一条数据输入线以及第一条数据输入线，且在加载在测试控制端子的信号以及加载在第一条数据输入线的信号的控制下将最后一条数据输入线的测试信号提供给第一测试信号输出端子进行电学测试。本发明实施例提供的上述阵列基板电路区的结构对数据输入线的电学测试不再受测试位置的局限，测试方法简单快速，不需要破坏阵列基板上的绝缘层。相对现有的电学测试，本发明实施例采用上述阵列基板的结构对数据输入线的电学测试在不良解析方面，例如线类不良，可以节省60％以上的时间。对于产品开发者来讲，这种可以测试产品内部数据线信号的方法，可以更快更好的评估、检测产品性能。

[0050] 在具体实施时，如图2所示，各测试模块的具体结构相同，以第M个测试模块为例，第M个测试模块20，包括：第一开关晶体管T1和第二开关晶体管T2；第一开关晶体管T1的控制极连接测试控制端子ST，第一开关晶体管T1的第一极连接第M条数据输入线，第一开关晶体管T1的第二极连接第二开关晶体管T2的第一极；第二开关晶体管T2的控制极连接第M+1条数据输入线，第二开关晶体管T2的第二极连接第一测试信号输出端子ctd。

[0051] 具体地，在进行数据输入线的信号测试时，在确认检测的第M条数据输入线的传输信号后，可以通过驱动IC向测试控制端子输出第一控制信号以使第一开关晶体管处于导通状态，同时向第M+1条数据输入线输出第二控制信号以使第二开关晶体管处于导通状态，此时向第M条数据输入线输出正常的测试信号，则可以使第M条数据输入线与第一测试信号输出端子之间形成通路，那么通过示波器连接第一测试信号输出端子就可以测试到第M条数据输入线的信号。与此同时，可以向除第M条以及第M+1条数据输入线以外的其余数据输入线输出第三控制信号以使其余数据输入线对应的测试模块中的第二晶体管均处于关闭状态，这样就可以对第M条数据输入线的信号单独测试，不受其它数据输入线的干扰。对于阵列基板中的每条数据输入线可以重复上述测试方法，由此对阵列基板中的每条数据输入线的信号单独测试。

[0052] 进一步地，如图2所示，电路区B1还包括：第一输出信号线11；测试区B2还包括：第二测试信号输出端子st；测试控制端子ST通过第一输出信号线11与第二测试信号输出端子st相连。

[0053] 第一输出信号线11可以连接各测试模块20中第一开关晶体管的控制极，通过将测试控制端子ST通过第一输出信号线11与第二测试信号输出端子st相连，那么通过示波器检测第二测试信号输出端子st的信号，即可以检测出测试控制端子ST输出信号是否正常。

[0054] 在本发明实施例提供的上述阵列基板中，如图3所示，电路区B1还包括：与各所述测试模块一一对应的第三开关晶体管T3，第一开关控制信号端子CTSW1；第二输出信号线12；测试区B2还包括：第三测试信号输出端子ctsw1；第一开关控制信号端子CTSW1通过第二输出信号线12与第三测试信号输出端子ctsw1相连；第M个第三开关晶体管T3的控制极连接第一开关控制信号端子CTSW1，第三开关晶体管T3的第一极连接第M条数据输入线，第三开关晶体管T3的第二极连接第一测试信号输出端子ctd。

[0055] 在实际应用中，对数据输入线的信号测试可以在点灯测试之后进行，上述第一开关控制信号端子CTSW1以及第二输出信号线12均可为在点灯测试时设置的开关控制信号端子和信号线。在现有的测试方法中，是通过第一开关控制信号端子CTSW1控制各第三开关晶体管导通，再依次向各数据输入信号端子加载数据信号以测试每条数据输入线上的信号。然而采用这种方式在驱动IC异常输出信号有误时，由于各第三开关晶体管均处于导通状态，每条数据输入线所对应的数据信号输入端子均有可能加载错误的数据信号，所有的数据信号均会提供至第一测试信号输出端子ctd，那么在第一测试信号输出端子ctd所检测到的信号则不能清楚是哪条数据输入线上的信号错误。因此在本发明实施例中，设置测试模块连接于相邻的两条数据输入线之间，在点灯测试结束之后，对各数据输入线的信号进行测试时，对第一开关控制信号端子CTSW1加载第四控制信号以使各测试模块对应的第三开关晶体管均处于关闭状态，那么加载于各数据输入线的信号则受控于测试模块中的第一开关晶体管以及第二开关晶体管，而不会造成由于各第三开关晶体管导通各数据输入线的信号均向第一测试信号输出端子ctd输出，造成测试信号的混淆的问题。

[0056] 进一步地，如图4所示，电路区B1还包括：第四开关晶体管T4，第二开关控制信号端子CTSW2，测试信号输入端子CTD，第三输出信号线13，以及第四输出信号线14；测试区B2还包括：第四测试信号输出端子ctsw2；第二开关控制信号端子CTSW2通过第三测试信号线13与第四测试信号输出端子ctsw2相连；第四开关晶体管T4的控制极连接第二开关控制信号端子CTSW2，第四开关晶体管T4的第一极连接测试信号输入端子CTD，第四开关晶体管T4的第二极通过第四输出信号线14连接第一测试信号输出端子ctd。

[0057] 在具体实施时，可使驱动IC向第二开关控制信号端子CTSW2施加第五控制信号以使第四开关晶体管处于状态。避免驱动IC向测试信号输入端子CTD加载的信号对测试产生影响。而开关晶体管处于浮接状态时相比于处于关闭状态来说，会产生将大的漏电信号，为了避免开关晶体管漏电对测试信号的影响，向第二开关控制信号端子CTSW2施加第五控制信号以使第四开关晶体管处于状态。

[0058] 本发明实施例提供的上述阵列基板中包括各开关晶体管可为薄膜晶体管，这些薄膜晶体管可与驱动电路中的各薄膜晶体管同时形成。薄膜晶体管可选用P型晶体管或N型晶体管，在此不做限定。阵列基板的非显示区域版图如图5所示，第一输出信号线11、第二输出信号线12、第三输出信号线13以及第四输出信号线14可同层形成，各开关晶体管的控制极可与各输出信号线同层形成。各数据输入线10可形成在位于各输出信号线之上的金属层，数据输入线与输出信号线需要连接时，可采用过孔进行连接。

[0059] 当阵列基板中的驱动晶体管以及测试模块中的开关晶体管均采用薄膜晶体管时，可将测试模块中的薄膜晶体管的宽长比与驱动电路中驱动晶体管的宽长比设置一致，以保证薄膜晶体管的性能一致，避免由于晶体管性能差异影响的测试信号的准确性。

[0060] 其中，第二开关晶体管T2和第三开关晶体管T3的结构如图6所示，其制作工艺可采用低温多晶体硅工艺，在衬底基板21上形成缓冲层22，在缓冲层上形成有源层P的图形，在有源层P上覆盖栅绝缘层23，在栅绝缘层23上形成栅极(G1和G2)的图形，在栅极上形成层间绝缘层24，在层间绝缘层24上形成暴露有源层的过孔，在层间绝缘层24上形成源漏电极(S1、D1、S2、D2)的图形，在源漏电极上形成平坦层25，在平坦层25上形成保护层26。阵列基板上的各薄膜晶体管可采用双栅结构，提高响应速度以及避免过大漏电流。

[0061] 如图7所示，栅极金属层Gate中的信号线与源漏金属层SD可以通过过孔进行连接，例如，在如图5所示的版图中，开关晶体管的源漏极与输出信号线之间的连接均可采用如图7所示的连接关系，这些连接过孔可在形成源漏电极的接触电极的过孔时同时形成。其具体的制作工艺步骤与上述类似，此外不再赘述。

[0062] 测试区的各测试信号端子(ET Pad)的截面结构如图8所示，其制作过程可与上述的制作流程基本一致，不同之处在于，形成于源漏金属层SD与栅极金属层Gate之间的过孔相比于电路区的过孔的数量更多，这样可以使测试区的金属层接触更好，在形成平坦层25和保护层26之后，可对测试区进行刻蚀，暴露源漏金属层，在源漏金属层上形成导电层27的图形，该导电层可采用ITO等透明导电材料进行制作，在进行电学测试时，可将示波器的夹具与导电层27相接触，以测试各数据输入线的信号。

[0063] 由于本发明实施例提供的阵列基板，在电路区增设测试模块，因此在测试区相应地需要增加对于测试控制信号以及第一开关控制信号的信号输出端子，如图9所示，可以在现有的测试区结构的基础上增加两个信号输出端子st和ctsw2。除此之外，如图9所示，还包括：柔性电路板(Flexible Printed Circuit，简称FPC)连接端子1，银浆连接端子2，测试信号输出端子3(即现有的电学测试端子)，对位标记4，绑定区连接端子5，扇出走线6。各连接端子的作用与现有技术中的作用相同，此处不再赘述。

[0064] 同样地，由于电路区以及测试区的变更，则在点灯治具上也需要作出相应的变更，如图10所示，点灯治具上可对于新增的两个信号输出端子额外设置两个接触探针，用于提供点灯测试信号。

[0065] 在实际应用中，对显示面板的电学测试可包括下表中的三种模式。

[0066]

[0067] 首先在制作完成显示面板，未绑定驱动IC之前，由信号源PG提供测试信号向显示面板的各数据信号线输出，对显示面板进行点灯电学测试(Cell ET)，检测显示面板是否存在坏点。在显示面板点灯测试未发生异常之后绑定驱动IC，再进行模组电学测试(Module ET)，由驱动IC提供测试信号。在模组电学测试未产生异常之后可再进行本发明实施例提供的上述数据输入线的电学测试(Test ET)，测试各数据输入线的信号是否异常。上述三种电学测试模式对于各信号端子的加载电压如上表所示。

[0068] 下面对基于本发明实施例提供的上述阵列基板的测试方法进行具体介绍，如图11所示，本发明实施例提供的测试方法，具体可以包括如下步骤：

[0069] S10、对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号，控制第M条数据输入线的信号提供给第一测试信号输出端子；

[0070] S20、检测第一测试信号输出端子的信号；

[0071] 其中，1≤M≤N，且M和N均为正整数。

[0072] 具体地，上述测试模块包括第一开关晶体管和第二关晶体管，这两个开关晶体管的电路连接关系参见图2，在对第M条数据输入线进行电学测试时，可对测试控制端子加载第一控制信号，控制第一开关晶体管处理于导通状态，对第M+1个数据信号输入端子加载第二控制信号，控制与第M条数据输入线对应的测试模块中的第二开关晶体管也处于导通状态，对除第M个和第M+1个以及外的其余数据信号输入端子加载第三控制信号，以使除第M条数据输入线以外的其余数据输入线对应的测试模块中的第二开关晶体管均处于关闭状态；此时，对第M个数据信号输入端子加载数据信号时，可在第一测试信号输出端子处检测到这条数据输入线上的信号，重复上述操作可完成对全部数据输入线的测试。

[0073] 进一步地，当本发明实施例提供的上述阵列基板还包括第三开关晶体管时，结构如图3所示，上述测试方法还可包括：

[0074] 在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第一控制信号端子加载第四控制信号，控制第三开关晶体管关闭。

[0075] 具体地，在对各数据输入线上加载的信号进行测试时，可对第一控制信号端子加载第四控制信号，控制第三开关晶体管始终处理关闭状态，以避免驱动IC出现故障时，在第一测试信号输出端子无法检测出哪条数据输入线的信号出现故障。

[0076] 进一步地，当本发明实施例提供的上述阵列基板还包括：第四开关晶体管时，结构如图4所示，上述测试方式还可包括：

[0077] 在对测试控制端子加载第一控制信号，对第M个数据信号输入端子加载数据信号，对第M+1个数据信号输入端子加载第二控制信号，对除第M个以及第M+1个以外的其余数据信号输入端子加载第三控制信号的同时，对第二控制信号端子加载第五控制信号，控制第四开关晶体管关闭。

[0078] 具体地，在对各数据输入线上加载的信号进行测试时，可对第二控制信号端子加载第五控制信号，控制第四开关晶体管始终处于关闭状态，避免第四开关晶体管处于浮接状态，也避免驱动IC或FPC输出的CTD信号对数据输入线的测试结构产生影响。

[0079] 本发明实施例提供的上述各开关晶体管可采用薄膜晶体管或半导体场效应管，在此不做限定。晶体管的控制极为栅极，第一极为源极，第二极为漏极，源极和漏极的功能可以互换。当上述各晶体管均采用N型晶体管时，上述控制晶体管处于导通状态的第一控制信号，第二控制信号可为高电平信号，控制晶体管处于关闭状态的第三控制信号，第四控制信号以及第五控制信号可为低电平信号；而当上述各晶体管均采用P型晶体管时，上述控制晶体管处于导通状态的第一控制信号，第二控制信号可为低电平信号，控制晶体管处于关闭状态的第三控制信号，第四控制信号以及第五控制信号可为高电平信号。

[0080] 基于同一发明构思，本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提供的上述阵列面板，由于该显示面板解决问题的原理与上述阵列相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。

[0081] 另外，本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述显示面板，该显示装置可以为液晶面板、液晶显示器、液晶电视等显示装置。由于该显示装置解决问题的原理与上述显示面板相似，因此该显示装置的实施可以参见上述显示面板的实施，重复之处不再赘述。

[0082] 本发明实施例提供的上述阵列基板、其测试方法、显示面板及显示装置，包括：显示区域和与显示区域相邻的非显示区域；非显示区域包括：电路区以及与电路区相邻的测试区；电路区包括：N条数据输入线，N个分别与各数据输入线相连的数据信号输入端子，测试控制端子，以及N个与各数据输入线一一对应的测试模块；测试区包括：第一测试信号输出端子；第M个测试模块，用于在加载于测试控制端子的信号以及加载于第M+1条数据输入线上的信号的控制下，将加载于第M条数据输入线上的信号提供给第一测试信号输出端子；其中，1≤M≤N，且M和N均为正整数。本发明实施例提供的上述阵列基板结构可以对每条数据输入线单独测试，最终实现全部数据输入线的电学测试。其中，测试模块连接在相邻的两根数据输入线之间，在加载在测试控制端子的信号以及加载在相邻数据输入线的信号的控制下可以将对应的数据输入线的测试信号提供给第一测试信号输出端子。由此，只需要在第一测试信号输出端子处连接测试设备，即可对每条数据输入线的信号进行测试。对数据输入线的电学测试不再受测试位置的局限，测试方法简单快速，不需要破坏阵列基板上的绝缘层。

[0083] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

[0084] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

标题	发布/更新时间	阅读量
一种声控感应电路及其控制方法	2020-05-08	786
一种折叠式共源共栅混频器	2020-05-08	753
一种无粘结剂锂离子电池负极材料的制备方法	2020-05-11	214
一种城市地铁下穿高压电缆等综合管线的垂直冻结施工方法	2020-05-08	340
多电压供电的电源转换电路、车载嵌入式电源及供电系统	2020-05-08	752
栅极驱动装置及电子设备	2020-05-08	745
一种容量高的负极材料、制备方法及锂离子电池	2020-05-11	798
去工频纹波的单级正激LED驱动电路	2020-05-08	286
一种X/Ku波段幅相控制收发芯片	2020-05-08	716
电力电路以及驱动电路	2020-05-08	840

一种阵列基板、其测试方法、显示面板及显示装置

一种阵列基板、其测试方法、显示面板及显示装置

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：