技术领域
[0001] 本
发明涉及集成电路设计技术，尤其涉及数模混合电路(芯片)及其附属电路。
背景技术
[0002] 目前，数模混合电路得到越来越广泛的应用。由于同时存在数字电路和模拟电路，设计时必须考虑多方面的因素，兹举例如下：
[0003] 其一是接地要合理。在数模混合电路中，数字
信号是
模拟信号的一种噪声源，它会给整个电路带来地弹噪声和电源扰动。这些噪声和干扰耦合到模拟电路中，会影响模拟电路的工作性能。由于干扰源大部分通过地线和电源线产生，并且地线引起的噪声干扰最大，所以在数模混合电路布局中，对地线和电源线的设计非常重要。但传统的数模混合电路设计中，功能模块之间物理隔离不够，模拟地和数字地未能有效地分离，其电源设计没有充分考虑到模拟电路和数字电路的特点，由此造成地线和电源线上产生干扰源，直接影响模拟电路的工作性能。
[0004] 其二是基准源要有较好的精确度与
稳定性。基准源与广泛应用于各种模拟集成电路、数模混合信号集成电路和系统集成芯片中，其
精度和稳定性直接决定整个系统的精度。在模/数转换器(ADC)、数/模转换器(DAC)、动态
存储器(DRAM)等集成电路设计中，低
温度系数、高电源抑制比(PSRR)的基准源设计十分关键。带隙基准源就是一种较为稳定的基准源，它将负温度系数的
电压与
正温度系数的电压加权相加，由此抵消温度对
输出电压的影响。传统的带隙基准源需要采用
运算放大器形成的反馈环路实现电压基准源的稳定输出，由于
运算放大器自身带宽、增益的限制，使得
电源电压的
波动在一定带宽范围内(尤其时中频段)无法得到很好的抑制，由此影响基准电压源的
输出信号质量。此外，传统的带隙基准电路中，输出电压VBE约为1.25V，这就限制了电源电压在1V以下的应用。随后改进的增强型带隙基准源电路结构，采用前置电压源单独给带隙基准源供电，使得电源电压抑制比得到一定的提高，但是改进之后的电路结构，增加了静态功耗与芯片面积。
[0005] 此外，现有数模混合电路还存在其它方面的不足，其有待于优化设计以改善性能。有鉴于此，有必要设计一种新的数模混合电路(芯片)及其附属电路。
发明内容
[0006] 针对
现有技术存在的
缺陷，本发明的目的在于提供数模混合电路(芯片)及其附属电路，以便至少能在降低电源线及地线干扰、实现高电源电压抑制比、提高工作稳定性或优化负载调整率中的某一个方面改善性能。
[0007] 为解决以上技术问题，本发明提供一种数模混合电路基准源的电源切换模块，该数模混合电路包括集成在PCB上的电源电路部分、模拟电路部分和数字电路部分；该数字电路和该模拟电路物理隔离，且该模拟电路地和该数字电路地分割在不同区域的
地层；该数模混合电路基准源包括电源切换模块、带隙基准源及低压差线性稳压源；电源切换模块一输入端接入外部电源，输出端接带隙基准源输入端；带隙基准源输出端接低压差线性稳压源输入端；低压差线性稳压源输出端反馈接入电源切换模块另一输入端；带隙基准源和低压差线性稳压源分别向电源切换模块提供使能信号，用以电源切换模块在逻辑判断后切换供电模式，给带隙基准源提供外部电源电压或低压差线性稳压源电压，其特征在于，该电源切换模块一输入端接入外部电源，输出端接带隙基准源输入端，带隙基准源输出端接低压差线性稳压源输入端，低压差线性稳压源输出端反馈接入电源切换模块另一输入端；带隙基准源和低压差线性稳压源可分别向电源切换模块提供使能信号，用以电源切换模块在逻辑判断后切换供电模式，给带隙基准源提供外部电源电压或低压差线性稳压源电压。
[0008] 与现有技术相比，本发明可以至少可以取得以下某一个方面的优点：
[0009] 1、合理布局模拟电路、数字电路及电源电路区域，各区域之间接地线分开，降低地线和电源线干扰，较大改善
电路板的电路特性；
[0010] 2、通过较为简单的电源模式切换电路，可实现高电源电压抑制比带隙基准的设计，由此满足低功耗、高电源电压抑制比的设计需求；
[0011] 3、在带隙基准源
基础上增加自
启动电路单元及放大电路单元，使带隙基准源可以自动进入正常工作状态并增加其稳定性；
[0012] 4、针对低压差线性稳压器结构增加带宽的电路单元，优化了负载调整率，可满足较大负载电容下输出电压稳定的要求。
附图说明
[0013] 通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号来表示相同的部件。在附图中：
[0014] 图1是本使发明
实施例模数混合电路的组成
框图；
[0015] 图2是图1中模拟电路和数字电路的接地原理图；
[0016] 图3是图1中电源电路中的基准源的电路框图；
[0017] 图4是图3中电源切换模块的一种电路结构；
[0018] 图5是图3中带隙基准源的一种电路结构；
[0019] 图6是图3中带隙基准源的另一种电路结构；
[0020] 图7是图3中低压差线性稳压源的一种电路结构；
[0021] 图8是图3中低压差线性稳压源的另一种电路结构。
具体实施方式
[0022] 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
[0023] 参见图1，为本发明实施例数模混合电路的组成框图。该实施例展示了一种比较合理的数模混合电路的布局。该数模混合电路包括电源电路(包括基准源)、数字电路(如线性数字电源电路、时钟电路、DSP器件、CPLD器件和FPGA器件)及模拟电路(如
数模转换器、
模数转换器)等部分，所有这些电路模块都集成在PCB(印刷电路板)上。该PCB上有三个分割层，其中包括独立的GND/POWER层：电源电路、数字电路部分及模拟电路部分物理分割在不同的独立区域：三个部分的地线和电源线在靠近电源的地方极为紧密地连接，其中的高频传导噪声被连接的电感消除；数字电路和模拟电路的中低频部分相靠近，数字电路和模拟电路的高频部分尽可能远的分离，而高频部分的信号线尽可能地靠近连接器001，这样可以提高整个电路的性能。
[0024] 参见图2，它是图1中模拟电路和数字电路的接地原理图。上述模数混合电路中，数字电路、模拟电路物理隔离，且模拟电路地和数字电路地分割在不同区域的地层。具体是将模拟电路地(层)与数字电路地(层)之间用沟壕002分开，然后用
连接线003将模拟电路地与数字电路地桥接，通过这种方式分开模拟电路和数字电路的地，可以有效地抑制噪声。在本实施例尽量减少模拟电路走线长度，数字电路的走线沿着模拟电路走线，且不与模拟电路的电源和地交错。
[0025] 参见图3，表示本发明模数混合电路中电源电路的基准源的整体结构。该带隙基准源应用于图1所述的数模混合电路(也可用于模拟集成电路或系统集成芯片)，其主要包括三个主要单元，即电源切换模块(Power Supply)100、带隙基准源(Bandgap)200、低压差线性稳压源(LDO&COMP)300，连接方式是：电源切换模块100的一输入端接入外部电源，其输出端接带隙基准源200输入端，带隙基准源200输出端接低压差线性稳压源300输入端，低压差线性稳压源300输出端反馈接入电源切换模块100的另一输入端，且带隙基准源200和低压差线性稳压源300分别向电源切换模块100提供使能信号。以下对三个单元的主要功能分别进行描述。
[0026] 如图3所示，电源切换模块100经过数字逻辑信号的判断，自动切换供电模式给带隙基准源电路200，实现前置电压源的功能；带隙基准源电路200稳定输出低温漂系数的基准电压Switch Output给低压差线性稳压源300，为芯片内部提供一个稳定的电压源，并输出使能信号Bandgap_OK；低压差线性稳压源300给电源切换模块100提供稳定的电源电压Vout，并输出使能信号LDO_OK，实现外部电源电压VDD与低压差线性稳压源300输出电压的切换。
[0027] 如图3所示，本发明中电源切换模块100主要实现外部电源电压与低压差线性稳压源300输出电压之间的切换：当外部电源上电后，带隙基准源200与低压差线性稳压源300正常工作以后，分别输出使能信号，之后经过电源切换模块100数字
逻辑电路的控制，电源切换模块100将外部电源电压切换到低压差线性稳压源输出电压给带隙基准源。相比之下，内部低压差线性稳压源基准电压的波动比外部电源电压要小很多，由此间接地提高了带隙基准源200的电源电压抑制比。
[0028] 本发明中的电源切换模块100、带隙基准源200、低压差线性稳压源300均可采用多种电路形式，以下分别进行说明。
[0029] 1、电源切换模块
[0030] 参见图4，表示本发明基准源中电源切换模块100一较优实施例的电路结构。该电源切换模块100的电路包括
电流源IB、增强型MOS管M1-M17、
电阻R1、电容C1、
二极管D1等元件，由此分别构成带隙基准源输出使能信号输入级电路、逻辑判断级电路、
开关级电路及保护级电路，以下进一步进行描述。
[0031] 带隙基准源输出使能信号输入级电路，由电流源IB、增强型MOS管M1、M2、M3，电阻R1、电容C1构成，其中：电流源IB与增强型MOS管M1构成带隙基准源输出使能信号判断电路；M2与M3构成反相电路，以便将带隙基准源输出使能信号反相；电阻R1与电容C1构成延时电路，以便将反相后的带隙基准源输出使能信号延时预设时间后输入到后续的逻辑判断级电路。
[0032] 逻辑判断级电路，分别接入带隙基准源输出使能信号Bandgap_OK和低压差线性稳压源输出使能信号LDO_OK，其输出电源转换开关信号，以便后续开关级电路选择性地接入外部电源或带隙基准源，其中：M4-M7组成与非
门，其对带隙基准源使能信号与线性稳压源输出使能信号做出逻辑判断，输出电源转换开关信号；M8、M9构成
反相器，对电源转换开关信号反相，之后输出至开关级电路。
[0033] 开关级电路，由开关管M11、M12、M13、M14、M15、M16构成，根据逻辑判断级电路输出的电源转换开关信号，各M1～M17相应导通或截止，以便选择性地接入外部电源或低压差线性稳压源电压。
[0034] 保护级电路，特别地设置有三钳位电路，其中：M10、M17为增强型PMOS管，实现钳位保护；D1为保护二极管，也起钳位作用。
[0035] 如图4所示，该电源切换模块100的工作过程是：电流源IB与增强型MOS管M1、构成带隙基准源输出使能信号判断电路，其中M1满足下拉功能；M2与M3将带隙基准源输出使能信号反相以后经过电阻R1与C1组成的延时单元，最终输出到与非门的输入端；M4-M7组成与非门，其对带隙基准源使能信号与线性稳压源输出使能信号做出逻辑判断；使能信号最终经过由M8、M9构成的反相器，分别为开关管M11、M12、M13、M14、M15、M16提供开关信号，由此实现电源的切换。
[0036] 需说明的是，上述实施例中的各级电路结构均可采用其它电路形式实现。例如，图4中数字逻辑电路部分采用与非门，之后经反相器输出到开关电路，显然也可采用其它逻辑电路结构，例如直接以与门代替，不再赘述。
[0037] 如图4所示，该电源切换模块100的主要逻辑为：
[0038] (1)带隙基准源使能信号Bandgap_OK＝“0”，低压差线性稳压源输出使能信号LDO_OK＝“0”时，
[0039] Vout＝VIN-VDS-15-VDS-17
[0040] (2)带隙基准源使能信Bandgap_OK＝“1”，低压差线性稳压源输出使能信号LDO_OK＝“1”时，
[0041] Vout＝VBIAS-VDS-12
[0042] 本实施例通过供电开关的作用，基准电压的电源电压抑制比得到很大改善，在低频100Hz下，能够达到106dB；在中频100KHz下，能够达到55dB。
[0043] 2、带隙基准源
[0044] 带隙基准源为得到与温度无关的电压源，其基本思路是将具有负温度系数的双极三级管的基极-发射极电压VBE与具有正温度系数的双极三级管VBE的差值△VBE以不同权重相加，使△VBE的温度系数刚好抵消VBE的温度系数，得到一个与温度无关的基准电压。
[0045] 参见图5，为本发明实施例中带隙基准源的一种电路结构。该带隙基准源中，Vref为输出的基准电压，VBE为图5中三级管Q1的基极-发射极电压；R2、R3、R4在电路中的
位置如图5所示。具体电路结构为：包括晶体管M18、晶体管M19、
三极管Q1、三级管Q2、放大器IC及电阻R2、电阻R3、电阻R4，晶体管M18的源极与晶体管M19的源极共同接至电源，晶体管M18的栅极与晶体管M19的栅极共同接放大器IC的输出端，晶体管M18的漏极通过电阻R2接放大器IC的一输入端，晶体管M19的漏极通过电阻R3接放大器IC另一输入端，该电阻R2接至三级管Q1的集
电极，该三级管Q1的集电极与该三级管Q1的基极连接，该三级管Q1的发射极接地；该电阻R3通过电阻R4接至三级管Q2的集电极，该三级管Q2的集电极与该三级管Q2的基极连接，该三级管Q2的发射极接地。
[0046] 图5中电路工作原理为：运算放大器IC、PMOS管M18和M19构成一个
负反馈，使得运放正负输入端电压相等。发射极面积之比为n的两个三极管Q1、Q2的VBE差值△VBE加在电阻R2上。运放的输入电流为零，所以电阻R2、R3上的电压也和绝对温度成正比，可以用来补偿三级管Q1管子VBE中随绝对温度线性减小的部分。因此，合理选择R3、R4及n的值，可以得到与温度无关的输入电压
[0047]
[0048] 参见图6，表示本发明实施例另一种带隙基准源的电路结构。该带隙基准源电路，是在Banba结构基准源的基础上添加自启动电路及放大电路，具体结构如下所示。
[0049] 如图6所示，该带隙基准源包括以下组成部分：第一部分为带隙基准源的启动单元(Start_up Part)，主要由MSA，MSB，MSC三个管子的性能来决定带隙基准源单元的自启动；第二部分为带隙基准源的放大单元(Two-stage Amplifer)，采用二级Miller电路，并且从带隙基准源单元获得偏置电流；第三部分为带隙基准源单元，与Hironori Banba结构的带隙基准源电路基本一致。
[0050] 本实施例的带隙基准源结构的优点体现在以下几个方面：
[0051] 该带隙基准源电路中，具有以下特点：
[0052] (1)Hironori Banba带隙基准源单元包括NMOS管M20、M21、M22及三级管Q3、Q4、电阻R5、R6、R7及R8等元件，输出参考电压Vref通过两个电流的和在电阻R8上的压降来实现：一个电流与三极管Q3的VBE成正比，另一个与三级管Q4的VBE成正比，产生的基准电流通过MOS管M22镜像到输出电流，再通过输出负载电阻R8决定输出参考电压，方便改变所需产生的电压值。
[0053] (2)带隙基准源放大器单元中采用Miller补偿来增加稳定性，其包括MOS管MA1、MA2、MA3、MA4、MA5、MA6、MA7等，各
节点1～7位置具体如图所示。一般的Hironori Banba结构等采用的是以NMOS为差分输出管的单级运放，这样要达到较低电源电压则需要非标准的耗尽型器件，对工艺的转换性较差，本实施例中采用PMOS管M20、M21作为差分输入。由于放大器在电路中起的作用是保证节点1、2电压的相等，达到对核心部分没有影响的效果。
[0054] (3)带隙基准源自启动单元包括MOS管MSA、MSB、MSC、M23、M24，其使电路节点处于简并状态时也可以自动进入正常工作状态。在本实施例中，通过添加启动部分的电路，虽然增加了元件数，却能使制造和启动过程简单实用。与之不同，在Hironori Banba结构中，其自启动方法是采用一个额外的脉冲(Power On-Reset Signal)来实现，这在模拟与混合电路中较少用到。
[0055] 以下对本实施例的自启动单元及放大电路单元进行分析。
[0056] 如图6所示，该带隙基准源的启动单元包括由PMOS管MSA、PMOS管MSB、PMOS管MSC构成的开启电路；PMOS管MSA的源极接电源，PMOS管MSA的漏极接NMOS管MSC的漏极和NMOS管MSB的栅极，MOS管MSA的栅极、NMOS管MSC的源极和NMOS管MSB的源极接地，NMOS管MSB的漏极、NMOS管MSC的栅极分别接至带隙基准源的放大单元。该带隙基准源的启动单元设置有反相电路，NMOS管MSB的漏极、NMOS管MSC的栅极通过该反相电路接至该带隙基准源的放大单元
[0057] 如图6所示，该带隙基准源的放大单元包括PMOS管MA1、PMOS管MA2、PMOS管MA5、PMOS管MA7和NMOS管MA3、NMOS管MA4、NMOS管MA6；PMOS管MA1的栅极和PMOS管MA2的栅极分别接带隙基准源模块的对应输入端，PMOS管MA1的源极和PMOS管MA2的源极共同接PMOS管MA5的漏极，PMOS管MA5的源极接电源，PMOS管MA5的栅极接至带隙基准源的自启动模块，PMOS管MA1的漏极与NMOS管MA3的漏极、NMOS管MA3的栅极和NMOS管MA4的栅极连接，NMOS管MA3的源极和NMOS管MA4的源极接地，构成第一级放大电路；NMOS管MA6的栅极接NMOS管MA4的漏极，NMOS管MA6的栅极与MOS管MA6的漏极之间接电容Cc,PMOS管MA7的漏极连接NMOS管MA6的漏极，PMOS管MA7源极接电源，PMOS管MA7的栅极接PMOS管MA5的衬底，构成第二级放大电路。该带隙基准源的放大单元的
偏置电路，该偏置电路的偏置电压受带隙基准源的启动单元的输出电压控制。
[0058] 在包括M25管与M26管的放大器的偏置电路中，如果初始状态节点2的电压为0，则出现简并，在没有外界刺激情况下不会工作。这在实际应用中是不可接受的，所以必须去除简并点。具体由3个MOS管形成开启电路：由于PMOS管MSA的栅极接地，所以MSA始终导通，这样使得节点S点电平升高；节点S也是MSB管的栅极，因此MSB管导通，它的漏极电平降低；这样如果启动点为PMOS栅极，该PMOS管导通，电路可以开始工作。最后还必须使MSB管脱离，当电路开始正常工作时，MSC管开启，这样就再次使节点5电平下降，MSB管由此关断，脱离了启动部分。
[0059] 带隙基准源的放大单元主要作用是使两个输入节点1、2的电平相等，所以只要增益足够就可以，另外为了防止振荡，
相位裕度也要足够，其他指标不是特别重要。其中放大器的核心部分作用为：MA1、MA2为第一级差分放大，MA6为第二级放大，MA5、MA7从带隙部分偏置电流分配给放大部分MOS管。Cc为密勒电容，将主次极点分离，也可增大相位裕度。
[0060] 3、低压差线性稳压源
[0061] 参见图7，示出低压差线性稳压源的一种电路结构，由
串联调整管(三极管)VT、取样电阻R9和R10、比较放大器A等元件组成，三级管VT的集电极接低压差线性稳压源的输出端，三级管VT的发射极接低压差线性稳压源的输入端，三极管VT的基极接比较放大器A的输出端，比较放大器A的正输入端接于电阻R9和R10的连接点，电阻R9和电阻R1串接于低压差线性稳压源的输出端与地之间，比较放大器A的负输入端接二极管的
阴极，该二极管的
阳极接地。
[0062] 工作原理为：取样电压加在放大比较器A的正相输入端，与加在负相输入端的基准电压Uin相比较，两者的差值经比较放大器A放大后，控制串联调整管VT的压降，从而稳定输出电压。当输出电压Uout降低时，基准电压与取样电压的差值增加，比较放大器输出的驱动电流增加，串联调整管压降减小，从而使输出电压升高。相反，若输出电压Uout超过所需要的设定值，比较放大器A输出的前驱动电流减小，从而使输出电压降低。供电过程中，输出电压校正连续进行，调整时间只受比较放大器A和输出晶体管回路反应速度的限制。
[0063] 参见图8，表示本发明低压差线性稳压源的另一种电路结构。该低压差线性稳压源，包括误差放大电路、功率级输出电路及拓增带宽电路，其中：功率级输出电路的输出端负反馈接至误差放大电路的正相输入端，误差放大电路的负相输入端接入基准电压；拓增带宽电路的输入端连接误差放大电路的输出端，拓增带宽电路的输出端连接功率级输出电路的输入端，用以作为第二级非反相放大器而增加整个负反馈环路的带宽。以下对各部分电路单元分别进行描述：
[0064] 拓增带宽电路中设置有镜像恒流源，具体包括恒流源IB_1、恒流源IB_2组成，可用以使流经拓增带宽电路中的电流保持恒定。此外，还包括晶体管M27、晶体管M28及电阻R11，其中晶体管M27和晶体管M28均为增强型CMOS管，电阻R11为低温差电阻。具体连接关系是：恒流源IB_1的一端接外部电源正端，另一端接晶体管M28的漏极，且晶体管M28的漏极与晶体管M27的栅极连接；恒流源IB_1的一端接地，另一端接晶体管M27的漏极，且晶体管M27的漏极与功率级输出电路的输入端连接；晶体管M27的栅极通过电阻R11与晶体管M27漏极连接，晶体管M27的源极接电源正端；晶体管M27的栅极连接误差放大电路的输出端，晶体管M27的源极接地。如图2所示，低压差线性稳压源中镜像电流源IB_1、IB_2、低压差线性稳压源的电流来源于带隙基准源(图未示出)输出电流的镜像；由于设置了该拓增带宽电路结构，可增加整个负反馈环路的带宽。
[0065] 误差放大电路采用二级运算放大器VBG，可做为第一级增益级；而增强型晶体管M27、晶体管M28，低温度系数电阻R11，恒流流源IB_1、IB_2组成的拓增带宽电路作为为第二级非反相放大器，可最后驱动PMOS功率晶体管MP。
[0066] 功率级输出电路包括P型的功率晶体管MP、分压网络及外部补偿用的电容Cout，其中：P型功率晶体管MP的栅极接拓增带宽电路的输出端，源极接外部电源正端，漏极接至稳压输出端并通过分压网络接地，该稳压输出端设有压焊点PAD，其与误差放大电路的输出端之间接有电容C3；电容Cout接于P型功率晶体管MP的漏极和地之间，用以对输出电压稳压滤波；该分压网络具体由电阻R12、电阻R13及电容C2，其中电阻R12和电阻R13串接于P型功率晶体管MP的漏极和地之间，电容C2与电阻R12并接，误差放大电路的正相输入端接于电阻R12和电阻R13的连接节点上以实现负反馈连接。
[0067] 如图8所示，该功率级输出电路中外部稳压输出用的电容Cout的寄生电阻ESR在带宽之外较远处，对环路稳定性影响不大，故选取输出电容的范围和要求不做较高要求，由此可节约系统成本。
[0068] 该低压差线性稳压源在电源电压VDD上电以后基准电压建立的整个过程为：通过包括放大器使能信号BG_OK、低压差线性稳压源信号LDO_EN的翻转过程，最终实现电源供电的切换：当输入电源电压缓慢上升，达到带隙基准源的最低工作电压时，带隙基准源提供1.24V基准电压给LDO第一级运算放大器的负相端，随后输出BG_OK信号，此时LDO输出电压缓慢上升且超过基准电压正常工作的电压范围，并输出LDO_EN信号；再由电源切换模块(图3所示)开始将输入电源电压切换到LDO输出供电模式，从而满足基准电压源的工作需要，并最终稳定输出LDO的电压。
[0069] 该低压差线性稳压源在保证足够的相位裕度情况下，单位增益带宽可达近400KHz。用于系统级芯片时，由于内设有上述的高带宽低压差线性稳压源，可有效地拓宽稳压源环路带宽，使其负反馈环路稳定的同时，可较好地满足低负载调整率的要求，这就有助于保证基准电压的精度，提升模拟/数模混合芯片的性能。
[0070] 与之不同，现有低压差线性稳压源由误差放大器、补偿网络、功率管、分压电阻网络形成的负反馈环路组成。由于误差运算放大器自身的带宽限制和负反馈环路的稳定性要求，通常将环路带宽减小，一般情况下仅有100KHz左右，其环路带宽的减小严重影响了负载调整率的性能。由此可见，该低压差线性稳压源可有效拓宽稳压源环路带宽，使其负反馈环路稳定的同时，可较好地满足低负载调整率的要求。
[0071] 以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以
权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
