技术领域
[0001] 本公开涉及有机发光显示器，并且更具体地，涉及一种有机发光显示器和一种感测该有机发光显示器的
有机发光二极管(OLED)的劣化的方法。
背景技术
[0002]
有源矩阵有机发光二极管显示器包括能够自身发光的
有机发光二极管(OLED)，并且具有诸如响应时间快、
发光效率高、
亮度高、视
角宽等的许多优点。
[0003] 用作自发光元件的OLED包括
阳极、
阴极和在阳极与阴极之间的有机化合物层(HIL、HTL、EML、ETL、EIL)。有机化合物层包括空穴注入层HIL、空穴传输层HTL、
发光层EML、
电子传输层ETL和电子注入层EIL。当电源
电压被施加到阳极和阴极时，穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子移至发光层EML并形成
激子。结果，发光层EML产生可见光。
[0004] 有机发光二极管显示器将各自包括OLED的
像素布置成矩阵形式，并且基于视频数据的灰度级来调节像素的亮度。每个像素包括驱动
薄膜晶体管(TFT)，所述驱动TFT基于该驱动TFT的栅极与源极之间的电压(Vgs)来控制在OLED中流动的像素
电流。每个像素通过与像素电流成比例的OLED的发光量来调节显示灰度级(亮度)。
[0005] OLED具有随着发光时间流逝OLED的操作点电压(
阈值电压)移位并且发光效率降低的劣化特性。OLED的操作点电压可根据OLED劣化的程度而随像素变化。当在像素之间发生OLED劣化偏差时，可能由于亮度偏差而导致出现图像残留(image sticking)现象。
[0006] 为了补偿由于亮度变化引起的图像
质量下降，已知有用于感测OLED劣化并且基于感测值来调制数字图像数据的补偿技术。在常规补偿技术中，OLED劣化感测操作是针对每种
颜色独立执行的。例如，当在
显示面板中存在第一颜色像素至第四颜色像素时，在感测了显示面板的所有显示行的第一颜色像素之后，感测所有显示行的第二颜色像素，随后，在感测了所有显示行的第三颜色像素之后，感测所有显示行的第四颜色像素。这里，显示行意指沿着一行彼此相邻布置的第一颜色像素至第四颜色像素的集合。
[0007] 通常，在屏幕空闲状态(即，施加了系统电源但是屏幕是关闭的状态)下感测OLED的操作点电压。由于OLED的操作点电压在OLED发光之后进行感测，因此其OLED的操作点电压被感测的显示行必须是用户眼睛可见的。为了使这些
副作用最小化，最重要的是缩短感测时间。然而，由于显示行的数目随着显示装置逐渐变为大面积和高
分辨率而增加，因此难以缩短感测时间。
发明内容
[0008] 因此，本公开的目的是提供一种有机发光显示器以及一种感测该有机发光显示器劣化的方法，其能够缩短在感测OLED劣化时的感测时间。
[0009] 在一个方面，提供了一种有机发光显示器，该有机发光显示器包括：显示面板，所述显示面板包括多个显示行，所述显示行中的每一行中布置有多个像素，所述像素中的每一个包括发光元件和驱动元件；面板
驱动器，所述面板驱动器被配置为向所述显示行的所述像素供应选通
信号和与所述选通信号同步的数据电压；感测单元，所述感测单元被配置为感测所述像素的驱动特性；以及定时
控制器，所述定时控制器被配置为控制所述面板驱动器和所述感测单元的操作定时，并且按照行顺序方式将至少一些显示行的感测驱动序列交叠地移位。
[0010] 所述感测驱动序列可以包括：初始化时段，所述初始化时段用于设置在所述驱动元件中流动的像素电流；升压时段(boosting period)，所述升压时段用于在所述初始化时段之后，使所述发光元件的根据所述像素电流的操作点电压存储在所述发光元件的寄生电容器中；以及
采样时段，所述采样时段用于在所述升压时段之后对所述发光元件的所述操作点电压进行采样。
[0011] 所述显示面板可包括连续进行感测驱动的第一显示
块和第二显示块。所述第一显示块和所述第二显示块中的每一个可具有根据所述感测驱动序列依次进行感测驱动的K(K是2或更大的自然数)个显示行。进行感测驱动的第二显示行至第K显示行的初始化时段可在进行感测驱动的第一显示行的升压时段内依次移位。
[0012] 所述第一显示块中的进行感测驱动的所述第K显示行的采样时段和所述第二显示块中的进行感测驱动的所述第一显示行的初始化时段可以是非交叠的。
[0013] 所述面板驱动器可以在第一时段期间将用于设置所述像素电流的、用于导通驱动(on-driving)的数据电压依次供应到属于所述第一显示块的所述显示行的像素，并且在所述第一时段之后的第二时段期间将用于阻挡所述像素电流的用于截止驱动(off-driving)的数据电压依次供应到属于所述第一显示块的所述显示行的像素。在所述第一时段中可以包括属于所述第一显示块的所述显示行的初始化时段，并且在所述第二时段中可以包括属于所述第一显示块的所述显示行的采样时段。
[0014] 所述面板驱动器可以在所述第一时段期间将与用于导通驱动的所述数据电压同步的第一选通脉冲依次供应到属于所述第一显示块的所述显示行的像素，并且在所述第一时段之后的第二时段期间将与用于截止驱动的所述数据电压同步的第二选通脉冲依次供应到属于所述第一显示块的所述显示行的像素。
[0015] 所述面板驱动器可以在第三时段期间将用于导通驱动的数据电压依次供应到属于所述第二显示块的所述显示行的像素，并且在所述第三时段之后的第四时段期间将用于截止驱动的数据电压依次供应到属于所述第二显示块的所述显示行的像素。在所述第三时段中可以包括属于所述第二显示块的所述显示行的初始化时段，并且在所述第四时段中可以包括属于所述第二显示块的所述显示行的采样时段。
[0016] 所述面板驱动器可以在所述第三时段期间将与用于导通驱动的所述数据电压同步的第一选通脉冲依次供应到属于所述第二显示块的所述显示行的像素，并且在所述第三时段之后的第四时段期间将与用于截止驱动的所述数据电压同步的第二选通脉冲依次供应到属于所述第二显示块的所述显示行的像素。
[0017] 所述定时控制器可以按照所述行顺序方式将所有显示行的感测驱动序列交叠地移位。
[0018] 以后一顺序(subsequent order)进行感测驱动的所述显示行中的每一行的初始化时段可以被设置为处于以紧接的前一顺序(previous order)进行感测驱动的所述显示行中的每一行的升压时段内。
[0019] 所述面板驱动器可以在所述显示行中的每一行的初始化时段期间将用于设置所述像素电流的用于导通驱动的数据电压依次供应到所述显示行的像素，并且在所述显示行中的每一行的采样时段期间将用于阻挡所述像素电流的用于截止驱动的数据电压依次供应到所述显示行的像素。
[0020] 所述面板驱动器可以在所述显示行中的每一行的所述初始化时段期间将与用于导通驱动的所述数据电压同步的第一选通脉冲依次供应到所述显示行的像素，并且在所述显示行中的每一行的所述采样时段期间将与用于截止驱动的所述数据电压同步的第二选通脉冲依次供应到所述显示行的像素。
[0021] 在另一方面，提供一种感测有机发光显示器的劣化的方法，所述有机发光显示器包括具有多个显示行的显示面板，所述显示行中的每一行中布置有多个像素，所述像素中的每一个包括发光元件和驱动元件，该方法包括以下步骤：向所述显示行的像素供应选通信号和与所述选通信号同步的数据电压的面板驱动步骤；感测所述像素的驱动特性；以及控制所述面板驱动步骤和所述感测步骤的操作定时，并且按行顺序方式将至少一些显示行的感测驱动序列交叠地移位。
附图说明
[0022] 附图被包括以提供对本发明的进一步理解，并且被并入本
说明书中并构成本说明书的一部分，附图例示了本发明的实施方式并且与说明书一起用来说明本发明的原理。在附图中：
[0023] 图1是例示了根据本公开的一个实施方式的有机发光显示器的
框图；
[0024] 图2是示出感测线和子像素的连接的示例的视图；
[0025] 图3是示出像素阵列和数据驱动器IC的配置示例的视图；
[0026] 图4是例示根据本公开的像素和感测单元的配置示例的示图；
[0027] 图5和图6是用于说明当感测到发光元件劣化时图4的像素和感测单元的操作的视图；
[0028] 图7是用于说明根据本公开的比较示例的有机发光显示器的感测驱动序列的示图；
[0029] 图8、图9A和图9B与图10是用于说明根据本公开的一个实施方式的有机发光显示器的感测驱动序列的视图；以及
[0030] 图11和图12是用于说明根据本公开的另一实施方式的有机发光显示器的感测驱动序列的视图。
具体实施方式
[0031] 参考以下参照附图详细描述的实施方式，本公开的优点和特征及其实现方法将变得清楚。然而，本公开不限于以下公开的实施方式，而是可以按各种形式来实现。提供这些实施方式，使得本公开将被详尽且完成地描述，并且将本公开的范围充分传达给本公开所属领域的技术人员。本公开由
权利要求书的范围来限定。
[0032] 附图中为了描述本公开的实施方式而例示的形状、大小、比率、角度、数目等仅仅是示例性的，并且本发明不限于此。在整个说明书中，相同的参考标号
指定相同的元件。在下面的描述中，当确定对与该文献相关的熟知功能或配置的详细描述会不必要地混淆本发明的主旨时，将省略其详细描述。在本公开中，当使用术语“包括”、“具有”、“包含”等时，除非使用“仅仅”，否则可以添加其它组件。单数措辞可以包括复数措辞，只要它在上下文中没有明显不同的含义。
[0033] 在说明组件时，即使没有单独的描述，组件也被解释为包括误差范围。
[0034] 在描述
位置关系时，当将结构描述为位于另一结构“上面或上方”、“下方或下面”、“旁边”时，该描述应被解释为包括结构彼此
接触的情况以及其间设置有第三结构的情况。
[0035] 可以使用术语“第一”、“第二”等来描述各种组件，但组件不受这些术语限制。这些术语只是用来将一个组件与另一个组件区分开。
[0036] 本公开的各种实施方式的特征可以彼此部分组合或完全组合，并且在技术上能够进行各种连
锁驱动。实施方式可以独立地实现，或者可以彼此结合地实现。
[0037] 下文中，将参照附图来详细地描述本发明的各种实施方式。
[0038] 图1是例示了根据本公开的一个实施方式的有机发光显示器的框图。图2是示出感测线和像素的连接的示例的视图。图3是示出像素阵列和数据驱动器IC的配置示例的视图。
[0039] 参照图1至图3，根据本公开的一个实施方式的有机发光显示器包括显示面板10、定时控制器11、数据驱动
电路12、选通驱动器13、
存储器16、补偿单元20和感测单元SU。
[0040] 在显示面板10中，多条数据线14A和感测线14B与多条选通线15交叉。像素P在每个交叉区域处布置成矩阵形式。
[0041] 与不同数据线14A连接的两个或更多个像素P可以共享同一选通线和同一感测线。例如，如图2中所示，与同一选通线连接并且在
水平方向上彼此相邻的用于红色显示的R像素、用于白色显示的W像素、用于绿色显示的G像素和用于蓝色显示的B像素可以共同连接到一条感测线14B。其中感测线14B被分配给多个像素列中的每一个的感测线共享结构有助于确保显示面板10的孔径比。在该感测线共享结构下，可以针对多条数据线14A中的每一个逐一布置感测线14B。在该图中，感测线14B被示出为与数据线14A平行，但是也可以被设置成与数据线14A交叉。
[0042] 如图2中所示，R像素、W像素、G像素和B像素可以构成一个单位像素。然而，单位像素可以由R像素、G像素和B像素构成。
[0043] 像素P中的每一个被供应来自电源发生器(未示出)的高电平驱动电压EVDD和低电平驱动电压EVSS。本公开的像素P可以具有适于感测由于环境条件(诸如驱动时间的流逝和/或面板
温度)导致的发光元件劣化的电路结构。可以以各种方式
修改像素P的电路配置。例如，除了发光元件和驱动元件之外，像素P还可以包括多个
开关元件和至少一个
存储电容器。
[0044] 定时控制器11可以根据预定的控制序列将用于感测驱动的时间和用于显示驱动的时间分离。这里，感测驱动是用于感测发光元件的操作点电压并且相应更新补偿值的驱动，并且显示驱动是通过将反映补偿值的输入图像数据DATA写到显示面板10上来再现图像的驱动。通过定时控制器11的控制，可以在开始显示驱动之前的启动时段中或者在完成显示驱动之后的断电时段中执行感测驱动。启动时段是指从系统电源上电的时间至显示屏开启的时间的时段。断电时段是指从显示屏关闭的时间至系统电源断电的时间的时段。
[0045] 另一方面，可以在施加系统电源的同时仅显示装置的屏幕关闭的状态下(例如，在待机模式、休眠模式、低电
力模式下等)执行用于感测的驱动。定时控制器11可以根据预定感测处理来检测待机模式、休眠模式、低电力模式等，并且控制用于感测驱动的所有操作。
[0046] 定时控制器11可以基于从主机系统输入的诸如垂直
同步信号Vsync、水平同步信号Hsync、点
时钟信号DCLK和数据使能信号DE之类的
定时信号，生成用于控制数据驱动电路12的操作定时的数据
控制信号DDC和用于控制选通驱动器13的操作定时的选通控制信号GDC。定时控制器11可以不同地生成用于显示驱动的控制信号DDC和GDC以及用于感测驱动的控制信号DDC和GDC。
[0047] 选通控制信号GDC包括选通起始脉冲、选通移位时钟等。选通起始脉冲被施加到选通级，该选通级产生第一输出以控制该选通级。选通移位时钟是共同输入到选通级的时钟信号，并且是用于将选通起始脉冲移位的时钟信号。
[0048] 数据控制信号DDC包括源起始脉冲、源采样时钟和源输出使能信号等。源起始脉冲控制数据驱动电路12的数据采样起始定时。源采样时钟是基于上升沿或下降沿来控制数据的采样定时的时钟信号。源输出使能信号控制数据驱动电路12的输出定时。
[0049] 定时控制器11可以包含补偿单元20。
[0050] 在感测驱动期间，补偿单元20从感测单元SU接收发光元件的操作点电压的感测数据SD。补偿单元20基于感测数据SD来计算补偿值，并且将补偿值存储在存储器16中，所述补偿值能够补偿由于发光元件的劣化(即，操作点电压的偏移)而引起的亮度偏差。存储在存储器16中的补偿值可以在每次重复感测操作时被更新，因此能够容易地补偿发光元件的特性偏差。
[0051] 补偿单元20在显示驱动期间基于从存储器16读取的补偿值来校正输入图像数据DATA，并且将该数据供应到数据驱动电路12。
[0052] 数据驱动电路12包括至少一个数据驱动器集成电路(IC)DDIC。数据驱动器ICDDIC包括与各条数据线14A连接的多个数据驱动器。数据驱动器被实现为
数模转换器DAC。数据驱动器DAC与选通驱动器13一起构成面板驱动器。
[0053] 数据驱动器DAC在显示驱动期间根据从定时控制器11施加的数据定时控制信号DDC，将输入图像数据DATA转换成用于显示的数据电压，并且将其供应到数据线14A。另一方面，数据驱动器IC DDIC的数据驱动器DAC在感测驱动期间根据从定时控制器11施加的数据定时控制信号DDC，产生用于感测的数据电压，并且将其供应到数据线14A。
[0054] 用于感测的数据电压包括用于导通驱动的数据电压(图6中的Von)和用于截止驱动的数据电压(图6中的Voff)。用于导通驱动的数据电压是被施加到驱动元件的栅极以使驱动元件导通的电压(即，用于设置像素电流的电压)，并且用于截止驱动的数据电压是被施加到驱动元件的栅极以使驱动元件截止的电压(即，用于阻挡像素电流的电压)。
[0055] 用于导通驱动的数据电压被施加到一个单位像素中的待感测的感测像素，并且用于截止驱动的数据电压被施加到一个单位像素中的与感测像素一起共享感测线14B的非感测像素。例如，在图2中，当感测R像素并且不感测W、G和B像素时，可以将用于导通驱动的数据电压施加到R像素的驱动元件，并且可以将用于截止驱动的数据电压施加到W、G和B像素中的每一个的驱动元件。
[0056] 另一方面，不仅用于导通驱动的数据电压而且用于截止驱动的数据电压都可以被施加到感测像素。可以在设置感测像素中的像素电流的时段期间供应用于导通驱动的数据电压，并且可以在对感测像素中的发光元件的操作点电压进行采样的时段期间供应用于截止驱动的数据电压。
[0057] 可以在数据驱动器IC DDIC上安装多个感测单元SU。
[0058] 感测单元SU中的每一个可以与感测线14B连接，并且可以通过复用器开关SS1至SSk与
模数转换器ADC选择性连接。感测单元SU中的每一个可以被实现为诸如电流积分器或电流比较器的电流电压转换器。由于感测单元SU中的每一个被实现为电流感测类型，因此它适于低电流感测和高速感测。换句话讲，当感测单元SU中的每一个被配置为电流感测类型时，有利于缩短感测时间并且提高感测灵敏度。ADC可以将从感测单元SU中的每一个输入的感测电压转换成感测数据SD，并且将其输出到补偿单元20。
[0059] 选通驱动器13可以在感测驱动期间基于选通控制信号GDC生成用于感测的选通信号，并且将用于感测的选通信号依次供应至选通线15(i)至15(i+3)。用于感测的选通信号是与用于感测的数据电压同步的用于感测的扫描信号。通过用于感测的选通信号和用于感测的数据电压来依次驱动用于感测的显示行Li至Li+3。这里，显示行Li至Li+3中的每一行意指沿着一行彼此相邻布置的R、W、G和B像素的组。用于感测的选通信号可以包括与用于导通驱动的数据电压同步的第一脉冲(图6中的P1)和与用于截止驱动的数据电压同步的第二脉冲(图6中的P2)。
[0060] 选通驱动器13可以在显示驱动期间基于选通控制信号GDC生成用于显示的选通信号，并且将用于显示的选通信号依次供应至选通线15(i)至15(i+3)。用于显示的选通信号是与用于显示的数据电压同步的用于显示的扫描信号。通过用于显示的选通信号和用于显示的数据电压来依次驱动用于显示的显示行Li至Li+3。
[0061] 在本公开中，可以针对R、W、G和B像素中的每一个独立执行用于感测发光元件的操作点电压的感测驱动序列。例如，在本公开的感测驱动序列中，针对显示面板10的所有显示行，在按行顺序方式感测R像素之后，接着可按行顺序方式感测W像素，然后可按行顺序方式感测G像素，接着可按行顺序方式感测B像素。
[0062] 本公开的定时控制器11适当地控制面板驱动器和感测单元SU的操作定时，并且按照行顺序方式将至少一些显示行的感测驱动序列交叠地移位，使得能够缩短感测所需的时间。
[0063] 本公开的定时控制器11适当地控制用于导通驱动的数据电压和用于截止驱动的数据电压的供应定时，使得可以实现每个块的交叠驱动方法，并且可以实现逐行交叠驱动方法。稍后将参照图8至图10来描述每个块的交叠驱动方法。随后将参照图11和图12来描述逐行交叠驱动方法。
[0064] 图4是例示根据本公开的像素和感测单元的配置示例的示图。要注意，因为图4只是一个示例，所以本公开的技术思路不限于像素P和感测单元SU的示例性结构。
[0065] 参照图4，每个像素P可以包括OLED、驱动
薄膜晶体管(TFT)DT、存储电容器Cst、第一开关TFT ST1和第二开关TFT ST2。构成像素P的TFT可以被实现为p型、n型或p型和n型混合的混合型。另外，构成像素P的TFT的
半导体层可以包含非晶
硅、
多晶硅或
氧化物。
[0066] OLED是响应于像素电流而发光的发光元件。OLED包括与第二
节点N2连接的阳极、与低电平驱动电压EVSS的输入
端子连接的阴极以及设置在阳极和阴极之间的有机化合物层。由于阳极、阴极和存在于它们之间的多个绝缘层而在OLED中存在寄生电容器Coled。OLED的寄生电容器Coled的电容为几皮法，与感测线14B的数百至数千皮法的寄生电容相比，该电容非常小。本公开通过使用OLED的寄生电容器Coled的电流感测方式来感测OLED的劣化。因此，与感测充入在感测线14B中的电压的常规电压感测方法相比，本公开能够缩短感测时间并且提高感测
精度。换句话讲，由于本公开通过电流感测来感测累积在OLED的寄生电容器Coled中的电荷(与OLED的操作点电压对应)，因此这有利于低电流感测和高速感测。
[0067] 驱动TFT DT是根据栅源电压Vgs来控制输入到OLED的像素电流的驱动元件。驱动TFT DT包括与第一节点N1连接的栅极、与高电平驱动电压EVDD的输入端子连接的漏极和与第二节点N2连接的源极。存储电容器Cst连接在第一节点N1和第二节点N2之间。第一开关TFT ST1响应于用于感测的选通信号SCAN而将数据线14A上的数据电压Vdata施加到第一节点N1。数据电压Vdata是用于感测的数据电压，其包括用于导通驱动的数据电压和用于截止驱动的数据电压。第一开关TFT ST1包括与选通线15连接的栅极、与数据线14A连接的漏极和与第一节点N1连接的源极。第二开关TFT ST2响应于用于感测的选通信号SCAN而开关控制第二节点N2与感测线14B之间的电流流动。第二开关TFT ST2包括与选通线15连接的栅极、与感测线14B连接的漏极和与第二节点N2连接的源极。
[0068] 感测单元SU通过感测线14B与像素P连接。感测单元SU可以包括电流积分器CI以及采样和保持单元SH。
[0069] 电流积分器CI对从像素P输入的电流信息Ipix进行积分并且输出感测电压Vsen。电流信息Ipix是与累积在OLED的寄生电容器Coled中的电荷量对应的电流，并且它与OLED的操作点电压成比例地增加。用于通过输出端子输出感测电压Vsen的电流积分器CI包括：
放大器AMP；积分电容器Cfb，其连接在放大器AMP的
反相输入端子(-)和输出端子之间；以及复位开关RST，其与积分电容器Cfb的两端连接。放大器AMP的反相输入端子(-)通过感测线
14B将初始化电压Vpre施加到第二节点N2，并且通过感测线14B接收充入在像素P的OLED的寄生电容器Coled中的电荷。初始化电压Vpre被输入到放大器AMP的
非反相输入端子(+)。
[0070] 电流积分器CI经由采样和保持单元SH与ADC连接。采样和保持单元SH包括：采样开关SAM，其用于对从放大器AMP输出的感测电压Vsen进行采样，并且将采样后的电压Vsen存储在采样电容器Cs中；以及保持开关HOLD，其用于将存储在采样电容器Cs中的感测电压Vsen发送到ADC。
[0071] 图5和图6是用于说明当感测到OLED劣化时图4的像素和感测单元的操作的视图。
[0072] 参照图5和图6，本公开的感测驱动序列可以按初始化时段Ta、升压时段Tb和采样时段Tc的顺序来执行。
[0073] 在初始化时段Ta中，由于复位开关RST接通，导致电流积分器CI作为具有1的增益的单位增益
缓冲器进行操作，使得放大器AMP的输入端子(+、-)、输出端子以及感测线14B全部被初始化为初始化电压Vpre。
[0074] 在初始化时段Ta中，用于导通驱动的数据电压Von被施加到数据线14A。用于感测的选通信号SCAN作为导通电平(on-level)的第一选通脉冲P1与用于导通驱动的数据电压Von同步进行施加，以使第一开关TFT ST1和第二开关TFT ST2导通。在初始化时段Ta中，第一开关TFT ST1导通，以将数据线14A上的用于导通驱动的数据电压Von施加到第一节点N1。第二开关TFT ST2导通，以将感测线14B上的初始化电压Vpre施加到第二节点N2。结果，驱动TFT DT的栅源电压被设置为使得像素电流能够流动。
[0075] 在升压时段Tb中，第一开关TFT ST1和第二开关TFT St2响应于截止电平的用于感测的选通信号SCAN而截止。此时，第二节点N2的电位(即，OLED的阳极电位)通过在驱动TFT DT的源极和漏极之间流动的像素电流而提升至OLED的操作点电压，然后在升压电平下饱和。当OLED的阳极电位升至操作点电压时，像素电流流过OLED，并且OLED发光。此时，OLED的寄生电容器Coled被充入与OLED的操作点电压对应的电荷量。OLED的操作点电压与OLED的劣
化成比例地增加。因此，充入在OLED的寄生电容器Coled中的电荷量也与劣化成比例地增加(Q＝Coled*Vanode)。另一方面，在升压时段Tb中，电流积分器CI继续作为单位增益缓冲器来操作，使得在升压时段Tb中，感测电压Vsen作为初始化电压Vpre被输出。
[0076] 在采样时段Tc中，第一开关TFT ST1和第二开关TFT ST2响应于具有导通电平的用于感测的选通信号SCAN的第二脉冲P2而导通，并且复位开关RST断开。此时，用于截止驱动的数据电压Voff与用于感测的选通信号SCAN的第二脉冲P2同步地被施加到数据线14A。驱动TFT DT根据通过第一开关TFT ST1施加的用于截止驱动的数据电压Voff而截止。因此，施加到OLED的像素电流被切断。在采样时段Tc中，像素电流被切断，并且感测充入在OLED的寄生电容器Coled中的电荷。在采样时段Tc中，充入在OLED的寄生电容器Coled中的电荷移动到电流积分器CI的积分电容器Cfb。结果，第二节点N2的电位从升压电平下降至初始化电压Vpre。在采样时段Tc中，随着感测时间的流逝，积分电容器Cfb的两端之间的电位差由于流入到放大器AMP的反相输入端子(-)中的电荷而增加，也就是说，电荷的累积量增加。由于反相输入端子(-)和非反相输入端子(+)通过虚设地而
短路并且它们之间的电位差为零，因此在采样时段Tc中，不管积分电容器Cfb的电位差的增加如何，反相输入端子(-)的电位都保持在初始化电压Vpre。而放大器AMP的输出端子电位与积分电容器Cfb两端的电位差对应地降低。通过这种原理，在采样时段Tc中，流过感测线14B的电荷通过积分电容器Cfb变成作为积分值的感测电压Vsen，并且感测电压Vsen可以作为低于初始化电压Vpre的值来输出。这是由于当前积分器CI的输入/输出特性导致的。升压电平和初始化电压Vpre之间的电位差越大，即，OLED的操作点电压越高，初始化电压Vpre和感测电压Vsen之间的电位差ΔV1和ΔV2越大。在图6中，虚线是具有相对高操作点电压的OLED的像素的操作
波形，实线是具有相对低操作点电压的OLED的像素的操作波形。
[0077] 感测电压Vsen通
过采样开关SAM被存储在采样电容器Cs中。当保持开关HOLD接通时，存储在采样电容器Cs中的感测电压Vsen通过保持开关HOLD被输入到ADC。感测电压Vsen被ADC转换成感测数据SD，然后输出到补偿单元20。
[0078] 根据所述感测驱动序列，可以按行顺序方式来感测布置在每个显示行上的相同颜色的像素。
[0079] 图7是用于说明根据本公开的比较示例的有机发光显示器的感测驱动序列的示图。
[0080] 参照图7，根据本公开的比较示例的有机发光显示器的感测驱动序列按照行顺序方式将用于显示行Li至Li+4的图6的感测驱动序列非交叠地移位。
[0081] 换句话讲，在图7的感测驱动序列完成了对布置在显示行Li上的第一颜色像素的感测之后，其开始对布置在显示行Li+1上的第一颜色像素进行感测。随后，在感测驱动序列完成了对布置在显示行Li+1上的第一颜色像素的感测之后，其开始对布置在显示行Li+2上的第一颜色像素进行感测。以这种方式，图7的感测驱动序列完成了对布置在显示面板的最后一个显示行上的第一颜色像素的感测。还按照与第一颜色像素相同的方式来感测第二颜色像素至第四颜色像素。
[0082] 根据这种非交叠感测驱动序列，感测所需的时间长。例如，如图7所示，当感测一个显示行的特定颜色像素所需的时间为600μs时，感测五个显示行Li至Li+4的特定颜色像素所需的时间为3,000μs。
[0083] 图8至图10是用于说明根据本公开的一个实施方式的有机发光显示器的感测驱动序列的视图。
[0084] 参照图8至图10，根据本公开的一个实施方式的有机发光显示器的感测驱动序列提出一种针对每个块的交叠驱动方法，以便缩短感测所需的时间。
[0085] 假定如图8中所示连续地感测驱动第一显示块和第二显示块，第一显示块和第二显示块中的每一个可以具有按照感测驱动序列依次进行感测驱动的五个显示行(Li至Li+4、Li+5至Li+9)。此时，在本公开的针对每个块的交叠驱动方法中，针对第一显示块和第二显示块中的每一个，进行感测驱动的第二显示行至最后一个显示行(Li+1至Li+4或Li+6至Li+9)的初始化时段Ta在进行感测驱动的第一显示行(Li或Li+5)的升压时段Tb内被依次移位。
[0086] 根据针对每个块的交叠驱动方法，用于感测每个显示块的特定颜色像素所需的时间(即，用于感测五个显示行所需的时间)是800μs，与图7的非交叠感测驱动序列相比，感测时间减小至8/30。
[0087] 然而，在针对每个块的交叠驱动方法的情况下，在相邻块之间执行非交叠感测驱动序列。换句话讲，第一显示块中的进行感测驱动的最后一个显示行Li+4的采样时段Tc和第二显示块中的进行感测驱动的第一显示行Li+5的初始化时段Ta被设计成非交叠。
[0088] 这是因为必须按照第一显示块和第二显示块中的每一个的感测驱动序列来施加用于导通驱动的数据电压Von、用于截止驱动的数据电压Voff、第一选通脉冲P1和第二选通脉冲P2。
[0089] 为此，如图9A和图10所示，本公开的面板驱动器(即，数据驱动器)可以在第一时段PED1期间将用于设置像素电流的、用于导通驱动的数据电压Von依次供应到属于第一显示块的显示行Li至Li+4的像素，并且可以在第一时段PED1之后的第二时段PED2期间将用于阻挡像素电流的、用于截止驱动的数据电压Voff依次供应到属于第一显示块的显示行Li至Li+4的像素。这里，第一时段PED1是其中包括属于第一显示块的显示行Li至Li+4的初始化时段Ta的时段。第二时段PED2是其中包括属于第一显示块的显示行Li至Li+4的采样时段Ta的时段。
[0090] 此时，如图9A和图10所示，本公开的面板驱动器(即，选通驱动器)可以在第一时段PED1期间将与用于导通驱动的数据电压Von同步的第一选通脉冲P1依次供应到属于第一显示块的显示行Li至Li+4的像素，并且可以在第二时段PED2期间将与用于截止驱动的数据电压Voff同步的第二选通脉冲P2依次供应到属于第一显示块的显示行Li至Li+4的像素。
[0091] 因此，从用于属于第一显示块的显示行Li至Li+4的像素的感测单元输出第一感测电压Vi至第五感测电压Vi+4。
[0092] 如图9B和图10所示，本公开的面板驱动器(即，数据驱动器)可以在第三时段PED3期间将用于设置像素电流的、用于导通驱动的数据电压Von依次供应到属于第二显示块的显示行Li+5至Li+9的像素，并且可以在第三时段PED3之后的第四时段PED4期间将用于阻挡像素电流的、用于截止驱动的数据电压Voff依次供应到属于第二显示块的显示行Li+5至Li+9的像素。这里，第三时段PED1是其中包括属于第二显示块的显示行Li+5至Li+9的初始化时段Ta的时段。第四时段PED4是其中包括属于第二显示块的显示行Li+5至Li+9的采样时段Tc的时段。
[0093] 此时，如图9B和图10所示，本公开的面板驱动器(即，选通驱动器)可以在第三时段PED3期间将与用于导通驱动的数据电压Von同步的第一选通脉冲P1依次供应到属于第二显示块的显示行Li+5至Li+9的像素，并且可以在第四时段PED4期间将与用于截止驱动的数据电压Voff同步的第二选通脉冲P2依次供应到属于第二显示块的显示行Li+5至Li+9的像素。
[0094] 因此，从用于属于第二显示块的显示行Li+5至Li+9的像素的感测单元输出第六感测电压Vi+5至第十感测电压Vi+9。
[0095] 此外，根据本公开的实施方式的有机发光显示器的感测驱动序列，在图10中产生诸如斜线所指示的时段和点所指示的时段的剩余时段。由于在图10中的由斜线所指示的时段期间施加用于截止驱动的数据电压Voff，因此由斜线所指示的时段不能被用作后一显示块的初始化时段Ta。另外，由于在图10中的由点所指示的时段期间施加用于导通驱动的数据电压Von，因此由点所指示的时段不能被用作前一显示块的采样时段Tc。为了进一步缩短感测所需的时间，必须缩短上述剩余时间。
[0096] 图11至图12是用于说明根据本公开的另一实施方式的有机发光显示器的感测驱动序列的视图。
[0097] 图11和图12示出了以上提到的剩余时间被消除的实施方式。参照图11至图12，根据本公开的另一实施方式的有机发光显示器的感测驱动序列提出了一种逐行交叠驱动方法，以进一步缩短感测所需的时间。为了实现逐行交叠驱动方法，本公开的定时控制器按行顺序方式将所有显示行的感测驱动序列交叠地移位。
[0098] 如图11和图12所示，根据逐行感测驱动序列，以后一顺序进行感测驱动的显示行中的每一行的初始化时段Ta被设置为处于以紧接的前一顺序进行感测驱动的显示行中的每一行的升压时段Tb内。按照这种逐行交叠驱动方法，如图12所示，由于没有剩余时段，因此进一步缩短了用于感测每个显示块的特定颜色像素所需的时间。
[0099] 然而，为了实现逐行感测驱动序列，必须适当地匹配用于导通驱动的数据电压Von和用于截止驱动的数据电压Voff的应用定时。作为前提，在显示行Li至Li+3中的每一行的初始化时段Ta期间必须施加用于导通驱动的数据电压Von以用于设置像素电流，并且在显示行Li至Li+3中的每一行的升压时段Tb期间必须施加用于截止驱动的数据电压Voff以用于阻挡像素电流。
[0100] 为此，如图11所示，本公开的面板驱动器(即，数据驱动器)可以在显示行Li至Li+3中的每一行的初始化时段Ta1期间将用于设置像素电流的、用于导通驱动的数据电压Von依次供应到显示行Li至Li+3的像素，并且可以在显示行Li至Li+3中的每一行的采样时段Tc期间将用于阻挡像素电流的、用于截止驱动的数据电压Voff依次供应到显示行Li至Li+3的像素。
[0101] 图12中的用于导通驱动的数据电压Von和用于截止驱动的数据电压Voff的交替周期比图10中的交替周期短。
[0102] 此时，如图11所示，本公开的面板驱动器(即，选通驱动器)可以在显示行Li至Li+3中的每一行的初始化时段Ta期间将与用于导通驱动的数据电压Von同步的第一选通脉冲P1依次供应到显示行Li至Li+3的像素，并且可以在显示行Li至Li+3中的每一行的采样时段Tc期间将与用于截止驱动的数据电压Voff同步的第二选通脉冲P2依次供应到显示行Li至Li+3的像素。
[0103] 因此，从用于显示行Li至Li+3的像素的感测单元输出第一感测电压Vi至第四感测电压Vi+3。以这种方式，进一步感测剩余显示行的像素。
[0104] 如上所述，本公开按照行顺序方式将至少一些显示行的感测驱动序列交叠地移位，使得能够缩短感测所需的时间。因此，本公开缩短了感测OLED劣化所需的感测时间，由此使诸如感测线可见性的副作用最小化，从而能够增强显示装置的性能。
[0105] 尽管已参照本公开的多个示例性实施方式描述了实施方式，但是应理解的是，本领域技术人员能够设计出将落入本公开的原理范围内的众多其它修改和实施方式。更具体地，可在本公开、附图和所附的权利要求的范围内对主题组合布置的组成部分和/或布置进行各种变型和修改。除了对这些组成部分和/或布置的变型和修改之外，对于本领域技术人员而言替代使用也将是显而易见的。
