首页 / 专利库 / 电气元件和设备 / 存储电容器 / 低噪声参考信号生成方法和电路

低噪声参考信号生成方法和电路

阅读:1028发布:2020-06-13

专利汇可以提供低噪声参考信号生成方法和电路专利检索,专利查询,专利分析的服务。并且本 发明 公开一种低噪声参考 信号 生成 电路 ,包括: 滤波器 单元,包括晶体管和 能量 存储部件,其中所述晶体管包括第一 节点 ,第二节点,控制节点和主体节点,所述第一节点用于接收 输入信号 ,所述第二节点用于输出经滤波后的滤波信号,所述控制节点配置为接收用于控制晶体管导通或截止的 控制信号 ,所述主体节点配置为耦接到所述输入信号或所述滤波信号,并且所述能量存储部件耦合到所述晶体管的第二节点;以及功能单元,耦合到所述晶体管的第二节点和所述能量存储部件,其中所述功能单元具有高输入阻抗。功能单元具有高输入阻抗,可以减少漏 电流 的产生,从而进一步降低参考信号的噪声,以提供更低噪声的参考信号。,下面是低噪声参考信号生成方法和电路专利的具体信息内容。

1.一种低噪声参考信号生成电路,其特征在于,包括:
滤波器单元,包括晶体管和能量存储部件,其中所述晶体管包括第一节点,第二节点,控制节点和主体节点,所述第一节点用于接收输入信号,所述第二节点用于输出经滤波后的滤波信号,所述控制节点配置为接收用于控制晶体管导通或截止的控制信号,所述主体节点配置为耦接到所述输入信号或所述滤波信号,并且所述能量存储部件耦合到所述晶体管的第二节点;以及
功能单元,耦合到所述晶体管的第二节点和所述能量存储部件,其中所述功能单元具有高输入阻抗。
2.如权利要求1所述的低噪声参考信号生成电路,其特征在于,所述控制信号是具有有规律的脉冲的脉冲宽度调制信号,具有不规律的脉冲的脉冲宽度调制信号,或脉冲频率调制信号。
3.如权利要求1所述的低噪声参考信号生成电路,其特征在于,当所述控制信号处于第一电压电平状态时,所述晶体管导通,所述能量存储部件充电,并且所述滤波器单元配置为全通滤波器;当所述控制信号处于第二电压电平状态时,所述晶体管截止,所述滤波器单元配置为低通滤波器
4.如权利要求3所述的低噪声参考信号生成电路,其特征在于,所述控制信号在控制信号的单个周期中的第一电压电平状态下的控制信号的时间大于等于零。
5.如权利要求4所述的低噪声参考信号生成电路,其特征在于,所述控制信号在控制信号的单个周期中的第一电压电平的状态下的控制信号的时间与所述控制信号的单个周期的比率小于1/100。
6.如权利要求4所述的低噪声参考信号生成电路,其特征在于,在所述低噪声参考信号生成电路的初始运行期间,所述控制信号在所述控制信号的单个周期中处于所述第一电压电平状态的时间大于在所述初始运行期间之后的运行期间的所述控制信号处于所述第一电压电平状态的时间。
7.如权利要求1所述的低噪声参考信号生成电路,其特征在于,所述能量存储部件包括金属-绝缘体-金属电容器,金属-化物-金属电容器,MOS电容器或MOS变容器。
8.如权利要求1所述的低噪声参考信号生成电路,其特征在于,所述能量存储部件包括阻尼电路,所述阻尼电路包括至少一个晶体管和至少一个电容器。
9.如权利要求8所述的低噪声参考信号生成电路,其特征在于,所述能量存储部件中的所述阻尼电路的输入节点耦合到所述滤波器单元中的所述晶体管的第二节点。
10.一种低噪声参考信号生成电路,其特征在于,包括:
滤波器单元,包括晶体管和能量存储部件,其中所述晶体管包括第一节点,第二节点,控制节点和主体节点,所述第一节点用于接收输入信号,所述第二节点用于输出经滤波后的滤波信号,所述控制节点配置为接收用于控制晶体管导通或截止的控制信号,所述主体节点配置为耦接到所述输入信号或所述滤波信号,并且能量存储部件耦合到晶体管的第二节点;
输入单元,耦合到所述晶体管的第一节点,其中所述输入单元是电流到电压转换电路;
以及
功能单元,耦合到所述晶体管的第二节点和所述能量存储部件,其中所述功能单元是具有高输入阻抗的电压到电流转换电路。
11.一种用于低噪声参考信号生成的方法,其特征在于,包括:
提供包括滤波器单元和功能单元的电路,其中所述滤波器单元包括晶体管和能量存储部件,所述晶体管用于接收输入信号并输出经滤波后的滤波信号,所述晶体管的主体节点用于耦接到所述输入信号或所述滤波信号,所述功能单元具有高输入阻抗;
通过控制信号控制所述晶体管导通以对所述能量存储部件充电;以及
通过所述控制信号控制所述晶体管截止,以使所述滤波器单元配置为低通滤波器。

说明书全文

低噪声参考信号生成方法和电路

技术领域

[0001] 本发明涉及电学技术领域,尤其涉及一种低噪声参考信号生成方法和电路。

背景技术

[0002] 在各种各样的电路中,均需要生成参考电压或参考电流。例如,塞的电路可以包括一个或多个数字模拟转换器(DAC,Digital to Analog Converter),并且DAC的输入可以由生成参考信号(例如参考电流或参考电压)的一个或多个电路提供。在这种情况下,参考信号的噪声(noise)可能影响输出音频的质量。换句话说,如果可以降低参考信号的噪声,则可以提高输出音频的质量。因此,如何生成低噪声(low-noise)参考信号一直是业界的目标。

发明内容

[0003] 有鉴于此,本发明提供一种用于低噪声参考信号生成的方法和电路,可以降低参考信号的噪声。
[0004] 根据本发明的第一方面,公开一种低噪声参考信号生成电路,包括:
[0005] 滤波器单元,包括晶体管和能量存储部件,其中所述晶体管包括第一节点,第二节点,控制节点和主体节点,所述第一节点用于接收输入信号,所述第二节点用于输出经滤波后的滤波信号,所述控制节点配置为接收用于控制晶体管导通或截止的控制信号,所述主体节点配置为耦接到所述输入信号或所述滤波信号,并且所述能量存储部件耦合到所述晶体管的第二节点;以及
[0006] 功能单元,耦合到所述晶体管的第二节点和所述能量存储部件,其中所述功能单元具有高输入阻抗。
[0007] 根据本发明的第二方面,公开一种低噪声参考信号生成电路,包括:
[0008] 滤波器单元,包括晶体管和能量存储部件,其中所述晶体管包括第一节点,第二节点,控制节点和主体节点,所述第一节点用于接收输入信号,所述第二节点用于输出经滤波后的滤波信号,所述控制节点配置为接收用于控制晶体管导通或截止的控制信号,所述主体节点配置为耦接到所述输入信号或所述滤波信号,并且所述能量存储部件耦合到所述晶体管的第二节点;
[0009] 输入单元,耦合到所述晶体管的第一节点,其中所述输入单元是电流到电压转换电路;以及
[0010] 功能单元,耦合到所述晶体管的第二节点和所述能量存储部件,其中所述功能单元是具有高输入阻抗的电压到电流转换电路。
[0011] 根据本发明的第三方面,公开一种用于低噪声参考信号生成的方法,包括:
[0012] 提供包括滤波器单元和功能单元的电路,其中所述滤波器单元包括晶体管和能量存储部件,所述晶体管用于接收输入信号并输出经滤波后的滤波信号,所述晶体管的主体节点用于耦接到所述输入信号或所述滤波信号,所述功能单元具有高输入阻抗;
[0013] 通过控制信号控制所述晶体管导通以对所述能量存储部件充电;以及[0014] 通过所述控制信号控制所述晶体管截止,以使所述滤波器单元配置为低通滤波器
[0015] 本发明提供的低噪声参考信号生成电路由于包括滤波器单元包括晶体管和能量存储部件,并使用控制信号控制晶体管导通或截止;以及具有高输入阻抗的功能单元。采用这种方式,晶体管导通时对能量存储部件充电,在晶体管截止时能量存储部件产生滤波信号,经由能量存储部件提供的参考信号(例如滤波信号)会比较稳定,噪声更少。此外功能单元具有高输入阻抗,可以减少漏电流的产生,从而进一步降低参考信号的噪声,以提供更低噪声的参考信号。
[0016] 在阅读了随后以不同附图展示的优选实施例的详细说明之后,本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。

附图说明

[0017] 图1示出了根据本发明的实施例的低噪声参考信号生成电路的框图
[0018] 图2A示出了根据本发明实施例的低噪声参考信号生成电路的可行示例。
[0019] 图2B示出了用于实现能量存储部件的阻尼电路的示例。
[0020] 图2C和图2D示出了用于实现图2B中的阻尼电路的运算放大器的两个电路示例。
[0021] 图3示出了当晶体管截止时滤波器单元的等效电路。
[0022] 图4示出了根据本发明的另一实施例的低噪声参考信号生成电路的框图。
[0023] 图5A和图5B示出了根据本发明另一实施例的低噪声参考信号生成电路的可行示例。
[0024] 图6示出了根据本发明的实施例的用于低噪声参考信号生成的方法的流程图
[0025] 图7A至图7C示出了根据本发明实施例的用于控制滤波器单元的控制信号的方案图。

具体实施方式

[0026] 在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的,制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中,术语“包括”和“包括”被用于开放式类型,因此应当被解释为意味着“包括,但不限于...”。此外,术语“耦合”旨在表示间接或直接的电连接。因此,如果一个设备耦合到另一设备,则该连接可以是直接电连接,或者经由其它设备和连接的间接电连接。
[0027] 以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
[0028] 下面将参考特定实施例并且参考某些附图来描述本发明,但是本发明不限于此,并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中,为了说明的目的,一些元件的尺寸可能被夸大,而不是按比例绘制。在本发明的实践中,尺寸和相对尺寸不对应于实际尺寸。
[0029] 参考图1,图1示出了根据本发明实施例的低噪声参考信号生成电路的框图,此外可以参考图2A中所示的实施例来说明细节。电路10包括滤波器(filter)单元102和功能单元104。滤波器单元102包括晶体管M和能量存储部件E。晶体管M可以是NMOS(Negative channel Metal-Oxide-Semiconductor)或PMOS(Positive channel Metal-Oxide-Semiconductor)。晶体管M包括第一节点n1,第二节点n2,控制节点n3和主体(body)节点n4。晶体管M的第一节点n1配置为耦合到提供输入信号S1的电路。输入信号S1可以是电压信号。
晶体管M的第二节点n2耦合到能量存储部件E,能量存储部件E用于提供滤波信号S2。晶体管M的控制节点n3配置为接收控制信号CTL,并且晶体管M由控制信号CTL控制以导通/截止。晶体管M的主体节点n4配置为接收追踪信号S3。追踪信号S3可以是输入信号S1,滤波信号S2或类似于输入信号S1或滤波信号S2的信号,其中类似于的意思是指,可以通过一个缓冲器(或其他部件)来接收输入信号S1或滤波信号S2并产生一个与输入信号S1或滤波信号S2相类似的信号。也就是说,主体节点n4可以(直接或间接的)耦接到输入信号S1或滤波信号S2。追踪信号S3的电压电平可以与能量存储部件E具有的电压电平几乎相等。功能单元104可以是具有高输入阻抗的电路,例如>10GΩ(10*109Ω),这意味着从滤波器单元102看到的阻抗足够高,使得从功能电路104到滤波器单元102的漏电流(leakage current)等于零或接近零。采用这种方式,当负载端的阻抗很高时,对应的负载漏电流就非常小,因此可以减少因漏电流而产生的噪声,从而降低从第二节点n2处输出的滤波信号S2的噪声。采用本发明的方式可以从负载端降低生成的参考信号的噪声。在该实施例中,当晶体管M由控制信号CTL控制为截止时,晶体管M相当于具有高电阻(例如>100MΩ(100*106Ω))的电阻器,并且滤波器单元
102可以用作RC滤波器(该RC滤波器具有高电阻的电阻器)。可以参考图2A中所示的可行示例来说明一些细节。
[0030] 图2A示出了根据本发明实施例的低噪声参考信号生成电路的可行示例。在该示例中,晶体管M是PMOS,并且能量存储部件E可以是MIM(Metal-Insulator-Metal,金属-绝缘体-金属)电容器,MOM(Metal-Oxide-Metal,金属-化物-金属)电容器,MOS(Metal-Oxide-Semiconductor,金属-氧化物-半导体)电容器,MOS变容器(无源电容器)或阻尼电路(有源电容器)。滤波信号S2穿过运算放大器作为追踪信号S3耦合到晶体管M的主体节点n4。图2A中D1和D2是晶体管M的结型二极管(junction diode)。功能单元104包括为PMOS的晶体管M1。输入信号(例如输入信号S1)由电路C1提供,电路C1包括运算放大器OA1,多个电阻器R1,R2,R3和多个晶体管A1,A2。运算放大器OA1的输出电压作为输入信号S1输入到滤波器单元102。需要说明的是,图2B示出了用于实现能量存储部件E的阻尼电路。如图2B所示,阻尼电路20包括运算放大器201,电容器203和电阻器205。运算放大器201的输入节点n5配置为耦合到晶体管M的第二节点n2。电容器203的一个节点耦合到运算放大器201的输入节点(例如输入节点n5),以及电容器203的另一个节点耦合到运算放大器201的输出节点。电阻器205的一个节点耦合到运算放大器201的输出节点,以及电阻器205的另一个节点n6配置为耦合到接地,电源或参考电压。此外,阻尼电路20的运算放大器201可以以各种方式实现。图2C和图2D示出了用于实现运算放大器201的两个电路示例。在图2C中,阻尼电路20c的运算放大器由NMOS 201c实现。在图2D中,阻尼电路20d的运算放大器由PMOS 201d实现。
[0031] 在图2A所示的实施例中,当晶体管M通过控制信号CTL控制为导通时,滤波器单元102配置为全通(all pass)滤波器。输入信号S1可以穿过晶体管M并对能量存储部件E充电。
例如充电后的能量存储部件E可以具有与与输入信号S1几乎相等的电压。
[0032] 在图2A所示的实施例中,当滤波器单元102的晶体管M由控制信号CTL控制为截止时,滤波器单元102的等效电路如图3所示。如图3所示,晶体管M相当于具有高电阻的电阻器Roff。也就是说,滤波器电路102(图2A所示)配置为低通(low pass)滤波器。此时输入信号S1几乎不能穿过晶体管M(当然可能会有很少量的穿过晶体管M,但输入信号S1的噪声可以被滤除),因此此时可以由经过充电的能量存储部件E提供参考信号(例如滤波信号S2)给功能单元104,由于能量存储部件E提供的能量(例如电荷量)较稳定,因此经由能量存储部件E提供参考信号(例如滤波信号S2)会比较稳定,噪声更少。此外,由于将滤波信号S2耦合到晶体管M的主体节点n4,使得在主体节点n4处一端是追踪信号S3(参考图3所示,追踪信号S3=滤波信号S2),另一端耦合到能量存储部件E,而滤波信号S2是由能量存储部件E提供的,因此主体节点n4处与第二节点n2处的电压电平几乎相等,能量存储部件E内的能量几乎不会泄漏到主体节点n4处,所以避免了能量存储部件E在第一节点n1处的漏电流,从而因此可以减少因漏电流而产生的噪声,从而降低从第二节点n2处输出的滤波信号S2的噪声。采用本发明的方式可以从输入端降低生成的参考信号的噪声。当然追踪信号S3也可以耦合到输入信号S1,因为输入信号S1与能量存储部件E的电压电平也是几乎相等的,因此将追踪信号S3耦合到输入信号S1也可以避免或减少漏电流。通过将滤波器单元102配置为低通滤波器,可以将噪声频谱的3dB频率调整为低于关心频带(interested band)(例如,20Hz~20kHz)。换句话说,关心频带内的噪声能量减小。因此,可以认为输入信号S1由滤波器单元102进行了“清洁”,并且生成经滤波后的滤波信号S2(低噪声参考信号)作为低噪声信号以提供给功能电路104。
[0033] 如上所述,由于滤波后的滤波信号S2耦合到晶体管M的主体节点n4,因此可以避免在晶体管M在截止时产生漏电流(例如避免在输入端产生漏电流)。一般而言,漏电流会造成能量存储部件E上有电荷的变动,该变动会造成能量存储部件上电压的变化,因漏电流本身带有噪声,所以输出的电压也会产生噪声,因此低噪声信号的产生需要避免或降低漏电流。根据上文的描述,本发明实施例中可以减少在能量存储部件E(或晶体管M)的负载端的漏电流(例如使功能单元104具有高阻抗输入以及晶体管M具有高开路电阻Roff),同时可以减少在晶体管主体节点n4端的漏电流(例如使第二节点n2耦合到主体节点n4),从而使第二节点n2与主体节点n4的漏电流都得到大幅度降低,而漏电流降低后输出的参考信号(例如滤波信号S2)的噪声就会大大减少,从而生成低噪声的参考信号。
[0034] 控制信号可以是数字信号模拟信号。在一个实施例中,如图7A所示,控制信号CTL可以是具有有规律的脉冲的PWM(pulse width modulation,脉冲宽度调制)。在控制信号CTL的单个周期Tr中,控制信号CTL在时间间隔Tc中为第一电压电平V1,控制信号CTL在时间间隔Tf中为第二电压电平V2。当晶体管M是PMOS时,晶体管M可以在时间间隔Tc期间导通,并且晶体管M可以在时间间隔Tf期间截止。在控制信号是数字信号的情况下,第一电压电平V1可以是零(此时晶体管可以全部导通),第二电压电平V2可以是VDD(此时晶体管可以几乎全部截止),但是在控制信号是模拟信号的情况下,第一电压电平V1可以具有高于零的电压电平,此时可以使晶体管部分导通。上述是针对晶体管M是PMOS的情况。在晶体管部分导通时,可以对能量存储部件E充电,当然如果能量存储部件E的电压电平与输入信号S1的电压电平几乎相等,也可以无需对能量存储部件E充电。也就是说,能量存储部件E可以在时间间隔Tc期间充电(即时间间隔(例如时间间隔Tc)也可以指“充电时间”),并且滤波器单元102可以配置为全通滤波器。另一方面,滤波器单元102可以在时间间隔Tf期间配置为低通滤波器。此外,有规律的脉冲的PWM意味着每个周期Tr的时间长短是相等的,并且在每个单个周期Tr中,时间间隔Tc的时间长短相等,时间间隔Tf的时间长短也相等。在另一个实施例中,如图7B所示,控制信号是具有不规律的脉冲的PWM信号。在该实施例中,时间间隔Tc和Tf不是固定的。例如,可以在电路10的初始运行期间使时间间隔Tc更长。随着运行时间变长,可以减小时间间隔Tc,因此在初始运行期间时间间隔Tc(该Tc在单个周期Tr中)的时间长短大于在初始运行期间之后的运行期间中的时间间隔Tc(该Tc在另一单个周期Tr中)的时间,这样可以电路运行稳定之后减少对能量存储部件E充电,节省电路运行所需电量。也就是说,其中一个周期Tr中的时间间隔Tc可以与另一个周期Tr中的时间间隔Tc不相等,相应的两个周期中的时间间隔Tf也可以不相等,当然该一个周期Tr的时间长短可以与该另一个周期Tr的时间长短相等。在又一个实施例中,如图7C所示,控制信号CTL可以是PFM(pulse frequency modulation,脉冲频率调制)信号。也就是说,在该实施例中,控制信号CTL的单个周期Tr的时间不固定。也就是说,其中一个周期Tr中的时间间隔Tc可以与另一个周期Tr中的时间间隔Tc不相等,相应的两个周期中的时间间隔Tf也可以不相等,同时,该一个周期Tr的时间长短与该另一个周期Tr的时间长短也可以不相等。在一个实施例中,控制信号CTL的第一时间间隔(例如时间间隔Tc)与单个周期Tr的比率小于1/100(即Tc/Tr<1/100)。在另一个实施例中,单个时段与单个时段中的充电时间的比率是随机变量。如上所述,为了使能量存储部件E的能量(电荷量或电压电平等)始终维持在较高的平,在每个周期中都会对能量存储部件E进行充电,而充电的时间可以是随机的,例如充电时间大于等于零(例如可以由随机变量产生器产生),当然会小于一个周期Tr。当充电时间等于零时,也就是在一个周期内,可能不需要对能量存储部件E充电,例如在一个周期内,虽然能量存储部件E在放电,但是能量存储部件E的电压电平并未下降太多,因此依然可以满足产生稳定的参考信号的要求。当然也可以在一个周期内对能量存储部件E充电一段时间,这段时间可以任意取值(例如在一个周期内取值,如大于等于零并且小于等于一个周期值)。
[0035] 此外,在晶体管M是NMOS的情况下,充电时间(例如时间间隔Tc)中的控制信号CTL的第一电压电平V1可以低于VDD,此时可以使晶体管M部分导通。这样也可以对能量存储部件E充电。
[0036] 参考图4,图4示出了根据本发明另一实施例的低噪声参考信号生成电路的框图。电路40类似于电路10(如图1所示),但电路40还包括输入单元106。在该实施例中,输入单元
106是电流到电压(I/V)转换电路,并且功能单元104是电压到电流(V/I)转换电路。由于滤波器单元102的操作和功能与上述实施例相同,因此这里不再重复。其中,图1示出的是低噪声参考电压的生成过程,而图4示出的是说明低噪声参考电流的生成过程。
[0037] 图5A示出了根据本发明另一实施例的低噪声参考信号生成电路的可行示例。输入单元106包括电流源Ir和晶体管T1。电流源Ir生成噪声参考电流(带有噪声的参考电流),并且晶体管T1将噪声参考电流转换为噪声电压信号(带有噪声的电压信号)作为输入信号S1。滤波器单元102对输入信号S1的噪声进行滤波,然后输出滤波后的滤波信号S2。功能单元
104包括晶体管T2。晶体管T2接收滤波后的滤波信号S2,并将滤波后的滤波信号S2转换为干净的参考电流Ic。图5B示出了根据本发明另一实施例的低噪声参考信号生成电路的可行示例。在图5B中的另一个可行示例中,滤波器单元102的晶体管M,输入单元106的晶体管T1和功能单元104的晶体管T2是NMOS。注意,在某些情况下,晶体管的类型可能不同。例如,滤波器单元102的晶体管M是PMOS,输入单元106的晶体管T1和功能单元104的晶体管T2是NMOS。
[0038] 图6示出了根据本发明的实施例的低噪声参考信号生成方法的流程图。
[0039] 在步骤601中,执行提供包括滤波器单元和功能单元的电路。滤波器单元包括晶体管和能量存储部件。晶体管配置为接收输入信号并输出滤波后的滤波信号。晶体管的主体节点用于接收追踪信号,追踪信号例如为输入信号,滤波后的滤波信号或类似于输入信号或滤波信号的信号。功能单元具有高输入阻抗。
[0040] 在步骤603中,执行通过控制信号控制晶体管导通,以对能量存储部件充电。在该步骤中,滤波器单元配置为全通滤波器。
[0041] 在步骤605中,执行通过控制信号控制晶体管截止,以使滤波器单元配置为低通滤波器。
[0042] 可以在电路的运行期间重复执行步骤603和605。
[0043] 在一个实施例中,控制信号是PWM信号或PFM信号。当控制信号为PWM信号时,单个周期内的充电时间与单个周期的比例可以是固定的也可以不是固定的,其中充电时间是指控制信号处于第一状态的时间间隔。电压电平使晶体管导通。在一个实施例中,可以在电路的初始运行期间使充电时间更长。随着运行时间变长,可以减少充电时间。在一个实施例中,单个时段与单个时段中的充电时间的比率大于100(例如一个周期中的充电时间与一个周期的比率小于1/100)。在一个实施例中,单个时段与单个时段中的充电时间的比率是随机变量。例如充电时间大于等于零。
[0044] 利用本发明,可以清除参考电压或参考电流中的噪声,并且可以在关心频带(例如在声音信号使用中为20Hz~20kHz)内生成干净的参考信号。也就是说,利用本发明,可以减少关心频带内的噪声参考信号的噪声。
[0045] 本领域的技术人员将容易地观察到,在保持本发明教导的同时,可以做出许多该装置和方法的修改和改变。因此,上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈