成像系统专利检索-存储电容器电气元件和设备专利检索查询-专利查询网

成像系统

阅读：0发布：2020-11-03

专利汇可以提供成像系统专利检索，专利查询，专利分析的服务。并且本实用新型涉及成像系统。在实施例中可以设置有形成于具有正面和背面的基板上的图像传感器像素阵列。每个像素都可以具有用于接收穿过背面的光的光电二极管、浮置扩散节点、电荷转移栅极，以及第一及第二复位晶体管栅极。源极跟随器晶体管可以具有与浮置扩散节点耦接的栅极以及与寻址晶体管耦接的源极。像素可以通过寻址晶体管和列反馈复位通路耦接至列反馈放大器。放大器可以给复位晶体管提供kTC复位噪声补偿电压，用于存储于耦接于浮置扩散与源极跟随器的漏极端子之间的保持电容器上。浮置扩散可以通过转移栅极、复位栅极和p型掺杂区界定于正面处。，下面是成像系统专利的具体信息内容。

权利要求

1.一种成像系统，其特征在于包括：
浮置扩散节点，接收响应于光而产生的电荷；
源极跟随器，具有耦接于所述浮置扩散节点的栅极端子；
放大器，具有输入和输出，其中所述放大器被配置为在所述输出处产生噪声补偿信号；
寻址晶体管，耦接于所述源极跟随器与所述放大器的所述输入之间；
第一晶体管；
导电路径，耦接于所述放大器的所述输出与所述第一晶体管之间并且输送所述噪声补偿信号；
第一电容器，耦接于所述第一晶体管与所述浮置扩散节点之间；以及
第二晶体管，耦接于所述浮置扩散节点，其中所述第二晶体管被配置为当所述第一晶体管导通时以所述噪声补偿信号驱动所述浮置扩散节点。
2.根据权利要求1所述的成像系统，其中所述第一晶体管具有栅极端子和第一端子与第二端子，并且其中所述第一端子耦接于电路节点，而所述第二端子耦接于所述导电路径。
3.根据权利要求2所述的成像系统，其中所述第一晶体管的所述栅极端子接收第一控制信号，并且所述第二晶体管的栅极端子接收不同于所述第一控制信号的第二控制信号。
4.根据权利要求3所述的成像系统，其中所述第二控制信号被配置为在所述浮置扩散节点已经由所述噪声补偿信号驱动以后截止所述第二晶体管。
5.根据权利要求4所述的成像系统，其中所述第一控制信号被配置为在所述第二晶体管已经截止以后截止所述第一晶体管。
6.根据权利要求1所述的成像系统，其中电路节点耦接于所述第一电容器与所述第一晶体管之间，所述成像系统还包括：
第二电容器，耦接于电压源与所述电路节点之间。
7.一种成像系统，其特征在于包括：
浮置扩散节点，接收响应于光而产生的电荷；
源极跟随器，具有耦接于所述浮置扩散节点的栅极端子；
放大器，具有输入和输出；
寻址晶体管，耦接于所述源极跟随器与所述放大器的所述输入之间；
第一晶体管；
第一电容器，耦接于所述第一晶体管与所述浮置扩散节点之间；
第二晶体管，具有第一端子、第二端子和栅极端子，其中所述第一端子耦接于所述浮置扩散节点，而所述第二端子耦接于所述第一晶体管；以及
导电路径，耦接于所述放大器的所述输出与所述第一晶体管之间。
8.根据权利要求7所述的成像系统，其中所述源极跟随器具有源极端子和漏极端子，并且所述源极端子耦接于所述寻址晶体管。
9.根据权利要求8所述的成像系统，其中所述漏极端子耦接于电压源。
10.根据权利要求7所述的成像系统，还包括：
电路节点，耦接于所述第一电容器与所述第一晶体管之间；
电压源；以及
第二电容器，耦接于所述电路节点与所述电压源之间。
11.根据权利要求10所述的成像系统，其中所述放大器被配置为在所述输出处产生噪声校正信号，并且将所述噪声校正信号经由所述导电路径提供给所述第一晶体管和第二晶体管。
12.根据权利要求11所述的成像系统，其中所述第一晶体管被配置为将所述噪声校正信号从所述导电路径传递到所述电路节点，并且所述第二晶体管被配置为当第一晶体管导通时所述将所述噪声校正信号传递到所述浮置扩散节点。
13.根据权利要求7所述的成像系统，其中所述第二晶体管的所述栅极端子接收第一控制信号，并且其中所述第一晶体管具有接收不同于所述第一控制信号的第二控制信号的栅极端子。
14.根据权利要求13所述的成像系统，其中所述寻址晶体管具有接收不同于所述第一与第二控制信号的第三控制信号的栅极端子。
15.根据权利要求7所述的成像系统，其中所述放大器的所述输入包括正输入与负输入，其中所述负输入耦接到所述寻址晶体管，并且所述正输入耦接到参考电压。
16.一种成像系统，其特征在于包括：
接收响应于光而产生的电荷的浮置扩散节点；
具有耦接于所述浮置扩散节点的栅极端子的源极跟随器；
具有输入和输出的放大器；
耦接于所述源极跟随器与所述放大器的所述输入之间的寻址晶体管；
晶体管，其中电路节点耦接于所述晶体管与所述浮置扩散节点之间；
耦接于所述电路节点的电容器；以及
耦接于所述放大器的所述输出与所述晶体管之间的导电路径。
17.根据权利要求16所述的成像系统，其中所述放大器被配置为在所述输出处产生噪声补偿信号，并且将所述噪声校正信号经由所述导电路径提供给所述晶体管。
18.根据权利要求17所述的成像系统，其中所述晶体管被配置为将所述噪声校正信号传递到所述电路节点，并且所述电容器被配置为存储所述噪声校正信号。
19.根据权利要求18所述的成像系统，还包括电压源，其中所述电容器耦接于所述电压源与所述电路节点之间。
20.根据权利要求19所述的成像系统，其中所述放大器具有耦接于参考电压的附加的输入。

说明书全文

成像系统

[0001] 本申请是基于申请号为201520769638.1，申请日为2015年9月29日，发明名称为“成像系统与图像传感器像素”的中国专利申请的分案申请。

技术领域

[0002] 本实用新型涉及固态图像传感器阵列，并且更特别地，涉及具有从像素基板的背面照射的小尺寸像素的图像传感器。小的像素尺寸可降低图像传感器阵列的制造成本，但是重要的是在减小像素尺寸时不要牺牲图像传感器性能。

背景技术

[0003] 典型的互补型金属-氧化物-半导体(CMOS)图像传感器通过来感测光将撞击光子转换成被集合(收集)于传感器像素内的电子。在每个集合周期完成时，所收集的电荷被转换成电压信号，这些信号被供应给与图像传感器关联的相应的输出端子。典型地，电荷-电压转换直接在像素内执行，并且所产生的模拟像素电压信号通过各种像素寻址和扫描方案传输到输出端子。模拟电压信号有时能够在被输送到芯片外之前于芯片上转换成数字等效形式。每个像素都包含用于驱动经由各自的地址晶体管与像素连接的输出感测线的缓冲放大器(即，源极跟随器)。

[0004] 在电荷-电压转换完成之后并且在所产生的信号从像素传输出去之后，像素在后一集合周期开始之前被复位。在包含用作电荷检测节点的浮置扩散(FD)的像素中，这种复位操作通过瞬间导通复位晶体管来完成，该复位晶体管将浮置扩散节点连接至电压基准以排出(或去除)传输到FD节点上的任意电荷。但是，使用复位晶体管将电荷从浮置扩散节点去除会产生热kTC复位噪声，这是本技术领域所熟知的。这种 kTC复位噪声必须使用相关双采样(CDS)信号处理技术来去除，以便获得所期望的低噪声性能。使用CDS的典型的CMOS图像传感器要求每个像素至少四个晶体管(4T)。具有钉扎(pinned)光电二极管的4T像素电路的实例能够见于Lee的美国专利No.5,625,210中，该专利并入本文，以作参考。

[0005] 在现代的CMOS传感器设计中，若干光电二极管的电路通常被共用。其中若干光电二极管的电路被共用的实例能够见于Guidash的美国专利No.6,657,665中，该专利并入本文，以作参考。在某些情况下，位于像素阵列的相邻行和列内的四个光电二极管具有共用的电路。这样的共用像素电路相对于像素不共用电路的情形会引起阵列的像素密度增大，同时会不合意地增加用于输送到/自像素的信号的金属寻址线的数量，特别是在全局快门(GS)存储位置包含于像素内时。

[0006] 常规的CMOS图像传感器的一个主要缺点是：在电荷已经积累于像素内之后的像素扫描按照逐行的连续方式来执行。这会产生曝光时间斜移(skew)，该曝光时间斜移通常作为移动对象的图像中的畸变而观察到。逐行地扫描像素被称为按“卷帘快门”模式来操作传感器，该卷帘快门类似于可见于常规的胶卷相机内的焦平面缝隙快门的动作。但是，在大部分的应用中，更可取的是在没有曝光时间斜移的情况下同时曝光阵列的全部像素，以由此消除图像中的移动对象的畸变。这种类型的图像传感器操作被称为“全局快门”(GS)，该全局快门类似于常规胶卷相机中的机械光圈快门的操作。为了实施这种类型的全局快门，有必要在每个传感器像素内提供多个电荷存储位置。

[0007] 在电荷被集合于按GS方案操作的像素的光电二极管内之后，电荷同时在阵列的全部像素内被转移到像素存储位置，在存储位置内电荷能够等待逐行方式的扫描。因而，像素扫描时间斜移独立于帧像素曝光时间。用于将多个电荷存储位置并入CMOS传感器像素内的方法的实例能够见于Yasutomi等人的题目为“A 2.7e Temporal Noise 99.7％Shutter Efficiency 92 dB Dynamic Range CMOS Image Sensor with Dual Global Shutter Pixels”的文中(ISSCC Digest of Technical Papers， 2010-2-10，pp.398和399)，该文献并入本文，以作参考。Yasutomi等人的布局是对常规的行间转移电荷耦合器件(CCD)概念的修改，在该修改中，来自像素光电二极管的电荷被首先转移到位于像素之间的空间内的纵向CCD寄存器内，并且然后电荷从其中以逐行的并行方式转移到串行寄存器内，随后是到共同的单个电荷检测节点和输出放大器之内的CCD电荷转移。为实施全局快门而将CCD电荷转移概念应用于CMOS传感器中的这种应用示于图1中，在该应用中电荷存储于另外的钉扎二极管内。

[0008] 图1示出了在具有全局快门功能的CMOS传感器中的像素100的简化电路图。在第一钉扎光电二极管101内的电荷集合完成之后，电荷经由电荷转移晶体管103转移到第二钉扎二极管102。所转移的电荷在二极管102内等待扫描。从第一二极管101到第二二极管102的电荷转移在没有产生kTC噪声的情况下按CCD方式来完成。同样有必要的是，要么第二二极管102具有比二极管101更高的钉扎电压，要么传输门103具有势垒和势阱。而且，有必要很好地屏蔽第二二极管102使其免受撞击光子115(即，用来在第一二极管101处产生电荷的光子)影响，以防止在成像场景中的对象移动时的不良拖影效应。光屏蔽效果在这样的图像传感器中的特征在于称为快门效率的参数。

[0009] 从第二二极管102中的信号电荷读出操作按常规的方式通过以下操作来进行：首先通过瞬间导通复位晶体管106来复位浮置扩散(FD)节点104以排出偏置电压Vdd，随后对电荷转移晶体管105的栅极施加脉冲。该序列现在能够通过阵列按照逐行的连续顺序来进行。出现于浮置扩散104上的信号由通过行寻址晶体管108来寻址的源极跟随器晶体管107缓冲。用于控制转移晶体管的栅极103和105、复位晶体管106及寻址晶体管108的脉冲分别由行总线111、112、113和114供应(即，与在图像传感器内的行控制电路耦接)。偏置电压Vdd由列Vdd线109供应给像素，并且信号输出出现于列输出线110上。按此方式使用钉扎二极管来进行电荷存储是有利的，因为这种类型的二极管具有相对低的暗电流生成特性(在电荷存储区内的高水平暗电流能够添加噪声并且在图像内产生不良的阴影效果)。但是，第二二极管102相当大的像素面积，从而会增加相应的图像传感器的尺寸，并最终增加其成本。钉扎光电二极管存储方法的另一个缺点是第二二极管102所需的比二极管101的钉扎电压更高的钉扎电压。该更高的钉扎电压消耗由最大器件工作电压决定的宝贵的分配电压摆幅，并且导致电荷存储容量减小，并从而导致图像传感器的动态范围(DR)减小。

[0010] 在全局快门的像素的设计中的上述问题能够在正面照射(SFI)应用中得到部分克服，在该应用中能够将遮光罩布置于第二钉扎电荷存储二极管102之上以防止到二极管102上的漏光。但是，这样的方法在背面照射(BSI)应用中是适得其反的。特别地，在BSI应用中布置于传感器基板的背面的遮光罩比在正面应用中更低效，并且会限制传感器的量子效率(QE)(高量子效率是在小尺寸的像素传感器中使用背面照射的主要目的)。因此，将第二钉扎二极管102用于BSI应用中的电荷存储是不可行的。实用新型内容

[0011] 因此，最好是能够提供具有全局快门功能的改进的背面照射的图像传感器像素。

[0012] 根据本实用新型又一个方面的实施例，提供一种成像系统，其特征在于包含：用于响应于图像光而产生电荷的光电二极管；浮置扩散节点；耦接于所述光电二极管与所述浮置扩散节点之间的电荷转移晶体管，其中所述电荷转移晶体管被配置为将所产生的电荷从所述光电二极管转移到所述浮置扩散节点；与所述浮置扩散节点耦接的复位晶体管；具有与所述浮置扩散节点耦接的栅极端子、源极端子和漏极端子的源极跟随器晶体管；具有输入和输出的反馈放大器电路；耦接于所述源极跟随器晶体管的所述源极端子与所述反馈放大器电路的所述输入之间的像素寻址晶体管；以及耦接于所述反馈放大器电路的所述输出与所述复位晶体管之间的列反馈线。

[0013] 根据上述成像系统的一个实施例，还包含：附加的复位晶体管，其中所述复位晶体管直接耦接于所述列反馈线与所述浮置扩散节点之间，并且其中所述附加的复位晶体管通过耦合电容器耦接至误差电压保持电容器和浮置扩散节点。

[0014] 根据上述成像系统的一个实施例，其中所述浮置扩散节点、所述电荷转移晶体管、所述复位晶体管、所述附加的复位晶体管、所述源极跟随器晶体管和所述像素寻址晶体管形成于共同的半导体基板上，所述半导体基板包含：p+型掺杂区，其中所述浮置扩散节点由所述电荷转移晶体管的栅极、所述第一复位晶体管的栅极以及所述p+型掺杂区界定于所述半导体基板的表面。

[0015] 根据上述成像系统的一个实施例，其中所述光电二极管形成于图像传感器像素阵列内，并且所述半导体基板经由位于所述阵列周边的多个导电触头连接至与所述半导体基板不同的附加的半导体基板。

[0016] 根据上述成像系统的一个实施例，其中所述反馈放大器电路形成于所述附加的半导体基板上。

[0017] 根据上述成像系统的一个实施例，其中所述图像光通过与所述半导体基板的所述表面相对的所述半导体基板的附加表面来接收。

[0018] 根据上述成像系统的一个实施例，其中所述光电二极管包含在按照行和列布置的图像传感器像素阵列中的多个光电二极管中的给定光电二极管，并且其中所述图像传感器像素阵列可按照全局快门模式来操作，在所述全局快门模式中所述多个光电二极管中的每个光电二极管被配置为将电荷同时转移到相应的浮置扩散节点上。

[0019] 根据上述成像系统的一个实施例，其中所述阵列中的每个图像传感器像素被逐行读出，并且其中在每个所述图像传感器像素中的浮置扩散区被复位为提供于所述反馈放大器电路的所述输出处的参考电压。

[0020] 根据上述成像系统的一个实施例，其中所述误差电压保持电容器耦接于所述附加的复位晶体管与所述源极跟随器晶体管的所述漏极端子、参考电压端子和地线端子之一之间，其中所述反馈放大器电路的所述输出处生成的kTC复位噪声校正信号在像素复位操作期间被存储于所述误差电压保持电容器上。

[0021] 根据上述成像系统的一个实施例，其中所述反馈放大器电路被配置为在图像信号扫描间隔期间应用第一增益，在所述图像信号扫描间隔期间于所述反馈放大器电路处接收来自所述像素寻址晶体管的与所述图像光对应的图像信号，并且在像素复位间隔期间应用与所述第一增益不同的第二增益，在像素复位间隔期间所述反馈放大器电路被配置为将所述浮置扩散节点复位至复位电压。

[0022] 根据上述成像系统的一个实施例，其中所述反馈放大器电路在所述图像信号扫描间隔期间被提供以第一参考偏置电压，并且在所述像素复位间隔期间被提供以第二参考偏置电压。

[0023] 根据本实用新型另一个方面的实施例，提供一种图像传感器像素，形成于具有相对的第一表面及第二表面的半导体基板上，其特征在于包含：用于响应于通过所述第二表面接收的图像光而产生电荷的光电二极管；在所述第一表面的电荷转移栅极；在所述第一表面的浮置扩散结区，所述浮置扩散结区通过所述电荷转移栅极接收由所述光电二极管产生的电荷；在所述第一表面的复位栅极，所述复位栅极耦接至所述浮置扩散区并且被配置为将所述浮置扩散区复位至复位电压；以及p型掺杂区，其中所述p型掺杂区、所述复位栅极和所述电荷转移栅极包围在所述第一表面的所述浮置扩散节点。

[0024] 根据上述图像传感器像素的一个实施例，其中所述p型掺杂区限定了在所述第一表面的所述浮置扩散结区的相对的第一面及第二面，所述电荷转移栅极限定了在所述第一表面的所述浮置扩散结区的第三面，并且所述复位栅极限定了在所述第一表面的所述浮置扩散结区的第四面，其中所述第四面与所述第三面相对，并且所述第三面及第四面在所述第一面及第二面之间延伸，使得所述浮置扩散结区由所述p型掺杂区、所述电荷转移栅极和所述复位栅极界定于所述第一表面。

[0025] 根据上述图像传感器像素的一个实施例，还包含：在所述第一表面的多个导电触头，所述多个导电触头耦接至与所述半导体基板不同的附加的半导体基板，其中所述浮置扩散结区具有与所述多个导电触头中的给定一个导电触头的面积基本上相等的面积。

[0026] 根据上述图像传感器像素的一个实施例，其中所述图像传感器像素形成于图像传感器像素阵列内，并且其中所述图像传感器像素和所述图像传感器像素阵列被配置为按照全局快门成像模式来操作。

[0027] 根据上述图像传感器像素的一个实施例，还包含：耦接于所述浮置扩散结区与列读出线之间的行选择栅极，其中所述复位栅极被形成为相应的复位晶体管的一部分，所述列读出线耦接至列放大器电路的输入，所述列放大器电路的输出经由列反馈线耦接至所述复位晶体管，并且所述列放大器电路被配置为在其输出处产生所述复位电压。

[0028] 根据上述图像传感器像素的一个实施例，还包含：通过耦合电容器与所述浮置扩散区耦接的附加的复位晶体管；以及通过所述耦合电容器与所述浮置扩散区耦接的保持电容器，其中所述反馈放大器电路被配置为在其输出处产生kTC复位噪声补偿电压，并且所述保持电容器被配置为存储所述kTC复位噪声补偿电压。

[0029] 根据上述图像传感器像素的一个实施例，还包含：行控制电路，其中所述行控制电路被配置为在所述附加的复位栅极导通时给所述复位栅极供应脉冲以使其导通和截止，其中在所述复位栅极被供以脉冲以导通和截止时且在所述附加的复位栅极导通时，来自所述反馈放大器的所述输出的所述kTC复位噪声补偿电压被存储于所述保持电容器上，并且其中在所述kTC复位噪声补偿电压已经被存储于所述保持电容器上之后，所述行控制电路被配置为使所述复位栅极截止。

[0030] 根据本实用新型再一个方面的实施例，提供一种成像系统，其特征在于包含：中央处理单元；存储器；输入输出电路；以及可按全局快门模式操作的成像设备，其中所述成像设备包含：具有至少一个像素电路的像素阵列，以及用于将图像聚焦到所述像素阵列之上的透镜，其中所述至少一个像素电路包含：用于响应于通过所述像素阵列的背面接收的图像光而产生电荷的光电二极管；电荷存储区；耦接于所述光电二极管与所述电荷存储区之间的电荷转移栅极，其中所述电荷转移栅极被配置为将所产生的电荷从所述光电二极管转移到所述电荷存储区；与所述浮置扩散节点耦接的复位晶体管；具有与所述电荷存储区耦接的栅极端子、源极端子和漏极端子的源极跟随器晶体管；具有输入和输出的反馈放大器电路；耦接于所述源极跟随器晶体管的所述源极端子与所述反馈放大器电路的所述输入之间的行选择栅极；以及耦接于所述反馈放大器电路的所述输出与所述复位栅极之间的列反馈线。

[0031] 根据上述系统的一个实施例，其中所述至少一个像素电路还包含：通过耦合电容器与所述电荷存储区耦接的保持电容器；以及耦接于所述列反馈线的所述输出与所述保持电容器之间的附加的复位栅极，其中所述保持电容器被配置为存储在所述反馈放大器电路的所述输出处产生的电压。附图说明

[0032] 图1是具有光感测光电二极管以及用于电荷存储的钉扎二极管的常规的全局快门图像传感器像素的简化电路图。

[0033] 图2是根据本实用新型的一种实施例的，具有用于在使kTC噪声产生最小化的同时使面积、电压摆幅和效率相对于图1所示的类型的像素优化的浮置扩散区、像素列反馈和双浮置扩散复位的全局快门图像传感器像素的说明性电路图。

[0034] 图3是根据本实用新型的一种实施例的，并入了图2所示的电路具有在像素基板上的面积相对较小的，且在浮置扩散节点附近的STI隔离已去除(例如，用于优化像素内的电荷存储区的面积占用)的浮置扩散节点的那种类型的全局快门图像传感器像素的说明性布局。

[0035] 图4是根据本实用新型的一种实施例的采用图2和3的图像传感器像素的处理器系统的框图。

具体实施方式

[0036] 在图2中示出了说明性的全局快门图像像素的简化电路图。如图2所示，像素200可以包含用于感测入射光hv(例如，具有频率v的光)的并将光转换成电荷(例如，响应于图像光而生成电荷)的光电二极管201。光电二极管201可以通过电荷转移晶体管202耦接至电荷检测节点，例如，节点205(例如，由具有电容CN的节点电容器205表示)。若需要，电荷检测节点电容器205可以包含与节点耦接的一个或多个附加电容器，以增加节点的电荷存储容量(例如，一个或多个双转换增益电容器等)。节点电容器205可以耦接至源极跟随器晶体管203的栅极端子。源极跟随器203可以具有与漏极列总线222(例如，其上的偏置电压Vdd接收自通孔224的列线222)连接的漏极端子，以及通过寻址晶体管204与列感测线223(在本文中有时称为读出线223)耦接的源极端子。

[0037] 电荷检测节点205(在本文中有时称为浮置扩散节点205、浮置扩散结区205，浮置扩散结205、电荷存储节点205、电荷存储区205或浮置扩散区205，并且该电荷检测节点205可以被实施为(并且如同示意图中所表示的那样)在半导体像素基板之内或之上的电容性元件或者半导体基板的掺杂区)可以经由复位晶体管206复位至经由列电压基准线214于列放大器217的输出处产生的复位参考电压。类似地，第二复位晶体管207使保持电容器209(具有电容CH)复位至由放大器217经由列线214产生的参考电压。行控制电路(未示出)可以生成用于像素200的行控制信号(例如，电荷转移控制信号、像素复位控制信号、寻址或行选择控制信号等)。例如，复位晶体管206可以通过行控制线210接收复位控制信号然而复位晶体管207可以通过行控制线211接收复位控制信号 (例如，当复位信号和分别为脉冲高态时，复位晶体管206可以使节点205复位，并且复位晶体管207可以使保持电容器209复位到由放大器217的输出提供的复位电压)。寻址晶体管204(在本文中有时称为行选择晶体管204)可以经由行控制线212接收行选择控制信号 (例如，脉冲化以选择期望的像素行来读出(扫描)的行选择控制信号)。电荷转移电阻器202可以通过经由行控制线213接收的电荷转移控制信号来控制(例如，当控制信号脉冲化时，电荷可以从节点光电二极管201转移到节点205)。

[0038] 像素200可以形成于按照行和列排列于共同的图像传感器半导体基板(例如，集成电路基板)上的图像像素阵列内。晶体管，例如，图2的晶体管206、207、203和202，可以形成于基板的第一表面(正面) 上。图像光可以由光电二极管201通过与第一表面相对的基板的第二表面(背面)来接收。由此，像素200有时可以称为背面照射(BSI)图像传感器像素。BSI图像传感器像素可以具有相对例如正面照射(FSI)图像传感器像素提高的量子效率。

[0039] 像素200在阵列中可以耦接至列反馈放大器电路221(例如，经由读出通路223和线反馈通路214)。列反馈放大器电路221可以形成于与像素200共同的半导体基板(例如，集成电路)上，或者若需要，可以形成于不同于像素200的单独基板(例如，像素阵列集成电路芯片所附接的第二集成电路芯片)上。例如，放大器221可以形成于关于像素200的基板垂直叠加的第二基板(例如，该第二基板附接于像素200形成于其上的基板的正面)上。像素200形成于其上的集成电路基板可以通过电互连，例如，通孔224(例如，在集成电路基板之间延伸的金属通孔，或者在像素200和列放大器电路221形成于同一半导体基板上的情形中从像素到列放大器电路延伸通过共同的集成电路基板的硅通孔)耦接至列放大器电路221形成于其上的集成电路基板。在相应的像素阵列的选定行内的每个像素220可以在给定的时间耦接至相应的放大器电路221(例如，多个放大器电路221可以在第一像素行被选择时放大来自该像素行的相应像素的信号，随后可以放大来自被选择的第二像素行的信号，等等)。

[0040] 放大器电路221可以包含放大器电路(例如，运算放大器217)、像素电流源偏置发生器215、耦接于电流源215与放大器217的第一(负)输入之间的耦合电容器216(例如，具有电容C0)，以及耦接于放大器217的第一输入与放大器217的输出之间的反馈电容器219(例如，具有电容CF)。放大器217可以具有与经由端子218接收的参考电压VREF耦合的第二(正)输入。放大器217可以使用耦接于反馈电容器219两端的复位开关220来复位。

[0041] 像素200和列放大器电路221可以执行双复位操作以减少复位噪声，例如，kTC复位噪声。例如，像素200可以使用第一复位晶体管206和第二复位晶体管207来执行双复位操作。所选像素行200的第一复位晶体管206可以通过脉冲来导通和截止(例如，使用由行控制电路提供的复位信号)，同时第二复位晶体管207被保持为导通并且只有在从放大器217接收到与第一复位误差对应的误差校正信号之后才释放。在该双复位动作完成之后，电荷转移晶体管202被供以脉冲，从而按照全局转移所集合的电荷的方式将感测信号从光电二极管201传输到节点205，并且使用与节点223(为了简单起见而没有示出)耦接的CDS电路对所转移的电荷进行采样。在感测并处理了感测信号之后，节点205可以再次复位。这可以从电容器205中去除信号电荷，同时引入在电荷检测节点205上的kTC复位噪声。但是，在放大器217的输出处产生的反馈信号可以用作在第二复位晶体管207导通时(例如，在双复位操作期间)存储于保持电容器209(例如，电容器具有电容CH)上的校正电压(例如，kTC复位噪声补偿电压)。第二复位晶体管207和保持电容器209可以各自经由耦合电容器208(例如，电容器具有电容CX)耦接至电荷检测节点205。该过程可以补偿kTC复位噪声误差，取决于像素200的电容值，可以几乎完全消除kTC复位噪声误差。在校正电压已经被存储于保持电容器
209上之后，可以使第二复位晶体管207基本上截止。保持电容器209可以连接于节点208与Vdd线节点222之间，或者作为选择于节点208与地线或任意其他合适的电压基准节点之间。

[0042] 如果保持电容CH足够大，则通过该动作转移到并保持于保持电容器209上的kTC复位误差补偿电压可以忽略不计。在复位操作之后于列感测线223上的电压随后由列CDS电路(未示出)感测并处理。CDS电路可以消除由像素源极跟随器晶体管的阈值电压的变化以及像素200的电路分量值的其他变化产生的像素固定图形噪声。随后可以通过给复位开关220提供脉冲以使电容器219的相对面短路而使放大器电路217复位为参考电压VREF。这使得放大器电路221准备就绪以感测来自像素阵列内的下一像素行的信号，该信号可以通过使在阵列的下一行内的像素行选择晶体管204导通来启动。

[0043] 图2的这个实例仅仅是说明性的。若需要，可以将其他时序变化应用于该读出序列。例如，放大器217可以在不同的时间复位，这可以有助于简化操作。若需要，放大器217可以被重新配置，以在信号电荷存在于浮置扩散节点(例如，节点205)上时提供不同的期望增益。例如，在对微光场景进行成像时，这种类型的布局可以是有利的。为了简单起见，图2中省略了用于对放大器217执行放大器增益重新配置的电路。但是，这样的重新配置可以通过切换进入及来自在放大器217的输入与输出之间的反馈回路的反馈电容器219的各种值来执行。例如，放大器217可以在像素复位间隔(例如，在该间隔期间复位电压被采样自像素200)期间被设定为第一增益水平(例如，给接收自线路223的信号提供第一期望增益)，并且可以在图像采样间隔(例如，在该间隔期间与由光电二极管201采集的图像光对应的图像级电压被采样自像素200)期间被设定为与第一增益水平不同的第二增益水平。若需要，参考电压VREF 218可以被改变，以便在放大器217的输出处获得更宽的电压摆幅。例如，VREF的幅值可以在复位期间被设定为相对高的水平，并且在读出期间被设定为相对低的水平。在另一种合适的布局中，复位晶体管206可以连接至电压Vdd，或者可以连接至单独的基准偏置线，然而晶体管207保持连接至列反馈线214。像素200可以在没有于图像传感器基板的背面上的遮光罩的情况下形成(例如，因为第二钉扎二极管没有如同在图1中那样被用来存储电荷)，并且相对于图1的布局，在图2的布局中可以展示出相对低的暗电流发生。

[0044] 图3是像素(例如，图2所示的像素200)的说明性拓扑图。如图3所示，像素300(例如，诸如结合图2所描述的像素200之类的像素)可以包含用于使像素200的各种有源构件相互分离并与阵列内的相邻像素300分离的浅隔离槽(STI)像素隔离区。若需要，STI区301可以包围像素300内的有源像素区，例如，光电二极管区312(例如，对应于图2的光电二极管201)。像素300可以包含用于为浮置扩散区310(例如，对应于图2的浮置扩散节点205)提供隔离的p型掺杂区(例如，p+型掺杂区)302和303。区域302和303可以为浮置扩散结310提供与STI区301的隔离可比较的足够隔离，该区域302和303如果没有经过充分钝化则可能是高的暗电流发生的潜在来源。浮置扩散310由此可以仅通过电荷转移晶体管栅极306(例如，图2的相应的转移晶体管202的栅极)、第一复位晶体管栅极307(相应的复位晶体管206的栅极)以及p+型扩散区302和303被界定于半导体基板的正面(第一面)。换言之，p型区域302和
303可以定义浮置扩散结区310的两个相对面，然而栅极306定义第三面，并且栅极307定义与浮置扩散区310的第三面相对的第四面，使得浮置扩散区310由区域302和303以及栅极
307和306包围于像素基板的正面。到硅有源区的接触孔(通孔)由黑色圆圈313示于图3中。
为了简单起见，到图3的多晶硅栅极的接触孔以及形成于像素表面300的顶面上的金属互连层已被省略。浮置扩散310可以是足够小的，使得区域310具有与每个触头313的面积基本上相等的面积。以此方式，相对于图1所示的那种类型的二极管以及相对于扩散310由隔离区
301包围的情形，浮置扩散310可以具有减小的面积。

[0045] 浮置扩散区310以及p型隔离区302和303可以进行适当的掺杂以使暗电流发生最小化。如图3所示，与像素的总面积相比，浮置扩散区310可以是相对较小的。区域310可以注入很浅的n+型掺杂注入物(例如，在像素基板的正面)，以便俘获从像素基板的背面撞击到像素300上的相对少量的光子。这可以产生所期望的高快门效率(例如，在不需要遮光罩的情况下)。以此方式，浮置扩散区310可以具有相对于图1所示的那种类型的二极管减小的面积，同时还允许降低的暗电流发生以及优化的快门效率。若需要，像素300可以包含抗晕光/复位晶体管栅极308以及电势分布调整反圆顶(AD)注入区311(为了简单起见，已从图2的示意图中省略)。剩余的多晶硅栅极包括源极跟随器晶体管304的栅极、行选择晶体管305的栅极，以及第二复位晶体管栅极309(例如，图2的相应的复位晶体管207的栅极部分)。若需要，像素阵列300可以包含位于阵列的周边的暗电流参考像素(例如，用来补偿阵列中的暗电流的像素)。暗电流参考像素可以包含与在阵列的主要感测主体内的像素300相同的浮置扩散区，但是可以被形成为没有光电二极管区 312的。如果暗电流参考像素被从阵列中充分去除，则遮光罩可以形成于暗电流参考像素之上，以遮蔽入射光。

[0046] 诸如图2所描述的电路的且具有图3所描述的像素拓扑300的像素可以被用于全局快门成像方案中，并且与常规的全局快门图像像素相比可以展示出相对高的全局快门效率、相对低的暗电流发生，以及相对小的尺寸。像素200和300所描述的像素可以在没有使用遮光罩的情况下从图像像素基板的背面进行照射(由此具有优化的快门效率)，并且若需要，可以关于其他集成电路芯片进行堆叠，并且可以通过位于阵列的周边的芯片到芯片的互连与那些集成电路芯片连接。

[0047] 图4以简化的形式示出了典型的处理器系统500，例如，数码相机，该处理器系统500包含成像设备，例如，成像设备801(例如，成像设备801，例如，包含结合图2和3所描述的具有减小的面积和暗电流发生的背面照射全局快门像素的图像传感器)。处理器系统500是具有能够包含成像设备801的数字电路的系统的示例。在没有受到限制的情况下，这样的系统能够包含计算机系统、照相机或摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪系统、运动检测系统、图像稳定化系统，以及采用成像设备的其他系统。

[0048] 可以为数码照像机或摄像机系统的处理器系统500可以包含用于在快门释放按钮597被释放时将图像聚焦到像素阵列上的透镜，例如，透镜596。处理器系统500可以包含中央处理单元，例如，中央处理单元(CPU)595。CPU 595可以是用于控制相机功能以及一个或多个图像流功能并且经由总线(例如，总线593)与一个或多个输入/输出(I/O)设备591通信的微处理器。成像设备801同样可以经由总线593与CPU 595通信。系统500可以包含随机存取存储器(RAM)592和可移动存储器594。可移动存储器594可以包括经由总线593与CPU 595通信的闪存。成像设备801可以与在单个集成电路上的或者在不同芯片上的，具有或没有存储器存储的CPU 595结合。尽管总线593被示为单一总线，但是它可以是一个或多个总线或桥路，或者用来使系统构件互连的其他通信通路。

[0049] 各种实施例已经进行了描述，示出了能够按照全局快门模式操作的，相对于常规的全局快门图像传感器像素阵列具有提高的快门效率、降低的暗电流发生和优化的半导体基板面积占用的背面照射成像系统(例如，图像传感器像素阵列)。该图像传感器像素阵列可以包含图像传感器像素电路，该图像传感器像素电路包含具有相对的正面和背面的基板。图像传感器像素阵列可以用穿过背面的图像光来照射。

[0050] 图像传感器像素阵列可以包含多个图像传感器像素，每个图像传感器像素都具有用于响应于图像光(通过背面接收的)而产生电荷的光电二极管。浮置扩散节点(区)可以通过电荷转移晶体管耦接至光电二极管，该电荷转移晶体管被配置用于在由与阵列耦接的行控制电路供以脉冲时将所产生的电荷从光电二极管转移到浮置扩散节点。第一及第二复位晶体管可以耦接至浮置扩散节点和误差电压保持电容器节点，并且在由行控制电路供以脉冲时可以复位浮置扩散节点。源极跟随器晶体管可以具有与浮置扩散节点耦接的栅极端子、与像素寻址(行选择)晶体管耦接的源极端子，以及与偏置线耦接的漏极端子。每个像素可以经由列读出线和列反馈线耦接至相应的反馈放大器电路。列读出线可以耦接于像素寻址晶体管与反馈放大器电路的输入之间。

[0051] 反馈放大器电路可以经由列反馈线给第一及第二复位晶体管提供复位电压(例如，kTC复位噪声补偿电压)。第二复位晶体管可以通过耦合电容器耦接至浮置扩散节点，然而第一复位晶体管可以直接耦接至浮置扩散节点。保持电容器可以耦接于耦合电容器与源极跟随器晶体管的漏极端子之间。当第二复位晶体管截止时，保持晶体管可以存储来自反馈放大器的输出的kTC复位噪声补偿电压。

[0052] 阵列中的图像传感器像素可以形成于具有正面和背面的共同的半导体基板上。晶体管可以形成于正面，并且互连层可以形成于正面之上。反馈放大器电路可以形成于与像素阵列相同的基板内，或者于通过互连层和通孔与像素基板的正面耦接的单独的半导体基板内。P型掺杂半导体区可以在正面处形成于像素阵列基板内使得p型掺杂区、第一复位晶体管栅极以及电荷转移晶体管栅极包围并界定在正面的浮置扩散节点(例如，定义浮置扩散节点的每个边)。以此方式，为了隔离浮置扩散节点，可以删除STI区，由此降低浮置扩散节点所需的面积，同时还减小暗电流发生并优化成像系统中的快门效率。

[0053] 像素阵列可以可按全局快门模式来操作，在该全局快门模式中电荷由阵列中的每个像素从相应的光电二极管一次性转移到相应的浮置扩散区(由此防止所拍摄图像中的卷帘快门伪影)。全局快门图像像素具有改进的面积、快门效率和暗电流发生，并且可以形成于具有中央处理单元、存储器、输入输出电路以及用于将光聚焦到阵列上的透镜的系统中。

[0054] 上文只是关于本实用新型的原理的说明，并且在不脱离本实用新型的范围和精神的情况下，能够进行各种修改。上述实施例可以单独地或者任意结合地进行实施。

标题	发布/更新时间	阅读量
具有组合的控制信号和改善的动态范围的电流模式控制调制器	2021-02-28	0
用于测量绝缘体的损耗因数的装置和方法	2022-09-16	1
无功补偿控制系统	2020-09-20	2
Rewritable nonvolatile semiconductor memory device with stacked memory cells	2021-12-20	0
Clamp circuit, semiconductor device, signal processing system, and signal clamping method	2022-03-29	0
Successive approximation analog-to-digital converter and conversion method thereof	2021-01-29	1
유기 발광 다이오드 표시 장치 및 이의 제조 방법	2021-12-26	1
차량의 발전 제어시스템	2022-01-26	1
コンピュータ装置及びコンピュータ読取可能記憶媒体	2020-09-30	1
具有触控功能的显示面板、显示装置及控制方法	2021-01-12	1

成像系统

成像系统

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：