首页 / 专利库 / 电气元件和设备 / 存储电容器 / 包括开关模式调节器的封装的集成电路及其形成方法

包括开关模式调节器的封装的集成电路及其形成方法

阅读:1037发布:2020-06-11

专利汇可以提供包括开关模式调节器的封装的集成电路及其形成方法专利检索,专利查询,专利分析的服务。并且一种封装的集成 电路 及其形成方法。该封装的集成电路包括形成在固定到多层衬底的表面的 半导体 管芯上的集成电路、以及形成在固定到多层衬底的表面的半导体管芯(或另一半导体管芯)上的 开关 模式调节器。集成电路和开关模式调节器被集成在封装内以形成封装的集成电路。,下面是包括开关模式调节器的封装的集成电路及其形成方法专利的具体信息内容。

1.一种封装的集成电路,包括:
多层衬底;
集成电路,被形成在固定到所述多层衬底的表面的第一半导体管芯上;以及开关模式调节器,被形成在固定到所述多层衬底的所述表面的第二半导体管芯上,其中所述开关模式调节器包括电感器,并且其中所述电感器被定向为使得由所述电感器产生的磁场的局部磁场线基本上与在所述电感器的电磁干涉距离内布线的所述多层衬底的电路迹线的一部分平行,其中所述电路迹线的所述部分被配置为在所述电磁干涉距离内与所述局部磁场线的定向基本上平行地被布线,并且其中所述开关模式调节器的输出通过所述电路迹线电性耦合到所述集成电路的电路元件。
2.根据权利要求1所述的封装的集成电路,其中,所述电路元件包括以下项中的一项或多项:逻辑电路存储器模数转换器、相环、或者它们的任何组合。
3.根据权利要求1所述的封装的集成电路,其中,所述多层衬底包括被形成在由绝缘层分开导电衬底层上并且通过在所述导电衬底层之间形成的过孔电性耦合的所述电路迹线,以及被形成在与所述表面相对的表面上的球栅阵列。
4.根据权利要求1所述的封装的集成电路,其中,所述集成电路包括数字集成电路。
5.根据权利要求1所述的封装的集成电路,其中,所述开关模式调节器的所述输出通过所述电路迹线耦合到所述集成电路的输入。
6.根据权利要求1所述的封装的集成电路,其中,所述第一半导体管芯和所述第二半导体管芯通过引线结合或者通过倒装芯片布置的焊料凸起被电性耦合到所述多层衬底的所述表面上的所述电路迹线。
7.根据权利要求1所述的封装的集成电路,其中,所述开关模式调节器包括被形成在所述第一半导体管芯上、所述第二半导体管芯上或者两者上的控制器
8.根据权利要求1所述的封装的集成电路,其中,所述开关模式调节器包括电容器,并且其中所述电容器和所述电感器均被定位在所述多层衬底的表面上并且结合到所述多层衬底的表面并且电性耦合到所述第二半导体管芯。
9.根据权利要求8所述的封装的集成电路,其中,所述电感器被定位在所述多层衬底的外周。
10.根据权利要求1所述的封装的集成电路,其中,所述电磁干涉距离对于被形成在所述多层衬底上的多层型芯片电感器来说是1毫米。
11.根据权利要求1所述的封装的集成电路,其中,所述电感器形成有具有芯间隙的磁芯,所述芯间隙具有基本上比所述磁芯更低的导磁率,并且所述电磁干涉距离是所述芯间隙的长度的五倍。
12.根据权利要求1所述的封装的集成电路,其中,所述多层衬底在下面被形成有接地平面,并且与所述电路迹线绝缘。
13.根据权利要求1所述的封装的集成电路,其中,所述电路迹线的所述部分被布线,使得法线基本上垂直于由所述电感器产生的所述磁场的所述局部磁场线的所述定向而被对准。
14.根据权利要求1所述的封装的集成电路,其中,所述多层衬底包括由绝缘层分开的导电层,所述导电层的一个导电层包括接地平面以及用于被形成在与所述表面相对的表面上的球栅阵列的焊料垫。
15.根据权利要求1所述的封装的集成电路,包括被形成在所述第二半导体管芯上或被形成在固定到所述多层衬底的所述表面的第三半导体管芯上的另一开关模式调节器。
16.根据权利要求1所述的封装的集成电路,其中,所述集成电路包括现场可编程阵列。
17.根据权利要求1所述的封装的集成电路,其中,所述集成电路和所述开关模式调节器被封装在环树脂中以形成所述封装的集成电路。
18.根据权利要求1所述的封装的集成电路,包括盖体,其被定位所述第一半导体管芯、所述第二半导体管芯和所述多层衬底之上并且与所述第一半导体管芯、所述第二半导体管芯和所述多层衬底热耦合。
19.根据权利要求18所述的封装的集成电路,其中,所述盖体包括在所述第一半导体管芯和所述第二半导体管芯之上的升高部分。

说明书全文

包括开关模式调节器的封装的集成电路及其形成方法

技术领域

[0001] 本发明一般涉及电子设备,特别地,涉及一种包括开关模式调节器的封装的集成电路及其形成方法。

背景技术

[0002] 50纳米(“nm”)甚至更小的现代深亚微米数字集成电路(“IC”)和片上系统(“SOC”)表现出非常高的晶体管密度并且需要严谨电压调节集成电路内部的半导体管芯垫处的而非集成电路封装外部的物理电路节点处的低电压。深亚微米集成电路(诸如数字集成电路和在输入或偏置电压(诸如1.2伏或更小)下操作的片上系统)可以对引入到集成电路或片上系统中的干扰电压表现出高灵敏度。因此,有利的是,提供半导体管芯平的负载点功率转换和调节。目前,这通过合并集成电路封装内的具有低压差(“LDO”)电压的线性电压调节器来在集成电路内实现。由于导致低功率转换效率(一般在20%-50%范围内)的跨过其上的耗散电压降,使用这样的线性电压调节器的缺点高于所期望的芯片功率耗散。
[0003] 可替代地,开关模式调节器在高得多的效率(一般在80%-95%的范围内)下提供同一电压转换能,从而减少功率耗散两个或三个因子。然而,迄今为止,由于技术的不匹配,开关模式调节器还没有被合并到高密度集成电路中。尤其对于高频电磁干扰的生成并且在主要用于制造数字集成电路(诸如采用尺寸为50纳米和更小的亚微米结构构成的现场可编程阵列(“FPGA”)的制造、封装、组装和测试(其都是挑战性领域)中,尤其如此。
[0004] 所需要的技术是一种将开关模式调节器与集成电路(诸如亚50纳米数字集成电路)集成以使它在以不将不可容忍水平的干扰电压引入集成电路封装的方式维持与硅装配和测试技术兼容的同时,可以提供半导体水平的本地化的负载点调节。由于靠近负载,硅噪声的考虑是一个问题,其可能比板级(board-level)电压调节更具挑战性。特别对于采用灵敏的高速电路的片上系统来说,移除、减少或以其它方式消除半导体管芯水平的噪声的技术是重要的。一种使用不会将不可容忍水平的电路噪声引入集成电路的附近电路元件的开关模式调节器来构成的封装的集成电路可能满足至今未解决的行业需求。

发明内容

[0005] 通常,通过本发明的有利实施例,解决或避免这些和其它问题,并且实现技术优点,这些有利实施例包括封装的集成电路及其形成方法,该封装的集成电路包括开关模式调节器。在一个实施例中,封装的集成电路包括形成在固定到多层衬底的表面的半导体管芯上的集成电路、以及形成在固定到多层衬底的表面的半导体管芯(或另一半导体管芯)上的开关模式调节器。集成电路和开关模式调节器被集成在封装内以形成封装的集成电路。
[0006] 前述内容已经相当广泛地概述了本发明的特征和技术优点,以便可以更好地理解本发明下文的具体实施方式。形成本发明的权利要求的主题的本发明的附加特征和优点将在下文中进行描述。本领域技术人员应当理解,所公开的概念和特定实施例可以容易用作修改或设计用于实施本发明的同一目的的其它结构或流程的基础。本领域技术人员还应当意识到,这样的等效构造没有脱离如在所附权利要求中阐述的本发明的精神和范围。附图说明
[0007] 对于本发明的更完整的理解,现在结合附图,参照以下描述,其中:
[0008] 图1图示了包括可用作开关模式调节器的功率转换电路的功率转换器的实施例的示意图;
[0009] 图2图示了封装的集成电路的实施例的平面图;
[0010] 图3图示了封装的集成电路的部分的实施例的局部示意图;
[0011] 图4图示了封装的集成电路的部分的实施例的平面图;
[0012] 图5和图6图示了电感器的实施例的三维视图;
[0013] 图7图示了封装的集成电路的实施例的平面图;
[0014] 图8和图9图示了封装的集成电路的实施例的三维视图;
[0015] 图10图示了封装的集成电路的实施例的正视图;
[0016] 图11图示了封装的集成电路的实施例的三维视图;和
[0017] 图12图示了形成封装的集成电路的方法的实施例的流程图
[0018] 不同附图中对应的标号和符号通常是指对应的部件,除非另有指示。绘制附图以清楚地图示优选实施例的相关方面并且不一定按比例绘制。

具体实施方式

[0019] 下文对本发明优选的实施例的制作和使用进行详细讨论。然而,应当理解,实施例提供了可以在广泛多种具体背景下体现的许多适用的发明性概念。所讨论的具体实施例仅仅为了说明制造和使用本发明的具体方式,并不限制本发明的范围。
[0020] 实施例将在具体背景中进行描述,即,封装的集成电路,其包括形成在固定到多层衬底(诸如多层印刷电路板)的表面的半导体管芯上的集成电路、以及形成在固定到多层衬底的表面的半导体管芯(或另一半导体管芯)上的开关模式调节器。集成电路和开关模式调节器被封装以形成封装的集成电路。尽管在合并在具有开关模式调节器(还被称为功率转换器)的多层衬底上的封装数字集成电路的环境中描述本发明的原理,但是可以从其获益的任何应用或相关的半导体技术也在本发明的广泛范围内。
[0021] 首先参照图1,图示的是包括可用作开关模式调节器的功率转换电路的功率转换器的实施例的示意图。开关模式调节器包括动力系(power train)110、控制器120和驱动器130,并且向系统(诸如微处理器)提供功率。尽管在所图示的实施例中,动力系110采用降压(buck)转换器拓扑,但是本领域技术人员应当理解,其它转换器拓扑(诸如正向变换器拓扑)也在本发明的广泛范围内。
[0022] 动力系110在其输入处从电功率源(由电池表示)接收输入电压Vin,并且在其输出处提供经调节的输出电压Vout以比如向微处理器提供功率。与降压转换器拓扑的原则一致,输出电压Vout通常小于输入电压Vin,使得开关模式调节器的开关操作能够调节输出电压Vout。有源元件(诸如功率半导体开关(例如,主功率半导体开关或主功率开关Qmn))被启用以针对主要间隔(通常与主电源开关Qmn的主要占空比“D”共同存在)导通并且将输入电压Vin耦合到输出滤除电感器Lout。在主要间隔期间,由于电流从动力系110的输入流到输出,流过输出滤除电感器Lout的电感器电流Iout增加。电感器电流Iout通过输出滤除电容器Cout滤除。
[0023] 在互补间隔(通常与主电源开关Qmn的互补占空比“1-D”共同存在)期间,主电源开关Qmn被转变为不导通状态并且另一有源元件(诸如另一功率半导体开关(例如,辅助功率半导体开关或辅助电源开关Qaux)被启用以导通。辅助电源开关Qaux提供维持流过输出滤除电感器Lout的电感器电流Iout的连续性的路径。在互补间隔期间,通过输出滤除电感器Lout的电感器电流Iout减小。一般而言,主电源开关Qmn和辅助电源开关Qaux的占空比可以被调整以维持功率转换器的输出电压Vout的调节。然而,本领域技术人员应该理解的是,用于主电源开关Qmn和辅助电源开关Qaux的导通周期可以通过小时间间隔被分开,以避免它们之间的交叉导通和有益地减少与功率转换器相关联的开关损耗。在图1中所图示的标号VDRAIN和VGND分别标识主电源开关Qmn的漏极端子和开关模式调节器的接地端子。
[0024] 包括控制电路元件的控制器120接收所期望的特点(诸如来自与微处理器相关联的内部或外部源的所期望的1.2伏的系统偏置电压Vsystem和开关模式调节器的输出电压Vout),该控制电路元件包括硬件软件和/或其组合。控制器120还被耦合到开关模式调节器的输入电压Vin和电功率源(再次由电池表示)的返回引线,以提供用于其的接地连接。去耦电容器Cdec被耦合到从输入电压Vin到控制器120的路径。去耦电容器Cdec被配置成吸收与电功率源相关联的高频噪声信号以保护控制器120。
[0025] 按照以上所提及的特点,控制器120提供信号(例如,脉冲宽度调制信号SPWM)以控制占空比和动力系110的主电源开关Qmn和辅助电源开关Qaux的频率来调节其输出电压Vout。控制器120还可以根据上述特点来提供信号(例如,互补的脉冲宽度调制信号S1-PWM)的补充。
适于控制功率转换器的至少一个功率半导体开关的任何控制器也在本发明的广泛范围内。
作为示例,Dwarakanath等人在题为“Controller for a Power Converter and a Method of Controlling a Switch Thereof”的美国专利号7,038,438中和Dwarakanath等人在题为“Digital Controller for a Power Converter Employing Selectable Phases of a Clock Signal”的美国专利号7,019,505中公开一种采用数字电路的控制器,其通过引用并入本文。
[0026] 功率转换器还包括驱动器130,被配置成基于由控制器120提供的脉冲宽度调制信号SPWM和互补脉宽调制信号S1-PWM分别向主电源开关Qmn和辅助电源开关Qaux提供驱动信号SDRV1,SDRV2。存在实现驱动器130的若干可行的备选项,其包括提供足够的信号延迟以防止当控制功率转换器中的多个功率半导体开关时的横流(crosscurrent)的技术。该驱动器130通常包括有源元件(诸如合并多个驱动器开关的开关电路),该多个驱动器开关合并以向主电源开关Qmn和辅助电源开关Qaux提供驱动信号SDRV1,SDRV2。当然,能够提供驱动信号SDRV1,SDRV2以控制功率半导体开关的任何驱动器130也在本发明的广泛范围内。作为示例,Dwarakanath等人在题为“Driver for a Power Converter and Method of Driving a Switch Thereof”的美国专利号7,330,017中公开了一种驱动器,其通过引用并入本文。还有,Lotfi等人在题为“Laterally Diffused Metal Oxide Semiconductor Device and Method of Forming the Same”的美国专利号7,230,302中公开了一种可以采用部分功率转换电路的半导体器件的实施例,其通过引用并入本文,并且Lotfi等人在题为“Integrated Circuit Employable with a Power Converter”的美国专利号7,015,544中和Lotfi等人在题为“Semiconductor Device including Alternating Source and Drain Regions,and Respective Source and Drain Metallic Strips”的美国专利申请序列号14/091,739中公开了一种采用功率转换电路的集成电路或其部分的实施例,其通过引用并入本文。
[0027] 如本文中所介绍的,集成电路(诸如现场可编程门阵列(“FPGA”))形成在固定到多层衬底(诸如具有形成在固定到多层衬底的表面的半导体管芯(或另一半导体管芯)上的开关模式调节器的多层印刷电路板)的表面的半导体管芯上。集成电路和开关模式调节器被集成在封装内,以形成封装的集成电路。该集成电路包括电路元件,其中一些可以形成控制器的至少一部分和/或用于开关模式调节器的驱动器。与形成跟集成电路相同的在管芯上或封装内的一个或多个线性调压器相比较,这种结构使集成电路的更高的热和效率性能特点能够实现。用于开关模式调节器的更高的效率(例如,95%)还减少了废热耗散。集成方案提供有较少的热设计挑战,并且减少电路板级的材料清单的成本。另外,可以消除否则需要由电路板设计者解决的集成电路的复杂上电排序问题。其结果是采用来自开关模式调节器的电源电压用于操作的并且可以被配置成符合集成电路的负载要求的可扩展的集成方案。采用新技术来管理集成电路中的干扰电压的高效方案有益于封装的集成电路的设计。
[0028] 在实施例中,充分利用多层衬底中的衬底电源平面以将来自开关模式调节器的经调节的输出的功率路由到集成电路的输入和最终电路元件。电源平面的使用减少了使用外部线迹线的效果,其会产生电阻电压降以及可以导致集成电路的节点处的偏置电压以落在规范值之外的感应电压尖峰。由于结合垫的数量减少,数字逻辑的大量输入/输出(“I/O”)垫可以向外结合以向更为有效设计的封装的集成电路提供功率。
[0029] 因为采用开关模式调节器代替线性调节器,所以到封装的集成电路的输入电流可以比具有线性耗散设计的对应部分(counterpart)大致地小以下因子:开关模式调节器的输出电压和其输入电压的比例(例如,(1.2伏)/(3.3伏)=36%的比例)。对于到封装的集成电路的3.3伏的输入轨道,可能仅使用一个焊料球。
[0030] 形成有位于多层衬底上的电感器的集成开关模式调节器提出了若干个独特的设计考虑。在实施例中,与开关模式调节器一起采用的电感器被放置在封装的集成电路的外周,以减少干扰电压生成到集成电路的电路元件中。电感器优选地位于远离集成电路的输入/输出迹线或路径至少一毫米(“mm”)以实现减少的磁场的影响。
[0031] 定位封装的集成电路内的开关模式调节器的输入节点引入了由能够破坏在接地平面中流动的来自集成电路的电路元件的返回信号的开关模式调节器产生的斩波直流电流。优选通过增加交流(“ac”)接地平面阻抗在封装内部注意缓解这个问题。高频输出滤除电容器被定位并且被电性耦合在开关模式调节器的输出和集成电路的电路元件之间的多层衬底上以滤除封装的集成电路内的快速边缘电流分量。开关模式调节器具有连接到接地连接的输入电容器和连接到单独的接地连接的输出电容器。这些接地连接在开关模式调节器的附近的点处连接起来。这是有利于增加接地平面中的这个接地连接处的交流阻抗。
[0032] 由电感器产生的磁场可以干扰灵敏的附近的高速电路迹线(比如,低电压差分信号输入/输出迹线或双倍数据速率(“DDR”)存储器)。这可能导致线路上,特别是在靠近电感器磁场源的多层衬底的表面电路迹线上的噪声增加。为了缓解这些影响,电感器被放置在封装的集成电路的外周,以减少对例如现场可编程门阵列中的灵敏电路元件(诸如模拟和逻辑电路)的随时间变化的磁场影响。电感器可以位于从电路迹线到灵敏的电路元件的实际的电磁干涉距离外(例如,对于多层型芯片电感器来说是一毫米),以减少由随时间变化的磁场引起的干扰。电磁干涉距离包括由集成电路的灵敏的电路元件的电感器感应的随时间变化的电压对其操作产生不利的影响的距离。
[0033] 集成电路的灵敏电路元件可以通过多层衬底的表面上的电路迹线(例如,输入/输出迹线)耦合,该电路迹线要么在电感器的电磁干涉距离以外,要么基本上平行于由电感器产生的局部磁场线被布线。从而可以实现大于比如40分贝/毫米的干扰电压的衰减。对于有间隙的电感器,针对类似衰减,优选排除区(keep-out zone)是具有间隙的电感器的内部磁隙长度(例如,0.5毫米)的五倍。相对于电感器的磁场的定向,附近的电路路径或迹线中减少的干扰通过将电感器的局部磁场线基本上平行于耦合到集成电路的附近的灵敏的电路迹线进行定向来实现。
[0034] 在实施例中,电感器的电磁干涉距离内的耦合到集成电路的电路迹线基本上平行于由电感器产生的局部磁场线被布线,以减少由电感器产生的随时间变化的磁场所造成的电压感应效应。形成在电感器附近形成电路回路的耦合到集成电路的电路迹线,以使到它们包围的区域的法线基本上垂直于由电感器产生的局部磁场线而被对准。
[0035] 现在转到图2,图示的是封装的集成电路的实施例的平面图。封装的集成电路包括集成电路210,其形成在固定到多层衬底240的表面230的第一半导体管芯220上。封装的集成电路还包括开关模式调节器250,其形成在固定到多层衬底240的表面230的第二半导体管芯260上。然后,集成电路210和开关模式调节器250被集成在封装内,以形成封装的集成电路。封装的集成电路接收耦合到开关模式调节器250的输入252的输入电压Vin(例如,3.3伏(“V”)的直流(“dc”))。开关模式调节器250产生经调节的输出电压Vout(诸如通过电路迹线或路径270耦合到集成电路210的输入212的输出254处的1.2伏直流)。输入电容器Cin(例如,22微法拉(“μF”))被耦合在到开关模式调节器250的输入252和电源接地PGND之间,以减少与输入电压Vin相关联的波纹。输出电容器Cout(例如,47μF)被耦合在开关模式调节器250的输出254和电源接地PGND之间,以减少与输出电压Vout相关联的波纹。开关模式调节器210的单独的模拟接地AGND也在图2中图示。
[0036] 现在转到图3,图示的是封装的集成电路的部分的实施例的局部示意图。第一半导体管芯310形成有由第二半导体管芯350上的开关模式调节器供电的集成电路的第一、第二、第三和第四电路元件320,321,322,323。第一和第二电路元件320,321可以形成现场可编程门阵列324的至少一部分,并且第三和第四电路元件320,321可以形成处理器325的至少一部分。集成电路还可以包括由电路元件形成的存储器326。
[0037] 除其它之外,处理器325可以执行机器可读指令或程序以实现本文中所描述的方法和/或过程,诸如用于开关模式调节器的控制器。存储在存储器326中的程序可以包括程序指令或计算机程序代码,当由处理器325执行时,这些程序指令使控制器能够执行如本文中所描述的任务。处理器325可以是、包括或者由适于本地应用环境的一个或多个不同类型的处理器来实现,并且作为非限制性的示例,可以包括或使用以下各项中的一项或多项来操作:通用计算机、专用计算机、微处理器、数字信号处理器、现场可编程门阵列、专用集成电路、以及基于多核处理器体系架构的处理器。当然,来自其它家族的其它处理器也是合适的。存储器326可以是、包括或者由随机存取存储器、静态随机存取存储器、同步动态随机存取存储器、动态随机存取存储器、RAMBUS动态随机存取存储器和/或其它类型的随机存取存储器设备来实现。存储器326还可以是、包括或者由只读存储器、闪存和/或其它类型的存储器设备来实现。
[0038] 开关模式调节器350的输出354处的经调节的输出电压Vout(诸如1.2V直流)通过用多层衬底380中的电路迹线体现的输出电压总线330被供应到电路元件320,321,322,323。封装的集成电路的输入305处的输入电压Vin(诸如3.3V直流)还在到开关模式调节器的输入
352处提供输入电压Vin。相对于采用具有低压降电压的线性电压调节器用于功率转换和调节,开关模式调节器提出了一种用于封装的集成电路的相对较小的热源。第一和第二半导体管芯310,350被固定到多层衬底380的表面370。如本文中所描述的,集成电路和开关模式调节器也可以形成在半导体管芯上。
[0039] 现在转到图4,图示的是封装的集成电路的部分的实施例的平面图。封装的集成电路包括电感器410,其位于多层衬底430的表面420上并且结合到多层衬底430的表面420,而且电性耦合到包括开关模式调节器的半导体管芯(例如,参见图2)的电路节点。电感器410产生由局部磁场线440,450所图示的外部磁场。电感器410形成有由绕组(诸如导电绕组470)围绕的磁芯460。电感器410位于多层衬底430的外周。耦合到集成电路(例如,参见图2)的电路迹线或路径480基本上平行于由电感器410产生的局部磁场线440,450被布线并且通常相对地没有受到由电感器410产生的随时间变化的磁场干扰。作为对电磁干扰的进一步防护,电路迹线480与电感器410分开一个以上的电磁干涉距离490。
[0040] 将电路迹线480(或其部分)基本上平行于局部磁场线440,450定向以减少干扰电压的过程依赖于描述与电路的区域成比例的电路中的感应电压的麦克斯韦方程,该电路的区域与随时间变化的磁场相交。为了便于设计,由电感器410产生的局部磁场线440,450的幅度和方向可以在实验室中映射,如本领域中所公知的,而形成有小导电环的探针被耦合到电压传感设备(诸如示波器)的输入端子,同时用随时间变化的电压来激励电感器410。
[0041] 因此,为了减少由通过电感器产生的随时间变化的磁场造成的电压感应效应,在电感器附近的封装的集成电路的电路迹线基本上平行于电感器的局部磁场线被布线。形成电感器附近的集成电路中的电路回路,以使到它们包围的区域的它们的法线基本垂直于电感器的局部磁场线。
[0042] 现在转到图5和图6,图示的是电感器的实施例的三维视图。图5的电感器包括导磁率基本上大于真空的导磁率的磁芯510(诸如软体磁芯)。磁芯510形成有芯间隙530。绕组或导电绕组520缠绕在磁芯510的周围并且与磁芯510绝缘。芯间隙530形成其磁场的相当大一部分流经其的电感器的磁路的一部分,并且导磁率基本上小于磁芯510。对于形成有芯间隙530的电感器,相邻的电路迹线的电磁干涉距离通常大约是磁芯间隙530的长度的五倍。磁芯间隙530可以在电感器外部产生相当大的磁场。
[0043] 图6图示了形成有具有磁性层620,630,640的有磁芯的多层电感器,每个磁性层的导磁率基本上大于真空的导磁率。软铁氧体的导磁率可以是真空的导磁率的十倍或更高。磁性层620,630,640通常由绝缘层分开以减少用于其中感应的电流的路径的电导率。磁性层620,630,640由缠绕在磁性层620,630,640周围并且与磁性层620,630,640绝缘的绕组或导电绕组650围绕。对于可能适合与如本文中所引入的开关模式调节器一起使用的多层电感器,电磁干涉距离是但不限于大约一毫米。
[0044] 现在转到图7,图示的是封装的集成电路的实施例的平面图。第一半导体管芯720上的集成电路由形成在还被固定到多层衬底710的表面730的第二半导体管芯740上的开关模式调节器740供电。开关模式调节器形成有位于多层衬底710的外周的电感器750。电感器750附近的并且被耦合到第一半导体管芯720上的集成电路的多层衬底710的表面730上的电路迹线760(诸如逻辑输入/输出迹线)基本上平行于由电感器750产生的磁场的外部磁场线被布线。电路迹线760被定向,以使由电路迹线760产生的电感器750附近的相关联的电路回路形成有到基本上垂直于电感器750的局部磁场线的其包围的区域的其法线。这减少了(例如,最小化)由电感器750的随时间变化的局部磁场线感应到电路迹线760中的电压。
[0045] 如本文中所描述的,应当理解,远离电感器750(基本上在电磁干涉距离之外)的随时间变化的磁场线比电感器750附近的随时间变化的局部磁场线在电路回路中产生更少的干扰。过孔(诸如过孔770)用来将多层衬底710的表面730上的电路迹线耦合到多层衬底710的相对表面上的电路迹线,或耦合到可以形成在多层衬底710的相对表面上的并且与位于上方的导电电路迹线绝缘的接地平面780。接地平面780的一小部分在多层衬底710的左上图示。
[0046] 现在转到图8,图示的是封装的集成电路的实施例的三维视图。封装的集成电路形成在形成有由绝缘层855,865分开的导电层850,860的多层衬底800上。导电层的其中一个(诸如导电层850)可以形成用于封装的集成电路的接地平面。导电电路迹线(诸如导电电路迹线870)被布线在多层衬底800的上表面805上。形成在第一半导体管芯810上的集成电路(诸如现场可编程门阵列)被固定到多层衬底800的上表面805。至少部分形成在第二半导体管芯820上的开关模式调节器被固定到多层衬底800的上表面805。多层衬底800的上表面805上的电感器830被耦合到第二半导体管芯820。电容器840被耦合到第二半导体管芯820上的开关模式调节器的输出以滤除由开关模式调节器产生的高频电压谐波。开关模式调节器的经调节的输出电压被耦合到输入(诸如驻留在第一半导体管芯810上的集成电路的偏置电压输入)。
[0047] 可以基本上在电感器830的电磁干涉距离内布线的导电电路迹线870基本上平行于由电感器830产生的磁场的局部磁场线被定向。导电电路迹线870被耦合到集成电路的电路元件875,并且导电电路迹线870(在电磁干涉距离内)的一部分被布线,使得由导电电路迹线870和位于导电电路迹线870下的多层衬底800的接地平面(诸如导电层850)包围的区域的法线基本上垂直于由电感器830产生的磁场的局部磁场线而被对准。位于电感器830的电磁干涉距离内的导电电路迹线870的剩余部分被布线在多层衬底800的一个或多个内部导电层上,并且能够被多层衬底800的覆盖导电层(诸如用作接地平面的导电层)屏蔽。
[0048] 另一开关模式调节器部分形成在固定到多层衬底800的上表面805的第三半导体管芯825上。另一开关模式调节器的经调节的输出电压还被耦合到输入(诸如驻留在第一半导体管芯810上的集成电路的偏置电压输入)。多层衬底800的上表面805上的电感器835被耦合到第三半导体管芯825。另一电容器845被耦合到第三半导体管芯825上的另一开关模式调节器的输出,以滤除由另一开关模式调节器产生的高频谐波。半导体管芯的表面上的垫(诸如第一半导体管芯810的上表面885上的垫880)可以通过引线结合(诸如引线结合890)或者通过第一半导体管芯810的下表面上的焊料凸起(solder bump)被耦合到电路迹线(诸如多层衬底800的上表面805上的电路迹线870)。第一半导体管芯810上的集成电路的电路元件875的一些电路元件可以形成用于开关模式调节器和/或另一开关模式调节器的控制器的至少一部分。当然,(多个)控制器还可以形成在第二或第三半导体管芯820,825上。附加地,另一开关模式调节器可以形成在与第三半导体管芯825相对的第二半导体管芯
820上。电路元件875可以是硬连线的和/或执行由此形成的处理器上的程序代码,以控制开关模式调节器和/或另一开关模式调节器,或执行旨在用于集成电路的其它任务。
[0049] 因此,来自开关模式调节器的经调节的输出的电路迹线在多层衬底中运行,被电性耦合到第一半导体管芯的结合点,并且通过引线结合(或者,可替代地,焊料凸起)被向上布线到第一半导体管芯中。无需介入的线性调节器将输入电压调节到第一半导体管芯上的集成电路的电路元件。在其中第一半导体管芯和馈送它的开关模式调节器被分开的常规技术中,线性调节器必须插入包括引线接合(或焊料凸起)和集成电路的电路元件的电源输入节点的路径中。
[0050] 现在转到图9,图示的是封装的集成电路的实施例的三维视图。封装的集成电路使用封装剂910(诸如环氧树脂)封装。由于封装剂910的存在,封装的集成电路的集成电路和开关模式调节器是不可见的。封装的集成电路形成有外部输入/输出垫(诸如其下表面925上的外部输入/输出垫920)。焊料球(诸如焊料球930)形成在外部输入/输出垫920的暴露的表面上,以形成“球栅阵列(ball-grid array)”,来在通过拾取-和-放置组装机被定位在其上之后,使封装的集成电路能够回流-附接到最终产品电路板。在回流炉适当加热之后,焊料球930熔化并且封装的集成电路可靠地电性耦合到对最终产品电路板的电路迹线。因为封装的集成电路使用功率高效的开关模式调节器构成,所以对于最终产品电路板的设计者,热设计问题基本上得以改善。
[0051] 现在转到图10,图示的是形成有盖体(诸如覆盖顶盖(lid)1030)的封装的集成电路的实施例的正视图。覆盖顶盖1030可以在如图10所示的其中心区域中形成有升高部分1080,以容纳集成电路和其下的开关模式调节器(至少一个半导体管芯)。封装的集成电路包括衬底1060(诸如但不限于用FR-4或其它绝缘材料形成的印刷线路板衬底)。在实施例中,衬底1060是多层衬底。封装的集成电路包括具有集成电路的第一半导体管芯1010,该集成电路包括形成在其上的电路元件。封装的集成电路包括具有形成在其上的开关模式调节器的第二半导体管芯1015。第一和第二半导体管芯1010,1015是焊料附接到焊接区(land)和衬底1060的上表面上的过孔的倒装芯片。第一和第二半导体管芯1010,1015还可以通过引线结合被附接到焊接区和衬底1060的上表面上的过孔。
[0052] 覆盖顶盖1030可以用、或形成,并且可以用薄覆盖金属层(未示出)保护,以便于焊接到衬底1060的上表面上的焊接区。另外,薄粘合剂层1020被涂敷到第一和第二半导体管芯1010,1015的上表面,其接触覆盖顶盖1030,以提供热路径来将热量从集成电路和/或开关模式调节器传递到覆盖顶盖1030。过孔(诸如过孔1040)提供路径以将衬底1060的上表面上的迹线电性地并热耦合到其下表面上的迹线和垫。衬底1060容纳其上表面上的表面安装部件1070(诸如但不限于表面安装电阻器二极管、电感器或电容器)。衬底1060在其上表面上形成有垫1050,1055,该垫结合下面的过孔(诸如过孔1056)提供从覆盖顶盖1030到可以被电性地耦合到其下表面上的垫的印刷线路板(未示出)的热路径。衬底1060可以通过可以采用例如焊料球(诸如焊料球1090)的回流焊接过程被耦合到印刷线路板。
[0053] 因此,覆盖顶盖1030位于第一半导体管芯1010、第二半导体管芯1015、以及衬底1060之上,并且被热耦合到第一半导体管芯1010、第二半导体管芯1015、以及衬底1060。尽管两个半导体管芯在图10中图示,但是应当理解,封装的集成电路可以包括任何数量的半导体管芯,这些半导体管芯包括单个的半导体管芯。
[0054] 现在转到图11,图示的是封装的集成电路的实施例的三维视图。在图11所图示的示例,集成电路(诸如现场可编程门阵列)和开关模式调节器形成在半导体管芯1110上。用于开关模式调节器的控制器可以结合来自集成电路的电路元件1175和/或者采用来自集成电路的不同的电路元件、或其组合。开关模式调节器的经调节的输出电压被耦合到输入(诸如驻留在半导体管芯810上的集成电路的偏置电压输入)。
[0055] 封装的集成电路形成在用由绝缘层1155,1165分开的导电层1150,1160形成的多层衬底1100上。导电层的其中一个(诸如导电层1150)可以形成用于封装的集成电路的接地平面。导电电路迹线(诸如导电电路迹线1170)被布线在多层衬底1100的上表面1105上。半导体管芯1110被固定到多层衬底1100的上表面1105上。多层衬底1100的上表面1105上的电感器1130被耦合到半导体管芯1110。电容器1140被耦合到半导体管芯1110上的开关模式调节器的输出以滤除由开关模式调节器产生的高频电压谐波。
[0056] 可以在电感器1130的电磁干涉距离内被布线的导电电路迹线1170基本上平行于由电感器1130产生的磁场的局部磁场线被定向。导电电路迹线1170被耦合到集成电路的电路元件1175,并且导电电路迹线1170的一部分(在电磁干涉距离内)被布线,使得由导电电路迹线1170和位于导电电路迹线1170下的多层衬底1100的接地平面(诸如导电层1150)包围的区域的法线基本上垂直于由电感器1130产生的磁场的局部磁场线对准。位于电感器1130的电磁干涉距离内的导电电路迹线1170的剩余部分被布线在多层衬底1100的一个或多个内部导电层上,并且能够被多层衬底1100的覆盖导电层(诸如用作接地平面的导电层)屏蔽。半导体管芯1110的表面上的垫(诸如半导体管芯1110的上表面1185上的垫1180)可以通过引线结合(诸如引线结合1190)或者通过半导体管芯1110的下表面上的焊料凸起被耦合到电路迹线(诸如多层衬底1100的上表面1105的电路迹线1170)。
[0057] 因此,参照图1上文所图示的和描述的开关模式调节器的主电源开关Qmn和辅助电源开关Qaux可以形成在与基础电路相同的半导体管芯上。如先前所参照的和上文所并入的Dwarakanath等人在题为“Driver for a Power Converter and Method of Driving a Switch Thereof”中所描述的,参照电压水平的用于主电源开关Qmn和辅助电源开关Qaux的栅极驱动器可以包括参照另一电压水平的开关电路,并且控制电压限制的对象可以使用共同管芯上的低压电路元件构成。可以采用这样的技术来驱动具有低压电路元件的开关模式调节器的电源开关。
[0058] 因此,封装的集成电路包括多层衬底、和集成电路(例如,数字集成电路、处理器、现场可编程门阵列等)以及形成在固定到多层衬底的表面的半导体管芯上的开关模式调节器。开关模式调节器的输出通过比如多层衬底的电路迹线被耦合到集成电路的输入,并且最终耦合到集成电路的电路元件。电路元件可以形成以下各项中的至少一项:逻辑电路、存储器、模数转换器、以及相环。多层衬底可以包括形成在由绝缘层分开的导电衬底层上的并且通过形成在导电衬底层之间的过孔电性地耦合的电路迹线、以及形成在与该表面相对的表面上的球栅阵列。半导体管芯通过引线结合或者通过呈倒装芯片布置的焊料凸起被电性地耦合到多层衬底的表面上的电路迹线。开关模式调节器包括形成在半导体管芯上的控制器并且集成电路的电路元件可以形成控制器的至少一部分。
[0059] 开关模式调节器还包括电容器和电感器,各自位于多层衬底的表面上并且被结合到多层衬底的表面,而且被电性地耦合到半导体管芯。电感器位于多层衬底的外周,并且被定向,以使由电感器产生的磁场的局部磁场线基本上平行于在电感器的电磁干涉距离内布线的电路迹线的一部分。对于形成在多层衬底上的多层型芯片电感器,电磁干涉距离大约是一毫米。电感器可以形成有具有芯间隙的磁芯,该芯间隙的导磁率基本上小于磁芯的导磁率,并且电磁干涉距离是芯间隙的长度的五倍。多层衬底可以在下面形成接地平面并且与电路迹线绝缘。电路迹线被耦合到集成电路的电路元件,并且电路迹线的部分被布线,使得由电路迹线和多层衬底的接地平面包围的区域的法线基本上垂直于由电感器产生的磁场的局部磁场线对准。
[0060] 多层衬底可以包括由绝缘层分开的导电层,导电层的其中一个导电层包括接地平面、以及形成在与该表面相对的表面上的用于球栅阵列的焊料垫。封装的集成电路还可以包括形成在固定到多层衬底的表面的半导体管芯或另一半导体管芯上的另一开关模式调节器。集成电路和(多个)开关模式调节器被封装在环氧树脂,以形成封装的集成电路。可替代地,盖体(例如,包括升高部分)可以位于半导体管芯和多层衬底上并且被热耦合到半导体管芯和多层衬底。
[0061] 现在转到图12,图示的是形成封装的集成电路的方法的实施例的流程图。该方法以开始步骤或模1200开始。在步骤或模块1210,该方法通过提供多层衬底继续。在步骤或模块1220,形成在第一半导体管芯上的集成电路(例如,数字集成电路)被固定到多层衬底的表面。在步骤或模块1230,形成在第二半导体管芯上的开关模式调节器(例如,采用包括比如电源开关和控制器的降压转换器拓扑)被固定到多层衬底的表面。第一半导体管芯和第二半导体管芯可以通过引线结合或者通过呈倒装芯片布置的焊料凸起被电性地耦合到多层衬底的表面上的电路迹线。在步骤或模块1240,开关模式调节器的输出通过多层衬底的电路迹线被耦合到集成电路的输入。开关模式调节器的输出可以被耦合(例如,直接耦合)到集成电路的电路元件(例如,逻辑电路、存储器、模数转换器、和锁相环)。
[0062] 在步骤或模块1250,开关模式调节器的电容器和电感器分别位于多层衬底的表面上并且结合到多层衬底的表面,而且被电性地耦合到第二半导体管芯的电路节点。电感器可以位于多层衬底的外周并且被定向,使得由电感器产生的磁场的局部磁场线基本上平行于在电感器的电磁干涉距离内布线的电路迹线的一部分。电路迹线可以被耦合到集成电路的电路元件并且电路迹线的一部分被布线,使得由电路迹线和位于电路迹线下的多层衬底的接地平面包围的区域的法线基本上垂直于由电感器产生的磁场的局部磁场线对准。对于形成在多层衬底上的多层型芯片电感器,电磁干涉距离可以是一毫米(“mm”)。该电感器可以形成有具有芯间隙的磁芯,该芯间隙的导磁率基本上小于磁芯的导磁率,并且电磁干涉距离是芯间隙的长度的五倍。
[0063] 在步骤或模块1260,另一开关模式调节器形成在第二半导体管芯或第三半导体管芯上(固定到多层衬底的表面)。在步骤或模块1270,第一半导体管芯上的集成电路(例如,现场可编程门阵列)、第二半导体管芯上的开关模式调节器、以及第二半导体管芯或第三半导体管芯上的另一开关模式调节器被集成在封装内(例如,用环氧树脂封装或用顶盖覆盖),以形成封装的集成电路。在实施例中,多层衬底包括形成在由绝缘层分开的导电衬底层上的并且通过形成在导电衬底层之间的过孔被电性地耦合的电路迹线、以及形成与该表面相对的表面上的球栅阵列。导电层的其中一个导电层可以包括接地平面,并且用于球栅阵列的焊料垫形成在与该表面相对的表面上。该方法在步骤或模块1280结束。尽管上述方法在其中合并了多个半导体管芯,但是应该理解的是,集成电路和(多个)开关模式调节器可以形成在半导体管芯上。还有,用于开关模式调节器的控制器可以位于第一、第二或第三半导体管芯、或其组合上。换言之,集成电路的电路元件可以形成用于开关模式调节器的控制器的至少一部分。
[0064] 因此,已经在本文中对封装的集成电路进行了描述。在一个实施例中,封装的集成电路包括多层衬底和形成在固定到多层衬底的表面的第一半导体管芯上的集成电路。封装的集成电路还包括形成在固定在多层衬底的表面的第二半导体管芯上的开关模式调节器。集成电路和开关模式调节器被集成在封装内,以形成封装的集成电路。用于开关模式调节器的控制器可以位于第一或第二半导体管芯、或其组合上。据此,集成电路的至少一个电路元件可以形成用于开关模式调节器的控制器的一部分。在有关的但是备选的实施例中,集成电路和开关模式调节器形成在半导体管芯上。再次,集成电路的至少一个电路元件可以形成用于开关模式调节器的控制器的一部分。
[0065] 本领域技术人员应当理解,封装的集成电路及其相关构成方法的先前描述的实施例仅出于说明性目的而提出。另外,能够将开关模式调节器或功率转换器与集成电路集成的其它实施例也在本发明的广泛范围内。集成电路和控制器(和其它电路或电路元件)可以按照硬件(以一个或多个芯片体现)来实现,或者可以被实现为软件或固件以供处理器执行。特别地,在固件或者软件的情况下,集成电路和控制器可以包括和/或被提供作为包括体现其上的计算机程序代码(即,软件或固件)以供处理器执行的计算机可读介质或存储结构(例如,非暂态计算机可读介质)的计算机程序产品。
[0066] 为了更好地理解集成电路,半导体器件及其制造方法参见由R.F.Pierret编写的Addison-Wesley出版的“Semiconductor Device Fundamentals”(1996)和由K.Wasa和S.Hayakawa编写的Noyes Publications出版的“Handbook of Sputter Deposition Technology”(1992)。为了更好地理解功率转换器,参见由Rudolph P.Severns和Gordon Bloom编写的纽约州纽约的Van Nostrand Reinhold Company出版的“Modern DC-to-DC Switchmode Power Converter Circuits”(1985)和由J.G.Kassakian、M.F.Schlecht、和G.C.Verghese编写的Addison-Wesley出版的“Principles of Power Electronics”(1991)。上述参考文献通过引用整体并入本文。
[0067] 还有,尽管已经对本发明及其优点进行了详细的描述,但是应当理解,在不脱离如由权利要求所限定的本发明的精神和范围的情况下,可以对实施例做出各种改变、替换、和变更。例如,许多上文所讨论的过程可以以不同的方法实现并且被其它过程或其组合替换。
[0068] 而且,本申请的范围并非旨在局限于本说明书中所描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。从本发明的公开内容,本领域普通技术人员将易于理解,可以根据本发明使用目前存在的或者以后将开发出来的实施与本文中所描述的对应的实施例基本上相同的功能或达到基本相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此,对实施例的权利要求旨在在其范围内包括此类过程、机器、制造、物质组成、手段、方法或步骤。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈