[0002] 本申请要求2018年8月23日提交的法国
专利申请第1857618号的优先权，该申请通过引证引入本文。
技术领域
[0003] 本申请涉及集成
电路，并且更具体地，涉及集成全局快门图像传感器。
背景技术
[0004] 传统图像传感器使用
卷帘快门，当捕获图像时，阵列
像素的曝光和阵列中每行电荷的转移在独立的连续瞬间开始和停止，例如具有阵列第一行中电荷的转移和阵列最后一行像素的曝光在时间上重叠的可能性。
[0005] 像素曝光的同时性不足会导致所获得图像的
变形，特别是在捕获的场景包括快速移动的元素时。
[0006] 称为全局快门图像传感器的一些图像传感器允许同时曝光阵列的所有像素，即使像素的电荷是逐行转移的，并且凭借每个像素中存在附加存储
节点来进行，使得可以保持代表照射的电荷，由此延迟其转移。
[0007] 高动态范围(或HDR，使用本领域技术人员已知的首字母缩略词)成像器允许在不饱和的情况下捕获包括宽范围照度的图像。为了获得这种图像，需要将代表场景的两个
信号进行组合。传统地，使用来自像素的两个独立照射的两个信号。
[0008] 目前存在用于获得高动态范围图像的各种方法，所有这些都成本昂贵且难以实施。
[0009] 因此，需要以简单的方式生产全局快门传感器，使得可以获得高动态范围图像。
发明内容
[0010] 因此，根据一个
实施例，提出了一种全局快门成像设备，使得可以获得高动态范围图像。
[0011] 根据一个方面，提出了一种集成图像传感器，其专用于称为全局快门控
制模式的控制模式，包括像素的阵列，每个像素均包括：光敏区域，能够通过生成
电子-空穴对以形成代表电子数的第一信号和代表空穴数的第二信号来集成发
光信号；第一电路部分，能够存储避光的第一信号；第二电路部分，能够存储避光的第二信号；以及第三电路部分，能够读取第一信号和第二信号，并且能够在第一信号和第二信号之间执行组合操作，以生成组合信号，组合信号的集合用于形成图像。
[0012] 因此，不执行两个照射以获得将被组合的两个信号，而是有利地使用代表空穴数的第二信号，以将其与第一信号组合。
[0013] 此外，存储避光的第二信号有利地使图像传感器被定制为用于全局快门控制模式。
[0014] 第三部分可被配置为在第一位数上对每个第一信号和每个第二信号进行编码，并且在大于第一位数的第二位数上对每个组合信号进行编码。
[0015] 因此，图像传感器有利地使其能够获得高动态范围图像。
[0016] 每个第二电路部分均可以包括与光敏区域
电隔离并且能够通过电容效应接收第二信号的空穴存储区域，并且第三部分能够通过电容效应接收所述第二信号，第三电路包括读取节点和处理电路，读取节点和处理电路被配置为读取、编码和组合第一信号和第二信号。
[0017] 根据一个实施例，阵列在
半导体衬底中产生，并且每个像素在阱中产生且完全被相应的且独立的电容隔离沟槽环绕，电容隔离沟槽包括半导体填充材料且
内衬绝缘材料。
[0018] 换句话说，每个沟槽都是特定于每个像素的(不与另一像素共享)。
[0019] 根据一个实施例，每个像素的第二电路部分包括：第一电容器，连接至光敏区域，并且通过阱、绝缘材料和填充材料形成，该填充材料形成空穴存储区域；第二电容器，连接在第一电容器和参考电源
端子(例如，地)之间，并且通过填充材料、绝缘材料以及衬底在像素外的部分形成；以及第三电容器，耦合在第二部分和读取节点之间。传感器还包括能够将光敏区域、空穴存储区和读取节点的电位重置为参考值的控制电路。
[0020] 第三电容器可耦合在阱和读取节点之间或者填充材料和读取节点之间。
[0021] 根据一个方面，提出了一种用于使用图像传感器获取图像的方法，该图像传感器专用于称为全局快门捕获模式的捕获模式，包括能够响应于照射生成电子-空穴对的像素阵列，其中像素的光敏区域被照射，并且对于每个像素，代表在照射期间生成的电子数的第一信号被存储在避光的存储节点中，代表在照射期间生成的空穴数的第二信号被存储在避光的空穴存储区域中，第一信号被转移到读取节点并且读取第一信号，第二信号被转移到读取节点并且读取第二信号，第一信号和第二信号进行组合，组合信号的集合形成所述图像。
[0022] 可以在第一位数上对第一信号和第二信号进行编码，并且组合第一信号和第二信号以获取在大于第一位数的第二位数上编码的组合信号。
[0023] 根据一个实施例，第二信号基于由在光敏区域中生成空穴而引起的电位变化通过电容效应转移到空穴存储区域，并且第二信号通过电容效应从空穴存储区域转移到读取节点。
附图说明
[0024] 本发明的其他优点和特征将在阅读本发明的完全非限制性实施模式和实施例的详细描述和附图之后变得明显，其中：
[0025] 图1至图8示出了本发明的实施模式和实施例。
具体实施方式
[0026] 本发明的实施模式和实施例涉及集成电路，更具体地，涉及成像集成电路，其包括与电荷转移电路相关联的像素阵列。
[0027] 在图1中，参考标号DIS表示被定制为用于全局快门控制模式的集成图像传感器，有利地使其能够产生高动态范围图像。
[0028] 图像传感器DIS包括像素阵列，并且由于阵列的每个像素具有相同的结构，因此这里在剩余描述中将仅描述和示出一个像素PX。图1是其电路图形式的示意图。
[0029] 像素PX包括：光敏区域ZPS(这里为光电
二极管)，能够通过生成电子-空穴对来集成发光信号，以形成代表电子数的第一信号和代表空穴数的第二信号；第一电路部分P1，被配置为接收和存储避光的第一信号；第二电路部分P2，被配置为接收和存储避光的第二信号；以及第三电路部分P3，被配置为读取第一信号和第二信号并将它们转移到传感器DIS的阵列的所有像素列公用的处理电路MT。
[0030]
光电二极管ZPS的
阳极在这里通过半导体阱CSN形成，并且将在剩余描述部分中进一步详细介绍。
[0031] 第一部分P1包括第一初始化晶体管RST1(这里为NMOS晶体管)，耦合在光电二极管ZPS的
阴极和能够传送第一
电压(例如，这里为2.5伏特的电压)的第一电源端子B1之间。
[0032] 如下文将要看到的，第一初始化晶体管RST1的栅极耦合至控制电路CMD，控制电路能够将晶体管置于截止状态或导通状态。
[0033] 将第一初始化晶体管RST1置于导通状态使其能够在第一电压(这里为2.5伏特)下初始化光电二极管ZPS的阴极的电位。
[0034] 第一初始化晶体管RST1还执行抗光晕功能，并且被配置为将存储在光电二极管ZPS中的多余电子疏散到第一端子B1，以避免它们迁移到传感器DIS的其他像素。
[0035] 第一转移晶体管TG1和第二转移晶体管TG2(这里为两个NMOS晶体管)
串联地耦合在光电二极管ZPS的阴极和像素PX的第三部分P3的读取节点SN之间。第一转移晶体管TG1的栅极和第二转移晶体管TG2的栅极耦合至控制电路CMD。
[0036] 第一转移晶体管TG1和第二转移晶体管TG2共用的
电极在这里耦合至电子存储节点STN(这里由两个二极管表示，它们的阴极彼此耦合且它们的阳极耦合至地)。
[0037] 将第一转移晶体管TG1置于导通状态使得可以将光电二极管ZPS的阳极处积累的电子转移到存储节点STN，并且将第二转移晶体管置于导通状态使得可以将存储在存储节点中的电荷转移到读取节点SN。
[0038] 第二部分P2包括第一电容器C1和第二电容器C2，它们串联地耦合在光电二极管ZPS的阳极CSN和地之间。
[0039] 如下文将要看到的，第二初始化晶体管RST2(这里为NMOS晶体管)耦合在地和光电二极管ZPS的阳极CSN之间，并且第三初始化晶体管RST3(这里为NMOS晶体管)耦合在被配置为传送第二
电源电压(这里为负电压，例如-1伏特的电压)的第二电源端子B2与第一电容器和电容器公用的电极(其形成空穴存储区域ZST)之间。
[0040] 第二初始化晶体管RST2和第三初始化晶体管RST3的栅极耦合至控制电路CMD。将第二初始化晶体管RST2置于导通状态使其能够将光电二极管ZPS的阴极接地，并且将第三初始化晶体管RST3置于导通状态使其能够在第二电源电压下初始化空穴存储节点ZST。
[0041] 第三电容器C3耦合在光电二极管ZPS的阳极和第三部分P3的读取节点SN之间。
[0042] 第三部分P3包括第四初始化晶体管RST4(这里为NMOS晶体管)，耦合在读取节点SN和第一电源端子B1之间。第四初始化晶体管RST4的栅极耦合至控制电路CMD，并且将第四初始化晶体管RST4置于导通状态使其能够在第一电压下初始化读取节点SN的电位。
[0043] 跟随器晶体管TRS和选择晶体管SEL(这里为两个NMOS晶体管)串联耦合在第一端子B1和处理电路MT之间。
[0044] 选择晶体管SEL的栅极耦合至控制电路CMD，并且控制电路CMD被配置为在需要将像素PX的电荷转移到处理电路时(也就是说，当通过控制电路CMD选择包括像素PX的阵列的行时)将选择晶体管SEL置于导通状态。
[0045] 这里应注意，第一电路部分P1和第三电路部分P3的结构在全局快门成像器领域是传统且已知的。
[0046] 因此，它们的结构不限于图中所述和所示的结构，并且本领域技术人员将知道如何根据所考虑的应用来调整第一部分P1和第三部分P3。
[0047] 图2是像素PX的示意和部分结构图，以及图3是图2的平面图。
[0048] 图像传感器DIS在半导体衬底SB中和上制造，衬底被通常包括用于互连图像传感器DIS的各个电子部件的金属迹线和通孔的互连部分INT环绕。
[0049] 这里，图像传感器DIS是背面照射图像传感器，由此被配置为在其衬底SB的背面(即，这里为衬底SB远离互连部分INT的表面)接收所述照射LX或发光信号。
[0050] 像素PX包括上文提到的半导体阱CSN(这里为p掺杂)，其通过完全围绕阱CSN的电容隔离沟槽TIC与衬底SB的其余部分分隔，以界定其边缘。该电容隔离沟槽TIC被定制为用于阵列的每个像素，因此不是多个像素公用的。
[0051] 电容隔离沟槽TIC通常包括半导体填充材料10(这里为多晶
硅)并且内衬绝缘材料11(这里为
氧化硅)。
[0052] 这里，电容隔离沟槽TIC的填充材料10形成空穴存储区域ZST。空穴存储区域ZST和存储节点STN在这里被保护免受照射LX。具体地，存储节点STN通过金属网(未示出，通常由钨或
铝制成并沉积在背面上)保护免受照射LX。
[0053] 像素PX通常包括光敏区域，这里为通过注入n型掺杂产物在阱CSN的中心产生的光电二极管ZPS；因此，光电二极管的阴极由n掺杂区域形成，并且光电二极管ZPS的阳极由阱CSN的剩余部分(p掺杂)形成。这里的光电二极管ZPS是
钉扎光电二极管。
[0054] 存储节点STN通过注入n型掺杂产物在像素PX的外围处生产。在光敏区域域ZPS和存储节点之间，在像素PX上生产第一转移栅极。因此，光电二极管ZPS的阴极、转移栅极和存储节点SN形成第一转移晶体管TG1。
[0055] 这里，第一电容器C1通过如下部件形成：形成电容器C1的第一电极的阱CSN、电容器沟槽TIC的绝缘材料11与阱CSN
接触且形成电容器C1的介电质的部分以及形成第一电容器C1的第二电极的填充材料。
[0056] 这里，第二电容器C2通过如下部件形成：电容沟槽TIC的形成第二电容器C2的第一电极的填充材料10、绝缘材料的与阱CSN外的衬底SB的部分接触且形成第二电容器C2的介电质的部分以及衬底SB的位于阱外且与形成第二电容器C2的第二电极的像素PX相邻的部分。
[0057] 这里，第三电容器C3在互连部分中产生，并且例如包括由在独立的金属层级中彼此相对产生的金属迹线形成的两个电极，第三电容器C3的介电质通过互连部分INT的金属间介电质形成。
[0058] 为了简单，图1中可见的像素PX的其他部件未在图2和图3中示出。
[0059] 描述的剩余部分涉及图4所示的图像传感器DIS的一种实施模式，图4是表示由控制电路CMD发送到各个晶体管的栅极的信号的状态的时序图。
[0060] 在照射前形成像素PX的初始状态的第一步骤A1中，控制电路CMD将第一初始化晶体管RST1、第二初始化晶体管RST2、第三初始化晶体管RST3和第四初始化晶体管RST4置于导通状态。转移晶体管TG1和TG2以及选择晶体管SEL处于截止状态。
[0061] 因此，光电二极管的阴极在第一电压(通常为高电压，例如2.5伏特)下初始化。阱CSN在接地电压下初始化，空穴存储区域ZST在第二电压(这里为-1伏特)下初始化，并且读取节点SN在第一电压(2.5伏特)下初始化。
[0062] 在第二步骤A2中，控制电路CMD将第一初始化晶体管RST1和第二初始化晶体管RST2置于截止状态，并且光电二极管暴露给照射LX。响应于所述照射LX，在光电二极管ZPS中生成电子-空穴对。电子在光电二极管的阴极(即，n掺杂区域)中累积，由此形成第一信号并由此降低其电位值；而空穴迁移到阱CSN，即在第一电容器C1的第一电极处累积，由此形成第二信号并由此增加其电位值，例如1.8伏特。
[0063] 如果光电二极管ZPS的电子存储容量饱和，则所述电子经由第一初始化晶体管RST1疏散到第一端子B1。具体地，即使初始化晶体管处于截止状态，其两个电极之间的电位差也足以生成漏
电流，这允许电子被疏散。
[0064] 因此，在这种情况下，光电二极管中的电子数不再增加。通过指示，光电二极管ZPS的存储容量约为一万到两万电子的级别。
[0065] 即使光电二极管ZPS饱和，新电子的生成(随后将被疏散)与新空穴的生成相关联，新空穴将在阱CSN中累积。因此，存储在阱CSN中的空穴数量可大于存储在光电二极管ZPS中的电子数量。
[0066] 通过指示，阱CSN的存储容量在1万至100万空穴的级别。
[0067] 在第三步骤A3中，控制电路CMD将第二初始化晶体管RST2置于导通状态并且将第三初始化晶体管RST3置于截止状态。
[0068] 因此，阱CSN耦合至地，并且空穴存储区域ZST由此浮置。
[0069] 控制电路CMD还将第二转移晶体管TG2置于截止状态。
[0070] 因此，空穴被疏散至地，并且空穴存储区域ZST中的电位与阱CSN的电压变
化成比例地变化。因此，第二信号通过电容效应从阱CSN转移到空穴存储区域ZST。
[0071] 更精确地，空穴存储区域ZST中的所述电位变化取决于第一电容器C1和第二电容器C2之间的电容比。
[0072] 通过指示，使用以下等式获取空穴存储区域ZST中的电位变化的值：
[0073]
[0074] 其中Δ1是空穴存储区域ZST中的电位变化，Δ2是阱CSN的电位变化，F1是第一电容器C1的电容，以及F2是第二电容器C2的电容。
[0075] 因此，如果两个电容器C1和C2具有相同的值，则获得的增益将为0.5。另外，由于阱CSN中的电位变化Δ2为1.8伏特，因此空穴存储区域ZST中的对应电位变化Δ1为0.9伏特。
[0076] 因此，代表阱CSN中累积的空穴数的信息或第一信号从阱CSN转移到空穴存储区域ZST。
[0077] 由于该空穴存储区域ZST被保护免受光的影响，所以新电荷不能
修改空穴存储区域ZST中的电位。因此，该信息被保留。
[0078] 然后，控制电路CMD将第一转移晶体管TG1置于导通状态，持续短暂的时间，但该时间足够长到将光电二极管ZPS中积累的电子转移到电子存储节点STN，然后将第一初始化晶体管RST1置于导通状态以将光电二极管的阴极的电位重置为第一电压(这里为2伏特)。因此，第一信号从光敏区域ZPS转移到电子存储节点。
[0079] 在第四步骤A4中，使用相关双
采样(correlated double sampling，缩写形式为CDS)方法，以常规和已知的方式转移电子，即第一信号。
[0080] 在这种方法中，在电子转移之前，控制电路CMD将第四晶体管RST4置于截止状态，并且读取节点SN(初始化为2.5伏特)因此变为浮置。
[0081] 控制电路CMD还将选择晶体管SEL置于导通状态，以使用处理电路MT对读取节点SN上存在的电位执行第一读取。
[0082] 存储节点STN上存在的电子随后转移到读取节点SN。为此，控制电路CMD短暂地将第二转换晶体管TG2置于导通状态。因此，读取节点SN的电位的值减小。
[0083] 然后，通过处理电路MT执行读取节点SN上存在的电位的第二读取，并且处理电路MT从第一读取中读取的值中减去在第二读取中读取的值，以获得代表通过照射LX生成的电子数的第一
数字信号。
[0084] 在第五步骤A5中，控制电路短暂地将第四晶体管RST4置于导通状态，以将读取节点SN的值重置为第一电压。
[0085] 然后，执行新的第一读取，以读取读取节点SN的电位。
[0086] 然后，控制电路CMD将第二晶体管RST2置于截止状态，并且阱CSN由此浮置，并且将第三晶体管RST3置于导通状态，空穴存储区域ZST由此处于第二电压(这里为-1伏特)。
[0087] 因此，阱CSN的电位再次与空穴存储区域中的电位升高成比例地增加，例如从0伏特变化为0.9伏特。
[0088] 然后，控制电路CMD将第四晶体管RST4置于截止状态以使读取节点SN浮置，并且短暂地将第二晶体管RST2置于导通状态以使阱CSN耦合至地。因此，阱的电位从0.9伏特变为0伏特。
[0089] 阱CSN的电位值的这种下降经由第三电容器C3导致读取节点SN的电位值的比例下降。
[0090] 然后，执行读取节点SN的电位的新的第二读取，并且处理电路MT从新的第一读取中读取的值中减去新的第二读取中读取的值，以获得代表通过该照射LX生成的空穴数的第二数字信号。
[0091] 因此，处理电路能够使用组合第一信号和第二信号的操作获得高动态范围图像。具体地，处理电路MT被配置为在第一位数上对第一和第二数字信号进行编码，并且获取在大于第一位数的第二位数上编码的组合信号。
[0092] 使用上述步骤执行成像操作是有利的，因为一方面可以从单个照射中获取两个信号，另一方面也可以使用相同的处理电路MT来获取代表照射的两个信号，第一数字信号和第二数字信号均通过从第一读数中读取的值中减去第二读数中读取的值的操作而获取。
[0093] 然而，如图5所示，第三电容器C3可以不耦合在读取节点和阱CSN之间，而是在读取节点SN和空穴存储区域ZST之间耦合。
[0094] 在这种情况下，在第五步骤A5中，在新的第一读取之后，控制电路CMD将第四晶体管RST4置于截止状态，然后将第三晶体管RST3置于导通状态。
[0095] 空穴存储区域ZST中电位的上升导致读取节点SN的比例上升。
[0096] 然后，执行新的第二读取，并且处理电路从第二读取中读取的值中减去第一读取中读取的值。
[0097] 换句话说，在新的第一读取和新的第二读取之间，存在读取节点SN的电位值的增加。因此，这里需要处理电路MT被配置为从第四步骤中的第一读取的值中减去第二读取的值，并且被配置为在第五步骤A5中从第二读取的值中减去第一读取的值。
[0098] 尽管要求处理电路MT更复杂的配置，但设备DIS的该实施例也使其可以仅使用一个相同的照射就可以获得高动态范围图像。
[0099] 如图6所示，成像设备DIS可具有
正面照射。在这种情况下，互连部分INT位于阱CSN上方且朝向阱CSN和光敏区域ZPS的区域不具有金属线，并且阱CSN通过界定阱的边缘的电容隔离沟槽TIC以及通过界定阱的底部的隐埋绝缘层IS与衬底SB的剩余部分隔离。
[0100] 上文参考图1至图6示出的成像设备DIS可集成到包括图像传感器的各种类型的系统中，诸如图7所示的
数码相机APN或者如图8所示的移动智能手机TPI。
[0101] 此外，本发明不限于这些实施例和实施模式，而是结合有它们的所有变型；具体地，各种电压值和电位值已通过完全非限制性示例给出。
