技术领域
[0001] 本
发明涉及显示技术领域，尤其涉及一种背沟道蚀刻型氧化物半导体TFT基板及其制作方法。
背景技术
[0002]
液晶显示装置(Liquid Crystal Display，LCD)具有
机身薄、省电、无
辐射等众多优点，得到了广泛的应用，如：
移动电话、
个人数字助理(PDA)、数字相机、计算机屏幕或
笔记本电脑屏幕等。
[0003]
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，也称为有机电致发光显示器，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光
亮度高、
工作温度适应范围广、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现和集成
电路驱动器相匹配、易于实现柔性显示等优点，因而具有广阔的应用前景。
[0004] OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和
有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和
薄膜晶体管矩阵寻址两类。其中，AMOLED具有呈阵列式排布的
像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
[0005]
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置和有源矩阵型OLED显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，非晶
硅(a-Si)材料是比较常见的一种。
[0006] 随着液晶显示装置和OLED显示装置向着大尺寸和高
分辨率的方向发展，传统的a-Si仅有1cm2/(Vs)左右的迁移率已经无法满足要求，以铟镓锌氧化物(IGZO)为代表的金属氧化物材料具备超过10cm2/(Vs)以上的迁移率，而且相应薄膜晶体管的制备与现有的a-Si为半导体驱动的产线的兼容性好，近年来迅速成为显示领域研发的重点。
[0007] 相对于传统的a-Si TFT，IGZO TFT具有以下优势：
[0008] 1、提高显示
背板的分辨率，在保证相同透过率的前提下，IGZO TFT显示背板的分辨率可以做到a-Si TFT的2倍以上，IGZO材料中的载流子浓度高，迁移率大，可以缩小TFT的体积，保证分辨率的提升；
[0009] 2、减少显示器件的能耗，IGZO TFT与a-Si TFT、LTPS TFT相比，漏
电流小于1pA；驱动
频率由原来的30-50Hz减少到2-5Hz，通过特殊工艺，甚至可以达到1Hz，虽然减少TFT的驱动次数，仍然可以维持液晶分子的
配向，不影响画面的
质量，从而减少显示背板的耗电量；另外，IGZO半导体材料的高迁移率使得较小尺寸的TFT即可提供足够的充
电能力和较高的电容值，而且提高了液晶面板的
开口率，光穿透的有效面积变大，可以用较少的背板组件或低功率消耗达到相同的亮度，减少能耗；
[0010] 3、通过采用间歇式驱动等方式，能够降低
液晶显示器驱动电路的噪点对
触摸屏检测电路造成的影响，可以实现更高的灵敏度，甚至尖头的圆珠笔笔端也能够响应，而且由于画面无更新时可以切断电源，因此其在节能的效果上表现更为优秀。
[0011] 目前，IGZO作为半导体有源层的TFT一般采用
刻蚀阻挡(ESL)结构，由于有刻蚀阻挡层(Etch Stop Layer)存在，源漏极(Source/Drain)的蚀刻过程中，刻蚀阻挡层可以有效的保护IGZO有源层不受到影响，保证TFT具有优异的半导体特性。但是ESL结构的IGZO TFT的制备过程较为复杂，需要经过6次黄光工艺，不利于降低成本，因此业界普遍追求黄光工艺更少的背沟道蚀刻(BCE)结构的IGZO TFT的开发。
[0012] 由于BCE结构的IGZO TFT中未设置刻蚀阻挡层来遮挡背沟道，因此在源漏极的蚀刻过程中IGZO有源层的沟道区容易受到损伤，并且由于IGZO有源层的薄膜
缺陷数目较多，因此IGZO TFT对环境敏感，环境中的光、
水汽(H2O)、氧气(O2)、氢气(H2)及有机物(Organics)等都容易对TFT性能造成影响，导致TFT器件的可靠性较低，面板的使用寿命较短。
发明内容
[0013] 本发明的目的在于提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，能够减小漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，从而有效降低有源层的薄膜缺陷数目，同时节省了刻蚀阻挡层光罩，制作成本低。
[0014] 本发明的目的还在于提供一种背沟道蚀刻型氧化物半导体TFT基板，其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境影响较小，具有较高的可靠性。
[0015] 为实现上述目的，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，包括：
[0016] 提供衬底基板，在所述衬底基板上沉积金属材料并刻蚀形成栅极，在所述衬底基板上形成
覆盖栅极的栅极绝缘层；
[0017] 在所述栅极绝缘层上沉积第一氧化物半导体层，在所述第一氧化物半导体层上沉积第二氧化物半导体层，所述第二氧化物半导体层的
密度大于所述第一氧化物半导体层的密度；
[0018] 对所述第一氧化物半导体层与第二氧化物半导体层进行图形化处理，得到有源层；
[0019] 在所述有源层与栅极绝缘层上沉积金属材料并刻蚀形成漏极与源极，所述漏极与源极分别与有源层的两侧相
接触；
[0020] 在所述栅极绝缘层上形成覆盖漏极、源极、及有源层的
钝化层；在所述
钝化层上形成对应于漏极上方的通孔。
[0021] 所述第一氧化物半导体层与第二氧化物半导体层的材料分别包括铟镓锌氧化物与铟锌
锡氧化物中的一种或多种；所述第一氧化物半导体层与第二氧化物半导体层的材料相同或不同。
[0022] 所述第一氧化物半导体层的密度小于6.4g/cm3，所述第二氧化物半导体层的密度大于6.4g/cm3。
[0023] 所述第一氧化物半导体层的厚度大于所述第二氧化物半导体层的厚度。
[0024] 所述栅极的材料包括钼、
铝、
铜中的一种或多种；所述栅极绝缘层为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层为氮化硅层或氧化硅层；所述漏极与源极的材料包括钼、铝、铜中的一种或多种。
[0025] 本发明还提供一种背沟道蚀刻型氧化物半导体TFT基板，包括：衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖栅极的栅极绝缘层、设于所述栅极绝缘层上且对应于栅极上方的有源层、设于所述有源层与栅极绝缘层上且分别与所述有源层两侧相接触的漏极与源极、设于所述栅极绝缘层上且覆盖所述漏极、源极、及有源层的钝化层、及设于所述钝化层上对应于漏极上方的通孔；
[0026] 所述有源层包括设于所述栅极绝缘层上的第一氧化物半导体层、及设于所述第一氧化物半导体层上的第二氧化物半导体层，所述第二氧化物半导体层的密度大于所述第一氧化物半导体层的密度。
[0027] 所述第一氧化物半导体层与第二氧化物半导体层的材料分别包括铟镓锌氧化物与铟锌锡氧化物中的一种或多种；所述第一氧化物半导体层与第二氧化物半导体层的材料相同或不同。
[0028] 所述第一氧化物半导体层的密度小于6.4g/cm3，所述第二氧化物半导体层的密度3
大于6.4g/cm。
[0029] 所述第一氧化物半导体层的厚度大于所述第二氧化物半导体层的厚度。
[0030] 所述栅极的材料包括钼、铝、铜中的一种或多种；所述栅极绝缘层为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层为氮化硅层或氧化硅层；所述漏极与源极的材料包括钼、铝、铜中的一种或多种。
[0031] 本发明的有益效果：本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层设置为双层结构，位于下层的第一氧化物半导体层按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层的密度较低，具有较高的迁移率，所述第二氧化物半导体层的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
[0032] 为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与
附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
[0033] 下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0034] 附图中，
[0035] 图1为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的
流程图；
[0036] 图2为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤1的示意图；
[0037] 图3与图4为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤2的示意图；
[0038] 图5为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤3的示意图；
[0039] 图6与图7为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤4的示意图且图7为本发明的背沟道蚀刻型氧化物半导体TFT基板的结构示意图。
具体实施方式
[0040] 为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选
实施例及其附图进行详细描述。
[0041] 请参阅图1，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，包括如下步骤：
[0042] 步骤1、如图2所示，提供衬底基板10，在所述衬底基板10上沉积金属材料并刻蚀形成栅极20，在所述衬底基板10上形成覆盖栅极20的栅极绝缘层30。
[0043] 具体的，所述衬底基板10为玻璃基板。
[0044] 具体的，所述步骤1还包括：在所述衬底基板10上形成栅极20之前，对所述衬底基板10进行清洗与
烘烤。
[0045] 具体的，所述栅极20的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
[0046] 具体的，所述栅极绝缘层30为氮化硅(SiNx)层、氧化硅(SiOx)层、或者氮化硅(SiNx)层与氧化硅(SiOx)层的叠层复合膜。
[0047] 步骤2、如图3所示，在所述栅极绝缘层30上沉积第一氧化物半导体层401，在所述第一氧化物半导体层401上沉积第二氧化物半导体层402，所述第二氧化物半导体层402的密度大于所述第一氧化物半导体层401的密度；
[0048] 如图4所示，对所述第一氧化物半导体层401与第二氧化物半导体层402进行图形化处理，得到有源层40。
[0049] 具体的，所述第一氧化物半导体层401与第二氧化物半导体层402的材料分别包括铟镓锌氧化物(IGZO)与铟锌锡氧化物(IZTO)中的一种或多种；所述第一氧化物半导体层401与第二氧化物半导体层402的材料相同或不同。
[0050] 具体的，所述第一氧化物半导体层401的密度小于6.4g/cm3，所述第二氧化物半导体层402的密度大于6.4g/cm3。
[0051] 具体的，所述第一氧化物半导体层401按照正常沉积工艺参数制备，具有正常密度，所述第二氧化物半导体层402通过改变沉积工艺参数制备，具有较高密度，本发明通过将第一氧化物半导体层401设置为较低密度，可以保证其具有较高迁移率，通过将第二氧化物半导体层402设置为较高密度，使其具有较少的薄膜缺陷数目，从而保证其具有较强的抗蚀刻能力，有效减少在后续的漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤。
[0052] 优选的，所述第一氧化物半导体层401的厚度较大，所述第二氧化物半导体层402的厚度较小，即所述第一氧化物半导体层401的厚度大于所述第二氧化物半导体层402的厚度，以保证有源层40具有较高的迁移率。
[0053] 步骤3、如图5所示，在所述有源层40与栅极绝缘层30上沉积金属材料并刻蚀形成漏极51与源极52，所述漏极51与源极52分别与有源层40的两侧相接触。
[0054] 具体的，所述漏极51与源极52的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
[0055] 具体的，所述漏极51与源极52在所述有源层40上限定出位于所述漏极51与源极52之间的沟道区41、位于所述沟道区41一侧且与所述漏极51相接触的漏极接触区42、以及位于所述沟道区41另一侧且与所述源极52相接触的源极接触区43。
[0056] 步骤4、如图6所示，在所述栅极绝缘层30上形成覆盖漏极51、源极52、及有源层40的钝化层60；如图7所示，在所述钝化层60上形成对应于漏极51上方的通孔61。
[0057] 具体的，所述钝化层60为氮化硅(SiNx)层或氧化硅(SiOx)层。
[0058] 具体的，所述通孔61用于在后续制程中实现LCD像素
电极或者OLED
阳极与漏极51之间的电性连接。
[0059] 值得一提的是，图5至图7中的虚线仅用于对有源层40的沟道区41、漏极接触区42、及源极接触区43进行划分，不具有其它含义。
[0060] 本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层40设置为双层结构，位于下层的第一氧化物半导体层401按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层402通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层401的密度较低，具有较高的迁移率，所述第二氧化物半导体层402的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层40不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
[0061] 请参阅图7，基于上述背沟道蚀刻型氧化物半导体TFT基板的制作方法，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板，包括：衬底基板10、设于所述衬底基板10上的栅极20、设于所述衬底基板10上且覆盖栅极20的栅极绝缘层30、设于所述栅极绝缘层30上且对应于栅极20上方的有源层40、设于所述有源层40与栅极绝缘层30上且分别与所述有源层40两侧相接触的漏极51与源极52、设于所述栅极绝缘层30上且覆盖所述漏极51、源极52、及有源层40的钝化层60、及设于所述钝化层60上对应于漏极51上方的通孔61；
[0062] 所述有源层40包括设于所述栅极绝缘层30上的第一氧化物半导体层401、及设于所述第一氧化物半导体层401上的第二氧化物半导体层402，所述第二氧化物半导体层402的密度大于所述第一氧化物半导体层401的密度。
[0063] 具体的，所述栅极20的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
[0064] 具体的，所述栅极绝缘层30为氮化硅(SiNx)层、氧化硅(SiOx)层、或者氮化硅(SiNx)层与氧化硅(SiOx)层的叠层复合膜。
[0065] 具体的，所述第一氧化物半导体层401与第二氧化物半导体层402的材料分别包括铟镓锌氧化物(IGZO)与铟锌锡氧化物(IZTO)中的一种或多种；所述第一氧化物半导体层401与第二氧化物半导体层402的材料相同或不同。
[0066] 具体的，所述第一氧化物半导体层401的密度小于6.4g/cm3，所述第二氧化物半导体层402的密度大于6.4g/cm3。
[0067] 优选的，所述第一氧化物半导体层401的厚度大于所述第二氧化物半导体层402的厚度，保证有源层40具有较高的迁移率。
[0068] 具体的，所述漏极51与源极52的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
[0069] 具体的，所述有源层40包括位于所述漏极51与源极52之间的沟道区41、位于所述沟道区41一侧且与所述漏极51相接触的漏极接触区42、以及位于所述沟道区41另一侧且与所述源极52相接触的源极接触区43。
[0070] 本发明的背沟道蚀刻型氧化物半导体TFT基板将有源层40设置为双层结构，位于下层的第一氧化物半导体层401具有正常密度，位于上层的第二氧化物半导体层402具有较高密度；所述第一氧化物半导体层401的密度较低，具有较高的迁移率，所述第二氧化物半导体层402的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤；因此本发明的背沟道蚀刻型氧化物半导体TFT基板其有源层40不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
[0071] 综上所述，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板及其制作方法。本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层设置为双层结构，位于下层的第一氧化物半导体层按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层的密度较低，具有较高的迁移率，所述第二氧化物半导体层的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
[0072] 以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和
变形，而所有这些改变和变形都应属于本发明
权利要求的保护范围。
