专利汇可以提供带有保护屏蔽氧化物的分裂栅沟槽功率MOSFET专利检索,专利查询,专利分析的服务。并且多个栅极沟槽形成在有源晶胞区中的 半导体 衬底中。一个或多个其他沟槽形成在不同区域。每个栅极沟槽都具有在底部的第一导电材料,以及在顶部的第二导电材料。在栅极沟槽中,第一绝缘层将第一导电材料与衬底隔开,第二绝缘层将第二导电材料与衬底隔开,第三绝缘层将第一导电材料和第二导电材料隔开。一个或多个其他沟槽都含有一部分第一导电材料,呈半U型,在其他沟槽底部,以及第二导电材料在其他沟槽顶部。在其他沟槽中,第三绝缘层将第一导电材料和第二导电材料隔开。第一绝缘层的厚度大于第三绝缘层的厚度,第三绝缘层的厚度大于第二绝缘层的厚度。,下面是带有保护屏蔽氧化物的分裂栅沟槽功率MOSFET专利的具体信息内容。
1.一种半导体器件,其特征在于,包括:
多个栅极沟槽,形成在有源晶胞区中的半导体衬底中,每个栅极沟槽都有第一导电材料在栅极沟槽底部,以及第二导电材料在栅极沟槽顶部,其中栅极沟槽中的第一导电材料与半导体衬底被第一绝缘层隔开,栅极沟槽中的第二导电材料与半导体衬底被第二绝缘层隔开,并且栅极沟槽中的第二导电材料与栅极沟槽中的第一导电材料被第三绝缘层隔开;
以及
一个或多个其他沟槽,形成在有源区之外的区域中的半导体衬底中,其中所述的一个或多个其他沟槽至少包含在所述一个或多个其他沟槽底部呈半U型的部分第一导电材料,以及在所述一个或多个其他沟槽顶部的部分第二导电材料,其中所述的一个或多个其他沟槽中的第一导电材料和第二导电材料被第三绝缘层隔开。
2.如权利要求1所述的半导体器件,其特征在于,所述的半导体衬底为N-型半导体衬底。
3.如权利要求1所述的半导体器件,其特征在于,所述的半导体衬底为P-型半导体衬底。
4.如权利要求1所述的半导体器件,其特征在于,还包括一个或多个拾起沟槽,形成在拾起区中的半导体衬底中,所述的一个或多个拾起沟槽连接到一个或多个所述的栅极沟槽,所述的一个或多个拾起沟槽至少包含部分第一导电材料,第一绝缘层将所述的一个或多个拾起沟槽中的部分第一导电材料与半导体衬底隔开。
5.如权利要求1所述的半导体器件,其特征在于,所述的一个或多个其他沟槽都有一部分第一绝缘层,沿沟槽底部和至少一个沟槽侧壁内衬。
6.如权利要求1所述的半导体器件,其特征在于,形成在有源晶胞区以外区域的半导体衬底中的所述一个或多个其他沟槽,是周边区中的周边沟槽,所述的周边区位于有源晶胞区和器件的边缘之间。
7.如权利要求6所述的半导体器件,其特征在于,所述的周边沟槽中的部分第二导电材料与半导体衬底被第二绝缘材料隔开。
8.如权利要求6所述的半导体器件,其特征在于,所述的每个周边沟槽都有不对称的侧壁绝缘,第一绝缘层在器件边缘附近的一侧,第二绝缘层在有源晶胞区附近的一侧。
9.如权利要求1所述的半导体器件,其特征在于,还包括形成在有源晶胞区以外的拾起区中的一个或多个过渡沟槽,所述的过渡沟槽位于多个栅极沟槽和一个拾起沟槽之间。
10.如权利要求9所述的半导体器件,其特征在于,所述的过渡沟槽底部的部分第一导电材料呈U型。
11.如权利要求10所述的半导体器件,其特征在于,所述的在过渡沟槽中的部分第三绝缘层呈U型。
12.如权利要求1所述的半导体器件,其特征在于,所述的第一绝缘层的厚度大于第三绝缘层的厚度,第三绝缘层的厚度大于第二绝缘层的厚度。
13.一种半导体器件的制备方法,其特征在于,包括:
在有源晶胞区中的半导体衬底中,制备多个栅极沟槽,每个栅极沟槽都有第一导电材料,在栅极沟槽底部,以及第二导电材料,在栅极沟槽顶部,其中,栅极沟槽中的第一导电材料与半导体衬底被第一绝缘层隔开,并且栅极沟槽中的第二导电材料与半导体衬底被第二绝缘层隔开,与栅极沟槽中的第一导电材料被第三绝缘层隔开;并且
在有源晶胞区之外的区域中的半导体衬底中,制备一个或多个其他沟槽,每个所述的其他沟槽都用在沟槽底部呈半U型的第一导电材料以及在沟槽顶部的第二导电材料填充,所述的其他沟槽中的第一导电材料和第二导电材料被第三绝缘层隔开。
14.如权利要求13所述的制备方法,其特征在于,所述的第一绝缘层的厚度大于第三绝缘层的厚度,第三绝缘层的厚度大于第二绝缘层的厚度。
15.一种半导体器件的制备方法,其特征在于,包括:
利用第一个掩膜,在半导体衬底中制备多个沟槽,多个沟槽至少包括位于有源晶胞区中的栅极沟槽,以及位于拾起区中的一个或多个过渡沟槽和一个或多个拾起沟槽;
利用第二个掩膜,在所述的多个沟槽中制备带有第一导电材料的第一导电区,所述的栅极沟槽在它们的底部具有第一导电区,所述的一个或多个过渡沟槽具有U型第一导电区,所述的一个或多个拾起沟槽用第一导电材料填充;
为所述的多个沟槽中的至少部分沟槽制备一个中间电介质区,所述的一个或多个过渡沟槽的中间电介质区呈U型;
在所述的多个沟槽中的至少部分沟槽中,制备带有第二导电材料的第二导电区;
在所述的半导体衬底中制备一个本体区;
利用第三个掩膜,在有源晶胞区中制备源极区;
利用第四个掩膜,在所述的一个或多个过渡沟槽中,形成到第二导电区的第一电接触,并且在所述的一个或多个拾起沟槽中,形成到第一导电区的第一电接触;
利用第五个掩膜,在所述的栅极沟槽中,形成到第二导电区的第二电接触;
沉积一个金属层;并且
利用第六个掩膜,制成由金属层构成的源极金属区和栅极金属区。
16.如权利要求15所述的制备方法,其特征在于,所述的多个沟槽还包括一个或多个周边沟槽,在有源晶胞区和半导体器件边缘之间的周边区中,所述的一个或多个周边沟槽具有一个半U型的第一导电区。
17.如权利要求15所述的制备方法,其特征在于,所述的一个或多个拾起沟槽连接到一个或多个所述的栅极沟槽,所述的一个或多个拾起沟槽至少包括部分第一导电材料,第一绝缘层将所述的一个或多个拾起沟槽中的第一导电材料与半导体衬底隔开。
18.如权利要求17所述的制备方法,其特征在于,所述的每个沟槽都具有部分第一绝缘层,内衬沟槽底部以及至少一个沟槽侧壁。
19.如权利要求17所述的制备方法,其特征在于,所述的一个或多个过渡沟槽包括一个位于有源晶胞区和器件边缘之间的沟槽。
20.如权利要求16所述的制备方法,其特征在于,所述的周边沟槽中的部分第二导电材料与半导体衬底被第二绝缘层隔开。
21.如权利要求16所述的制备方法,其特征在于,所述的每个周边沟槽都具有不对称的侧壁绝缘,第一绝缘层在器件边缘附近的一侧,第二绝缘层在有源晶胞区附近的一侧。
22.如权利要求15所述的制备方法,其特征在于,所述的过渡沟槽位于多个栅极沟槽和一个拾起沟槽之间。
标题 | 发布/更新时间 | 阅读量 |
---|---|---|
显示面板及其制备方法 | 2020-05-08 | 693 |
显示面板及显示装置 | 2020-05-08 | 476 |
一种实现p型栅增强型HEMT器件的方法 | 2020-05-11 | 907 |
显示装置 | 2020-05-08 | 1012 |
薄膜晶体管元件基板及其制造方法、和有机EL显示装置 | 2020-05-08 | 986 |
半导体器件 | 2020-05-11 | 50 |
半导体结构及其形成方法 | 2020-05-08 | 126 |
薄膜晶体管及其制作方法、显示模组及显示器件 | 2020-05-08 | 521 |
具有用于热性能的相变材料的半导体器件的封装 | 2020-05-08 | 889 |
单片集成式半桥功率器件模块 | 2020-05-08 | 945 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。