【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には半導体デバイスおよび半導体処理の分野に関し、特に膜の組立ての上にフリップチップを有するボールグリッドアレイパッケージの構造および処理に関する。

【０００２】

【従来の技術】シリコン集積回路（ＩＣ）デバイスの製造処理の流れにおけるフリップチップ組立てが、ますます広く受入れられるようになってきたことは、いくつかの事実による。 第１に、半導体デバイスの電気的パフォーマンスは、従来のワイヤボンディング相互接続技術と相関のある寄生インダクタンスを減少させると改善できる。 第２に、フリップチップ組立ては、チップとパッケージとの間に、ワイヤボンディングよりも高い相互接続密度を与える。 第３に、フリップチップ組立ては、ワイヤボンディングよりも少ないシリコンの「実領域（ｒｅ
ａｌ ｅｓｔａｔｅ）」を使用し、従って、シリコンの面積の節約を助け、デバイスのコストを減少させる。 第４に、連続する個々のボンディングステップを用いずに、同時のギャングボンディング（ｇａｎｇ−ｂｏｎｄ
ｉｎｇ）技術を用いると、製造コストを減少させうる。

【０００３】従来の製造プロセスは、はんだボールおよびそれらのリフロー技術を、ボールボンディングの標準的方法として用いる。 はんだボールの材料としては、スズ／鉛合金が広く受入れられてきたが、ＩＣチップのコンタクトパッドが、はんだボールの冶金取付けに成功するためには、特殊なメタライゼーションを受けなければならない。 メタライゼーションおよびはんだの構造および準備と、コンタクトの信頼性の特徴とは、多くの刊行物、特に、いわゆる「Ｃ−４」技術を定義している、１
９６９年のＩＢＭ Ｊ． Ｒｅｓ． Ｄｅｖｅｌｏ
ｐ． 、第１３巻、第２２６ないし２９６頁に所載の先駆的な一組の論文、Ｐ． Ａ． トッタ（Ｐ．Ａ．Ｔｏｔｔ
ａ）外著「ＳＬＴデバイス冶金およびそのモノリシックイクステンション」、Ｌ． Ｆ． ミラー（Ｌ．Ｆ．Ｍｉｌ
ｌｅｒ）著「制御されたコラプス（ｃｏｌｌａｐｓｅ）
リフローチップ接合」、Ｌ． Ｓ． ゴールドマン（Ｌ．
Ｓ． Ｇｏｌｄｍａｎｎ）著「制御されたコラプス相互接続の幾何学的最適化」、Ｋ． Ｃ． ノリス（Ｋ．Ｃ．Ｎｏ
ｒｒｉｓ）外著「制御されたコラプス相互接続の信頼性」、Ｓ． オクテイ（Ｓ．Ｏｋｔａｙ）著「制御されたコラプス技術により接合されたチップにおける温度プロファイルのパラメータ研究」、Ｂ． Ｓ． ベリー（Ｂ．
Ｓ． Ｂｅｒｒｙ）外著「ＳＬＴチップ端子冶金の研究」
に説明されている。

【０００４】しかし、公知の技術においては、実現しうるバンプピッチは制限されている。 はんだ材料の場合には、バンプまたはボールは、現在１６０μｍのピッチに制限されている。 これらの制限は、利用可能なチップ表面上において行われうる接続の数を厳しく制限し、小形集積回路（ＩＣ）チップを有するデバイスに対するフリップチップ技術の使用を制約する。

【０００５】後に、はんだに基材とする相互接続ボールを、金バンプにより置き換える努力が行われた。 いわゆる「テープ自動化ボンディング」（ＴＡＢ）技術により、（例えば、銅またはスズめっき銅の）金属リードの金バンプへの取付けにおいて大きい進歩が実現された。
しかし、この技術は、従来のワイヤボールボンディング、またははんだリフローボンディングと比較すると、
高コストであるために、限られた範囲でしか受入れられなかった。 製造コストは、金バンプを変更されたワイヤボール技術により作る努力により、実質的に低下せしめられなかった。 この技術においては、それらのバンプは、フリーエアボールが形成されて「バンプ」として基板に対し加圧された後に金ワイヤが折られた時に形成される小さい「テール」を保持することを許容される。 金スタッドバンプまたは金めっきバンプにおいては、２５
μｍの直径は、現在では、製造中のデバイスに対する低い方の値である。

【０００６】近年、ＩＣチップがフリップボンディングされるべき基板は、セラミックから、プリント回路板（例えば、ＦＲ−４）またはポリイミドを基材とする箔のような有機物へ変化した。 １９９９年７月２７日公告の米国特許第５，９２８，４５８号（アシェンブレンナ（Ａｓｃｈｅｎｂｒｅｎｎｅｒ）外による「非導電性接着剤によるフリップチップボンディング」）には、上述のワイヤボール法に基づき変更された金バンプ技術を、
フリップチップ組立てのための可撓性有機基板と組合わせるアプローチが説明されている。 熱硬化性または熱可塑性ブレンドから作られた非導電性接着剤が、金バンプを、温度サイクル試験において遭遇する機械的応力に対し安定化させるために用いられる。 「バンプ」は１つずつ作られるので、このアプローチは大量生産のためには効果的でない。 それはまた、小形のチップ規模のデバイスには適していない。

【０００７】従って、ボールグリッドアレイパッケージに類似した回路板へのはんだ取付けのために採用されうる、リード数の多い、しかもチップ規模のデバイスの、
首尾一貫した低コストな組立て方法が緊急に必要とされている。 さらにデバイスは、すぐれた電気的パフォーマンス、機械的安定性、および高い製品の信頼性をもたなければならない。 製造方法は、異なる半導体製品群および広範な設計および処理の変化に対し十分に適応すべきである。 好ましくは、これらの革新は、製造サイクル時間を短縮し、かつスループットを増大させ、また新しい製造装置のための投資が不必要であるように既設の設備基盤を用いつつ、行われるべきである。

【０００８】

【発明が解決しようとする課題】本発明の目的は、ピン数の多いチップ規模のデバイスを、薄い全体的プロファイル内へパッケージするための、低コストの方法およびシステムを提供することである。 本発明のもう１つの目的は、熱圧着ボンディングのためのギャングボンディング技術を用いることにより、高い製造スループットを提供することである。

【０００９】本発明のもう１つの目的は、寄生抵抗および寄生インダクタンスを最小化することにより電気製品のパフォーマンスを改善することである。 本発明のもう１つの目的は、余分なコストなしに、処理中の制御により、高品質の制御および信頼性の保証を提供することである。

【００１０】本発明のもう１つの目的は、薄いプロファイルおよび信頼性のための組立て原理を導入することであり、その原理は柔軟性があるので、半導体製品の多くのグループに対し適用でき、またその原理は一般性があるので、いくつかの未来世代の製品に適用できる。 本発明のもう１つの目的は、資本投下のコストおよび設備内における部品および製品の移動を最小化することである。

【００１１】これらの目的は、大量生産に適する設計概念および処理の流れに関する本発明の教示により達成される。 異なった製品の幾何学的形態および材料の選択を可能にするためには、さまざまな改変を用いると成功する。

【００１２】

【課題を解決するための手段】ボールグリッドアレイまたはランドグリッドアレイプラスチック集積回路（Ｉ
Ｃ）デバイスの構造および組立て方法が説明され、それらは、中心間距離で１００μｍ未満の間隔を有するチップコンタクトパッド上に金バンプを有し、フリップチップが薄膜プラスチック基板に取付けられる。 オーバモールド（ｏｖｅｒｍｏｌｄ）パッケージが、外側部分へのはんだボールの取付けのための安定性を与える。 バンプのアンダフィル（ｕｎｄｅｒｆｉｌｌ）として用いられるオプションの非導電性ポリマ接着剤が、パッケージの剛性を補強する。

【００１３】本発明は半導体デバイスに関し、この半導体デバイスは、輪郭と、能動表面および受動表面と、能動表面上の複数の細密ピッチコンタクトパッドを含む能動部品と、を有するＩＣチップを含む。 このデバイスはさらに、コンタクトパッドに取付けられた複数の電気的結合部材を含む（これらの結合部材は、金バンプ、銅バンプ、銅／ニッケル／パラジウムバンプ、およびｚ軸導電性エポキシから成るグループから選択される）。 このデバイスはさらに、第１および第２の表面を有する電気絶縁性薄膜インタポーザ（ｉｎｔｅｒｐｏｓｅｒ）であって、前記第１の表面と一体をなす複数の電気導線と、
前記インタポーザを貫通して延長し、前記導線に接触して前記第２の表面上に出口ポートを形成する複数の導電性経路と、を有する前記電気絶縁性薄膜インタポーザを含む。 前記インタポーザは、前記チップの輪郭と実質的に同じ輪郭を有する。

【００１４】前記チップ結合部材は、チップが前記第１
のインタポーザ表面の領域部分を被覆するように、前記導線に取付けられる。 最後に、カプセル化材料が受動性チップ表面を保護し、前記第１のインタポーザ表面の少なくとも一部は、取付けられたチップにより被覆されない。

【００１５】本発明の１つの実施例においては、デバイスは、ランドグリッドアレイパッケージ、またはパッドグリッドアレイパッケージとして製造される。 第２のインタポーザ表面上の出口ポートへ、はんだボールをさらに取付けることにより、デバイスはボールグリッドアレイパッケージとなり、本発明の第２の実施例を与える。
本発明は、任意のサイズのデバイスへ適用可能であるが、ある小さい幾何学的形態のデバイスは、チップ規模およびチップサイズのカテゴリのパッケージに適合する。

【００１６】本発明の第３の実施例においては、デバイスは、チップの下の導線に取付けられたチップ結合部材の間のスペースをアンダフィルする接着性非導電性ポリマを有する。 この特徴は、さらなる安定性をデバイスに与える。

【００１７】本発明により与えられる技術的利点および本発明の目的は、本発明の実施例に関する以下の説明を、添付図面および添付の特許請求の範囲に記載された新しい特徴と共に考察する時に明らかとなる。

【００１８】

【発明の実施の形態】図１は、全体を１００により指示した、ボールグリッドアレイパッケージの構成における本発明によるデバイスの断面図を、概略的に且つ簡単化して示している。 しかし、この本発明のデバイスは、一般的なものに過ぎない。 その意味は、処理におけるわずかな変化が、（以下に論ずるように）デバイスを、ランドグリッドアレイ、パッドグリッドアレイ、または改変されたピングリッドアレイとして特殊化しうるということである。

【００１９】デバイス１００は低プロファイルのパッケージを有するように示されている。 「プロファイル」という用語は、ここでは、集積回路パッケージの厚さまたは高さを指すものと定義される。 この定義は、ボードへの取付けにおいてはんだボールがリフローする前の、はんだボールの高さは含まない。 本発明は、チップ規模またはチップサイズのパッケージ輪郭を有するデバイスを含め、どのような輪郭のデバイスへも適用される。 「輪郭」という用語は、ここでは、本発明の集積回路（Ｉ
Ｃ）パッケージの全体的幅および長さに関連するものと定義される。 パッケージの輪郭はまた、パッケージの足跡（ｆｏｏｔｐｒｉｎｔ）とも呼ばれる。 そのわけは、
それが、パッケージが占有する配線ボードまたは組立てボード上の表面領域を画定するからである。 本発明は、
チップ輪郭対パッケージ輪郭の、全てのサイズまたは比を有するパッケージに関する。 従って、本発明はまた、
いわゆるチップ規模かつチップサイズのパッケージのような、小輪郭パッケージにも関する。

【００２０】図１には、米国テキサス州ダラスのテキサスインスツルメンツ社により製造されているマイクロスタージュニア^TM （ＭｉｃｒｏＳｔａｒＪｕｎｉｏｒ ^TM ）
のパッケージに類似した構造を有する、ボールグリッドアレイチップ規模デバイス１００が示されている。 このパッケージの重要な部分は、薄膜インタポーザ１０１である。 この基線ポリマ膜１０１（例えば、ポリイミド）
は、外側部分に対する取付けに役立つ数の「はんだボール」のコンタクト「ランド」を収容するために必要な輪郭を有するように押抜きされる。 あるデバイスにおいては、これは、シリコンチップ領域の輪郭に対し、一般に２０％未満を追加することを意味する。 ある他のタイプのデバイスにおいては、前記基線膜は、多数ピンのチップを収容するために、チップの輪郭よりも実質的に大きくなければならない。 基線膜１０１は、ポリイミドのような電気絶縁性材料により、好ましくは約４０μｍから８０μｍまでの範囲の厚さで作られ、ある場合には、それはもっと厚くされる。 他の適切な材料には、カプトン
^TM （Ｋａｐｔｏｎ ^TM ）、ユピレックス^TM （Ｕｐｉｌｅｘ
^TM ）、ＰＣＢ樹脂、（エポキシ樹脂である）ＦＲ−４、
または（時にはガラス織布により強化された）シアン酸エステル樹脂が含まれる。 これらの材料は、いくつかの販売元、例えば、米国においては３−Ｍ、デュポン（Ｄ
ｕＰｏｎｔ）、およびシェルダール（Ｓｈｅｌｄａｈ
ｌ）を含む諸会社、日本国においてはシンコー、シンドー、住友、および三井、および宇部興産、また香港においてはコンパス（Ｃｏｍｐａｓｓ）、の諸会社から市販されている。

【００２１】インタポーザ１０１は、第１の表面１０１
ａおよび第２の表面１０１ｂを有する。 第１の表面１０
１ａ上には接着層１０２が存在し、この層には金属箔１
０３が接着している。 複数の電気導線が、箔１０３から形成される。 さらに、他の受動電気部品の構造もこの箔から形成されうる。 その例は、抵抗、インダクタ、分散部品、および受動部品および相互接続された構造のネットワークである。 これらの受動構造（例えば、インダクタおよびキャパシタ）の少なくとも諸部分を、ＩＣチップの下に配置することは、本発明の範囲内にある。

【００２２】金属箔１０３の厚さは、好ましくは約１５
μｍと４０μｍとの間とする。 好ましい箔材料には、
銅、銅合金、金、銀、パラジウム、白金、およびニッケル／金およびニッケル／パラジウムの積層が含まれる。
接着層１０２の厚さは、一般に８μｍと１５μｍとの間にある。 金属線の数および幅は、もちろん、チップのコンタクトパッドに取付けられる結合部材の数およびピッチの関数である。 もし金属線が箔から製造されるとすれば、エッチングが好ましい製造の方法である。 もし金属線が堆積されるとすれば、プレートアップ（ｐｌａｔｅ
−ｕｐ）プロセスが有利である。

【００２３】ＩＣチップ１０４は、輪郭およびプロファイルを有し、これらはまずデバイス１００の輪郭およびプロファイルを決定する。 チップのプロファイル（厚さ）は１３０μｍから３７５μｍまで変化する。 現在の大多数のチップの厚さは、２５０μｍから３７５μｍまでの範囲内にある。 チップの輪郭は、約１．５ｍｍから２２ｍｍまで変化する。 パッケージの輪郭は、（正方形状のチップの場合）一辺が約１．５ｍｍから５０ｍｍまで変化する。 細長い、すなわ長方形状の、チップおよびパッケージが一般的である。

【００２４】チップ１０４は、能動表面１０４ａおよび受動表面１０４ｂを有する。 ＩＣを形成する能動部品は、複数のコンタクトパッド１０５を含む能動表面１０
４ａ内に製造される。 本発明を適用しうる多くの異なる半導体デバイスのタイプにより、コンタクトパッドの数は、３個から３０００個以上まで大幅に変化する。 現在、大多数のチップは、３０個から６００個までの範囲内の数のコンタクトパッドを有する。

【００２５】本発明は、任意のピッチのコンタクトパッド１０５に対し適用可能であるが、本発明にとって重要なことは、コンタクトパッド１０５が、中心間の距離で１００μｍ未満の相互間隔を有しうることである。 換言すれば、本発明は、比較的少数のピンをもつデバイスにも適用されるが、本発明の真の効果および利点は、比較的多数および極めて多数のピンをもつデバイスのカテゴリにおいて発揮される。 フリップチップ構成においては、これらのコンタクトパッドは、入出力の目的のために全チップ領域を用いうる。 これらの細密ピッチのコンタクトパッドのために、多数の入出力の場合にも、必要なチップ領域は最小に保たれうる。

【００２６】これらのコンタクトパッドに取付けられる電気的結合部材１０６は、小さいパッドピッチに対し調整される。 好ましくは、これらの結合部材は、金、銅、
銅合金、または層をなす銅／ニッケル／パラジウムから成るグループから選択された金属バンプとする。 別のオプションは、ｚ軸導電性エポキシである。 これらのバンプは、さまざまな形状、例えば、長方形、正方形、円形、またはハーフドーム形のものでありうる。 図１におけるバンプ１０６の断面は、これらの結合部材のいくつかの形状のオプションに適合する。

【００２７】チップのコンタクトパッドの、従来のアルミニウムメタライゼーション上の金バンプの堆積方法は、技術文献に記載されている。 最も一般的な方法は、
電気めっきであるが、無電解堆積もまた用いられる。 チップのコンタクトパッドの、もっと最近の銅メタライゼーション上のバンプの堆積方法は、好ましくは、銅／ニッケル／パラジウムのような層をなすバンプを用いる。
好結果が得られる技術は、２０００年２月１８日付出願の、米国特許出願第６０／１８３，４０５号（スティアマン（Ｓｔｉｅｒｍａｎ）外による、「銅でメタライズされた集積回路のボンドパッドにおける構造および方法」）と、２０００年７月７日付出願の、米国特許出願第０９／６１１，６２３号（シェン（Ｓｈｅｎ）外による、「能動回路上にボンディング層を有する集積回路」）と、に説明されている。 これらの出願の方法は、
ここで参照して、その内容を本願に取り込むこととする。

【００２８】結合部材１０６を導線１０３に取付ける方法は、テープ自動化ボンディング（ＴＡＢ）による製造方法において従来行われていたように、金属の相互拡散に基づく熱圧着ボンディング技術である。 本発明における好ましい技術は、アレイ組立てのためのギャングボンディング技術である。 この技術は、動作が高速で低コストであるという利点を有すると同時に、高品質で信頼性のある取付けを与える。 自動化された装置は、日本国のシンカワ社から市販されている。

【００２９】図１に示されているように、電気絶縁性薄膜インタポーザ１０１は、インタポーザ１０１を貫通してその第１の表面１０１ａから第２の表面１０１ｂまで延長する複数の導電性経路１０７を有する。 これらの経路は、（エッチング、レーザ、またはパンチング技術を用い）インタポーザ１０１を貫通するビア（ｖｉａ）をあけ、これらのビアにはんだ付け可能な金属、またははんだを充填することにより作製される。 適切な製造方法は、２０００年１０月３１日付提出の米国特許出願ＴＩ
−３１０１４（プリチェット（Ｐｒｉｔｃｈｅｔｔ）外による、「集積受動部品を有するプラスチックチップ規模パッケージ」）に説明されており、その内容はここで参照して本願に取り込むこととする。

【００３０】導電性経路１０７は、境界面１０７ａにおいて導線１０３に接触する。 インタポーザ１０１の第２
の表面１０１ｂにおいて、経路１０７は出口ポート１０
７ｂを形成する。 図１に示されているように、ボールグリッドアレイデバイスの場合には、これらの出口ポート１０７ｂに取付けられたはんだボール１０８が存在する。 ランドグリッドアレイデバイスの場合には、これらのはんだボールは不必要である。

【００３１】はんだ「ボール」という用語は、ここでの定義では、必ずしもはんだコンタクトが必ず球形であることを意味しない。 はんだコンタクトは、半球形、ハーフドーム形、円錐台形、または一般的な隆起形、のようなさまざまな形状を有しうる。 その正確な形状は、（蒸着、めっき、または事前製造ユニットなどの）堆積技術、（赤外線または放射熱などの）リフロー技術、および材料組成の関数である。 はんだボールは、純粋なスズ、スズ／銅、スズ／インジウム、スズ／銀、スズ／ビスマス、スズ／鉛を含むスズ合金、および導電性接着性化合物から成るグループから選択されうる。

【００３２】図１に示されているように、チップ１０４
および隣接するインタポーザ１０１の一部をカプセル化することにより剛性を有する複合構造を作製することは、本発明の重要な特徴である。 図１の実施例は、オーバモールドされたデバイスの例を示す。 カプセル化部１
０９は、公知のトランスファモールド技術および成形用化合物（通常は、適切な重合特性、ガラス転移温度を有するエポキシを基材とする材料および安定化無機充填剤）を用い、デバイス全体の所望のプロファイルのために適切な厚さで作製される。 ランドグリッドアレイパッケージの場合は、デバイスのプロファイルは、約０．２
ｍｍから１．０ｍｍまでの範囲内にあり、図１に示されているボールグリッドアレイパッケージの場合は、取付けられたはんだ材料の厚さを追加しなければならない。

【００３３】図１の実施例においては、カプセル化部は、チップ１０４の受動表面１０４ｂと、電気導線１０
３と一体化された第１のインタポーザ表面１０１ａの全領域と、を包囲して保護する。 図６Ａおよび図６Ｂに示されている本発明の別の実施例においては、グロブトップ（ｇｌｏｂ ｔｏｐ）カプセル化部が、デバイスの中央部分のみ、しかしデバイスに対し安定性を与えるのには十分な領域、を被覆する。

【００３４】図１は、バンプに取付けられたチップに、
材料１１０をアンダフィルするオプションを示す。 好ましいアンダフィル材料１１０として選択されるのは、導電性充填剤／粒子なしの絶縁性接着性の熱可塑性／熱硬化性ブレンドのような、非導電性接着性ポリマである。
１つの例は、全て日本国の会社である日立化学、東芝化学、およびナミックス（Ｎｍｉｃｓ）などの販売元から入手できる、エポキシを基材とするポッティング（ｐｏ
ｔｔｉｎｇ）材料である。

【００３５】本発明の実施例を製造する方法は、概略的なランドグリッドアレイ構造の場合について、図２Ａから図６Ｂまでに示されている。 それぞれの重要な処理ステップは、（簡単化された）平面図および（簡単化された）断面図の双方により示されている。

【００３６】図２Ａおよび図２Ｂは、結合部材２０２
（例えば、金バンプ）が取付けられたＩＣチップ２０１
の平面図および断面図である。 図２Ａに示されているチップは、いくつかの前の処理ステップにより形成されたもので、それらの処理ステップは産業において十分に確立されているので、図２Ａには示されていない。 それらの処理ステップは、ウエハの製造において、半導体ウエハ全体に対して行われる。 本発明においては、以下の処理ステップが殊に重要である。 ＊ ウエハ上のそれぞれのＩＣチップのそれぞれのコンタクトパッド上に、金、銅、または銅／ニッケル／パラジウムの電気的結合部材を堆積するステップ。 それぞれのチップは、中心間の距離で１００μｍ未満の相互間隔をもつパッドを有する。 ＩＣのコンタクトパッドは、チップの能動表面２０１ａ上に配置される。 ＊ チップのシンギュレーション（ｓｉｎｇｕｌａｔｉ
ｏｎ）（鋸挽き）の準備のために、半導体ウエハを、固体フレームにしっかりと保持された取付けテープ上に取付けるステップ。 ＊ ウエハを別々のチップに鋸挽きするステップ。 ＊ 取付けテープから鋸挽きされたチップを分離するために、取付けテープをＵＶ硬化させるステップ。

【００３７】図３Ａおよび図３Ｂは、上述の材料および処理ステップにより準備された電気絶縁性薄膜インタポーザの平面図および断面図を示す。 特に、電気絶縁膜２
１０は、インタポーザの厚さを第１の表面２１０ａから第２の表面２１０ｂまで貫通する複数の導電性経路２１
１を有し、さらに第１の表面上に複数の電気導線２１２
を有する。 インタポーザはさらに、第１の表面上に、Ｉ
Ｃチップ上の結合部材（金バンプ）のパターンに一致する複数のパターン形成されたサイト２１３を有する。 薄膜インタポーザの製造ステップは、以下の主要ステップを含む。 ＊ インタポーザの第１の表面２１０ａ上に複数の電気導線２１２および取付けサイト２１３を堆積してパターン形成するステップ。 ＊ インタポーザを貫通する複数の導電性経路２１１を形成するステップ。 これらの経路は、第１のインタポーザ表面（２１１ａ）において前記導線に接触し、第２のインタポーザ表面（２１１ｂ）上に出口ポートを形成する。

【００３８】図４Ａおよび図４Ｂは、ＩＣチップおよびインタポーザの組立て処理ステップを示す。 図４Ａの平面図は、インタポーザ２１０上への組立ての後のチップの受動表面２０１ｂを示しており、一方能動チップ表面２０１ａは、インタポーザの第１の表面２１０ａに面している（フリップチップ組立て）。 この重要な処理ステップは、以下のステップを含む。 ＊ 能動チップ表面２０１ａを第１のインタポーザ表面２１０ａ上に、それぞれのチップ結合部材２０２がインタポーザのそれぞれの取付けサイト２１３とアラインして接触するように組立てるステップ。 ＊ 熱圧着ギャングボンディングを用い、金属の相互拡散により全てのコンタクト接続を本質的に同時に作製するステップ。 インタポーザのチップサイズ部分は、このようにして組立てられたチップ２０１により被覆される。 オプションの処理ステップは、以下のステップを含む。 ＊ 接着ポリマ２２０をチップの下のチップ結合部材２
０２の間のスペース内へアンダフィルするステップ。 これらのスペースは、チップ２０１をインタポーザ２１０
上へ組立てる処理ステップにより形成されたものである。 アンダフィル材料は、組立てを強化する。 上述の処理の流れを変更した流れにおいては、アンダフィル材料は、熱圧着ボンディングの処理ステップの前に適用される。

【００３９】図５Ａおよび図５Ｂは、組立てられたデバイスをカプセル化し、剛性を有する複合構造を作製する重要な処理ステップを示す。 この処理ステップは、以下のステップを含む。 ＊ ポリマ化合物により、チップの受動表面２０１ｂ
と、取付けられたチップにより被覆されていない第１のインタポーザ表面２１０ａの少なくとも一部と、をカプセル化するステップ。 ＊＊ もしトランスファモールド法が用いられるならば、成形化合物２３１は第１のインタポーザ表面２１０
ａを完全に保護する（図５Ａおよび図５Ｂ）。 このようにして、成形化合物の輪郭はデバイスの輪郭を定める。
成形化合物の硬化を含むトランスファモールドは、十分に確立された低コストの（バッチ処理）技術であるので好ましい方法である。 ＊＊ もしグロブトップによる保護方法が用いられるならば、ポリマ材料２３２は、取付けられたチップにより被覆されていない第１のインタポーザ表面２１０ａの少なくとも一部のみを被覆する。 その表面部分は、図６Ａ
および図６Ｂに２４０で示されている。 グロブトップは、図６Ａおよび図６Ｂに示されているように円形でありえ、または任意の他の所望の輪郭（例えば、正方形または長方形）を有しうる。 カプセル化のステップの後には、以下のステップが続く。 ＊ 得られた複合構造を別々のユニットに分離するステップ。 好ましい方法は鋸挽きである。 得られるデバイスの輪郭は、一般的なボールグリッドアレイデバイス、またはもっと特殊なチップ規模またはチップサイズのデバイスの輪郭でありうる。

【００４０】図５Ａおよび図６Ｂに示されている最後のデバイスは、ランドグリッドアレイデバイスのカテゴリに属する。 ボールグリッドアレイデバイスを製造するためには、以下のような追加のステップが行われる。 ＊ はんだボールを、第２のインタポーザ表面２１０ｂ
上の出口ポート２１１ｂに取付けるステップ。 好ましくは、この処理ステップは、上述の分離ステップが実行される前に行われる。

【００４１】以下の処理ステップは、公知の製造技術に類似している。 ・ マーク付けステップ。 ・ テストステップ。 ・ 視覚的／機械的検査ステップ。 ・ インタポーザのエディティングステップ。 ・ 荷造りステップ。 ・ 輸送ステップ。

【００４２】本発明を説明用の実施例に関連して説明してきたが、この説明は限定的な意味に解釈すべきではない。 説明用の実施例のさまざまな改変および組合せ、および本発明の他の実施例は、当業者にとっては、この説明を参照する時に明らかとなろう。 例をあげると、インタポーザに対する接続のためにＩＣチップへ金バンプを配設する方法は、ｚ軸導電性エポキシを配設する方法により置換されうる。 もう１つの例をあげると、インタポーザは２層または３層の電気絶縁性材料および導電性材料を含みうる。 さらにもう１つの例をあげると、半導体チップの材料は、シリコン、シリコンゲルマニウム、ガリウムひ素、または任意の他の大量生産のために用いられる半導体材料でありうる。 従って、添付の特許請求の範囲は、いかなるそのような改変または実施例をも含むように意図されている。

【００４３】以上の説明に関して更に以下の項を開示する。 （１）輪郭と、能動表面および受動表面と、前記能動表面上の中心間距離で１００μｍ未満の間隔を有する複数のコンタクトパッドを含む能動部品と、を有する集積回路チップと、前記コンタクトパッドに取付けられた複数の電気的結合部材であって、前記結合部材が、金バンプ、銅バンプ、銅／ニッケル／パラジウムバンプ、およびｚ軸導電性エポキシから成るグループから選択された前記結合部材と、第１および第２の表面を有する電気絶縁性薄膜インタポーザであって、前記第１の表面と一体をなす複数の電気導線と、前記インタポーザを貫通して延長し、前記導線に接触して前記第２の表面上に出口ポートを形成する複数の導電性経路と、を有する前記電気絶縁性インタポーザと、を含む半導体デバイスにおいて、前記導線に取付けられた前記チップ結合部材が、前記第１のインタポーザ表面の領域部分を被覆しており、
カプセル化材料が前記受動チップ表面を保護し、前記第１のインタポーザ表面の少なくとも一部は、前記取付けられたチップにより被覆されていない、前記半導体デバイス。

【００４４】（２）前記第２のインタポーザ表面上の前記出口ポートに取付けられたはんだボールをさらに有する、第１項記載のデバイス。 （３）前記チップの下の前記導線に取付けられた前記チップ結合部材の間のスペースをアンダフィルする接着性非導電性ポリマをさらに有する、第１項記載のデバイス。

【００４５】（４）前記インタポーザがポリイミド膜である、第１項記載のデバイス。 （５）前記インタポーザが前記チップの前記輪郭よりも大きい輪郭を有する、第１項記載のデバイス。 （６）前記電気導線が、銅、銅合金、またはスズめっきされた銅、スズ合金、銀、または金から成るグループから選択された材料で作られている、第１項記載のデバイス。

【００４６】（７）前記結合部材取付けが、熱圧着ボンディングの金属相互拡散により行われる、第１項記載のデバイス。 （８）前記カプセル化材料が成形化合物である、第１項記載のデバイス。 （９）前記成形化合物が前記インタポーザと同じ輪郭を有する、第８項記載のデバイス。

【００４７】（１０）輪郭と、能動表面および受動表面と、前記能動表面上の複数のコンタクトパッドを含む能動部品と、を有する集積回路チップと、前記コンタクトパッドに取付けられた複数の電気的結合部材であって、
前記結合部材が、金バンプ、銅バンプ、銅／ニッケル／
パラジウムバンプ、およびｚ軸導電性エポキシから成るグループから選択された前記結合部材と、第１および第２の表面を有する電気絶縁性薄膜インタポーザであって、前記第１の表面と一体をなす複数の電気導線と、前記インタポーザを貫通して延長し、前記導線に接触して前記第２の表面上に出口ポートを形成する複数の導電性経路と、を有する前記電気絶縁性インタポーザと、を含む半導体デバイスにおいて、前記導線に取付けられた前記チップ結合部材が、前記第１のインタポーザ表面の領域部分を被覆しており、カプセル化材料が前記受動チップ表面を保護し、前記第１のインタポーザ表面の少なくとも一部は、前記取付けられたチップにより被覆されていない、前記半導体デバイス。

【００４８】（１１）集積回路デバイスの組立て方法において、前記方法が、中心間距離で１００μｍ未満の間隔をもつパッドを有する回路チップのそれぞれのコンタクトパッド上に、金、銅、または銅／ニッケル／パラジウムの電気的結合部材を堆積するステップと、電気絶縁性薄膜インタポーザを、その第１の表面上に複数の電気導線を堆積してパターン形成することにより形成するステップと、前記インタポーザを貫通して延長する複数の導電性経路を作製するステップと、前記導線を前記インタポーザの前記第１の表面上に接触させ、前記インタポーザの第２の表面上に出口ポートを形成するステップと、それぞれの前記結合部材が前記導線の１つにそれぞれ取付けられ、それにより前記第１のインタポーザ表面の領域部分を被覆するように、前記チップの能動表面を前記第１のインタポーザ表面上に組立てるステップと、
前記チップの前記受動表面および前記取付けられたチップにより被覆されていない前記インタポーザ表面の少なくとも一部をポリマ化合物によりカプセル化し、それにより剛性を有する複合構造を作製するステップと、前記得られた複合構造を別々のユニットに分離するステップと、を含む前記方法。

【００４９】（１２）前記チップを前記インタポーザ上へ組立てる前記ステップにより形成された、前記チップの下の前記チップ結合部材の間のスペース内へ接着性非導電性ポリマをアンダフィルし、それにより前記組立てを強化するステップ、をさらに含む、第１１項記載の方法。

【００５０】（１３）前記カプセル化ステップの完了後、かつ前記分離ステップの前に、前記第２のインタポーザ表面上の前記出口ポートにはんだボールを取付けるステップ、をさらに含む、第１１項記載の方法。 （１４）前記堆積ステップが、めっき、電気めっき、または蒸着を行うステップを含む、第１１項記載の方法。

【００５１】（１５）前記分離ステップが、前記複合構造をシンギュレートするステップと、トリミングするステップと、成形するステップと、を含む、第１１項記載の方法。 （１６）前記組立てステップが、前記チップ結合部材を前記インタポーザの導線上に熱圧着ギャングボンディングする方法を含む、第１１項記載の方法。

【００５２】（１７）ボールグリッドアレイまたはランドグリッドアレイプラスチック集積回路（ＩＣ）デバイス１００の構造および組立て方法が説明され、それらは、中心間距離で１００μｍ未満の間隔を有するチップコンタクトパッド１０５上に金バンプ１０６を有し、フリップチップが薄膜プラスチック基板１０１に取付けられる。 オーバモールドパッケージ１０９が、外側部分へのはんだボールの取付けのための安定性を与える（図１）。 バンプのアンダフィルとして用いられるオプションの非導電性ポリマ接着剤が、パッケージの剛性を補強する。

【図面の簡単な説明】

【図１】本発明によるボールグリッドアレイデバイスの、簡単化された概略断面図である。

【図２】Ａは、図２Ａから図６Ｂまでは、本発明によるランドグリッドアレイデバイスの、デバイス組立てプロセスの重要なステップにおける、平面図および断面図を概略的に示している。 図２Ａは、金バンプを有するＩＣ
チップの平面図である。 Ｂは、金バンプを有するＩＣチップの断面図である。

【図３】Ａは、薄膜インタポーザの平面図である。 Ｂ
は、薄膜インタポーザの断面図である。

【図４】Ａは、インタポーザに対するバンプチップの取付けプロセスの平面図である。 Ｂは、インタポーザに対するバンプチップの取付けプロセスの断面図である。

【図５】Ａは、オーバモールドによるカプセル化プロセスの平面図である。 Ｂは、オーバモールドによるカプセル化プロセスの断面図である。

【図６】Ａは、グロブトップによるカプセル化プロセスの平面図である。 Ｂは、グロブトップによるカプセル化プロセスの断面図である。

【符号の説明】

１００ 半導体集積回路デバイス １０１ 薄膜インタポーザ １０１ａ 第１のインタポーザ表面 １０１ｂ 第２のインタポーザ表面 １０３ 電気導線 １０４ ＩＣチップ １０４ａ ＩＣチップの能動表面 １０４ｂ ＩＣチップの受動表面 １０５ コンタクトパッド １０６ 電気的結合部材 １０７ 導電性経路 １０７ｂ 出口ポート １０９ カプセル化部

フロントページの続き Ｆターム(参考） 4M109 AA02 BA05 CA21 DB11 5F061 AA02 BA05 CA21 CB13