半导体结构及其形成方法
阅读：829发布：2020-05-11
专利汇可以提供半导体结构及其形成方法专利检索，专利查询，专利分析的服务。并且一种 半导体 结构及其形成方法，形成方法包括：提供基底，基底上形成有栅极结构，栅极结构两侧基底内形成有源漏掺杂层，栅极结构露出的基底上形成有层间介质层，层间介质层 覆盖 源漏掺杂层；在层间介质层内形成露出源漏掺杂层的第一 接触 孔；在第一接触孔底部形成金属层；在第一接触孔底部的金属层上以及第一接触孔 侧壁 上形成阻挡层；形成阻挡层后，对基底进行 退火 处理，将第一接触孔底部的金属层转化为金属 硅 化物层；在退火处理后，采用还原性气体对阻挡层进行 表面处理 ；在表面处理后，在第一接触孔内形成接触孔插塞。本 发明 所述表面处理所采用的还原性气体能够和所述阻挡层表面的 氧 化层材料进行还原反应，从而使得器件的性能得到改善。，下面是半导体结构及其形成方法专利的具体信息内容。
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述源漏掺杂层；
在所述层间介质层内形成露出所述源漏掺杂层的第一接触孔；
在所述第一接触孔的底部形成金属层；
在所述第一接触孔底部的金属层上以及所述第一接触孔的侧壁上形成阻挡层；
形成所述阻挡层后，对所述基底进行退火处理，将所述第一接触孔底部的金属层转化为金属硅化物层；
在所述退火处理后，采用还原性气体对所述阻挡层进行表面处理；
在所述表面处理后，在形成有所述阻挡层的第一接触孔内形成接触孔插塞。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一接触孔底部的金属层上以及所述第一接触孔的侧壁上形成阻挡层的步骤中，所述阻挡层为含氮层；
对所述阻挡层进行表面处理的步骤中，所述还原性气体为含氮元素和氢元素的气体。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述还原性气体为NH3；或者，所述还原性气体为N2和NH3的混合气体；或者，所述还原性气体为H2和NH3的混合气体；或者，所述还原性气体为H2和N2的混合气体。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用还原性气体对所述阻挡层进行表面处理的步骤包括：采用还原性气体对所述阻挡层表面进行等离子体处理。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，在所述第一接触孔底部的金属层上以及所述第一接触孔的侧壁上形成阻挡层的步骤中，所述阻挡层为含氮层；
所述还原性气体为NH3，所述等离子体处理的参数包括：NH3的气体流量为100标准毫升/分钟至1000标准毫升/分钟，射频功率为200千瓦至2000千瓦，工艺温度为100摄氏度至500摄氏度，工艺时间为10秒至5分钟。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为TiN或TaN。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一接触孔底部的金属层上以及所述第一接触孔的侧壁上形成阻挡层的步骤中，所述阻挡层的厚度为1nn至
5nm。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述基底进行退火处理的步骤中，所述退火处理的工艺温度为600摄氏度至1000摄氏度。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述接触孔插塞的材料为W、Al、Cu、Ag或Au。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述接触孔插塞的材料为W，在所述第一接触孔内形成接触孔插塞的工艺包括化学气相沉积工艺，所述化学气相沉积工艺的反应气体包括WF6、B2H6和H2。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一接触孔后，在所述第一接触孔的底部形成金属层之前，还包括：对所述第一接触孔露出的源漏掺杂层进行预非晶化处理。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述预非晶化处理为离子注入工艺；
所述离子注入工艺的参数包括：注入离子为Ge离子或Si离子，注入能量为0.5KeV至
3.0KeV，注入剂量为1E14atom/cm2至3E15atom/cm2。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述层间介质层覆盖所述栅极结构的顶部；
在所述预非晶化处理后，在所述第一接触孔的底部形成金属层之前，还包括：在所述栅极结构上方的层间介质层内形成第二接触孔，所述第二接触孔露出所述栅极结构顶部；
形成所述金属层的步骤中，所述金属层还形成于所述第二接触孔的底部；
形成所述阻挡层的步骤中，所述阻挡层还形成于所述第二接触孔底部的金属层上以及所述第二接触孔侧壁上；
在所述第一接触孔内形成接触孔插塞的步骤中，所述接触孔插塞还形成于所述第二接触孔内。
14.一种半导体结构，其特征在于，包括：
基底；
栅极结构，位于所述基底上；
源漏掺杂层，位于所述栅极结构两侧的基底内；
层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述源漏掺杂层；
第一接触孔，位于所述层间介质层内且露出所述源漏掺杂层；
金属硅化物层，位于所述第一接触孔底部；
阻挡层，位于所述第一接触孔底部的金属硅化物层上以及所述第一接触孔的侧壁上，所述阻挡层在形成所述金属硅化物层后经历过表面处理，且所述表面处理所采用的气体为还原性气体；
接触孔插塞，位于所述第一接触孔内且与所述阻挡层相接触。
15.如权利要求14所述的半导体结构，其特征在于，所述阻挡层为含氮层，所述还原性气体为含氮元素和氢元素的气体。
16.如权利要求15所述的半导体结构，其特征在于，所述还原性气体为NH3；或者，所述还原性气体为N2和NH3的混合气体；或者，所述还原性气体为H2和NH3的混合气体；或者，所述还原性气体为H2和N2的混合气体。
17.权利要求14所述的半导体结构，其特征在于，所述表面处理为等离子体处理。
18.如权利要求14所述的半导体结构，其特征在于，所述阻挡层的材料为TiN或TaN。
19.如权利要求14所述的半导体结构，其特征在于，所述阻挡层的厚度为1nn至5nm。
20.如权利要求14所述的半导体结构，其特征在于，所述接触孔插塞的材料为W、Al、Cu、Ag或Au。
半导体结构及其形成方法
技术领域
背景技术
[0002] 在半导体制造工艺中，在衬底上形成半导体器件后，需要使用多个金属层将各半导体器件连接在一起以形成电路，金属层包括互连线和形成于接触孔内的接触孔插塞(contact，CT)，接触孔内的接触孔插塞连接半导体器件，互连线将不同半导体器件上的接触孔插塞连接起来形成电路。例如：鳍式场效应晶体管上形成的接触孔插塞包括与栅极结构电连接的接触孔插塞、以及与源漏掺杂层电连接的接触孔插塞。
[0003] 随着集成电路制造技术的不断发展，器件关键尺寸不断变小，相应出现了很多问题。如接触孔插塞与源漏掺杂层之间接触电阻的增加，从而导致器件的响应速度降低，信号出现延迟，驱动电流减小，进而导致半导体器件的性能退化。
发明内容
[0005] 本发明实施例解决的问题是提供一种半导体结构及其形成方法，改善器件的性能。
[0006] 为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述源漏掺杂层；在所述层间介质层内形成露出所述源漏掺杂层的第一接触孔；在所述第一接触孔的底部形成金属层；在所述第一接触孔底部的金属层上以及所述第一接触孔的侧壁上形成阻挡层；形成所述阻挡层后，对所述基底进行退火处理，将所述第一接触孔底部的金属层转化为金属硅化物层；
在所述退火处理后，采用还原性气体对所述阻挡层进行表面处理；在所述表面处理后，在形成有所述阻挡层的第一接触孔内形成接触孔插塞。
在所述退火处理后，采用还原性气体对所述阻挡层进行表面处理；在所述表面处理后，在形成有所述阻挡层的第一接触孔内形成接触孔插塞。
[0007] 相应的，本发明实施例还提供一种半导体结构，包括：基底；栅极结构，位于所述基底上；源漏掺杂层，位于所述栅极结构两侧的基底内；层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述源漏掺杂层；第一接触孔，位于所述层间介质层内且露出所述源漏掺杂层；金属硅化物层，位于所述第一接触孔底部；阻挡层，位于所述第一接触孔底部的金属硅化物层上以及所述第一接触孔的侧壁上，所述阻挡层在形成所述金属硅化物层后经历过表面处理，且所述表面处理所采用的气体为还原性气体；接触孔插塞，位于所述第一接触孔内且与所述阻挡层相接触。
[0008] 与现有技术相比，本发明实施例的技术方案具有以下优点：
[0009] 本发明实施例在形成金属硅化物层后，采用还原性气体对所述阻挡层进行表面处理；在形成所述半导体结构的过程中，所述阻挡层表面部分厚度的材料容易转化为氧化层，所述表面处理所采用的气体能够和所述氧化层的材料发生还原反应，从而将所述氧化层的材料还原成所述阻挡层的材料；与氧化层相比，所述阻挡层的致密度更高，因此后续形成接触孔插塞的过程中，所述阻挡层对形成所述接触孔插塞所采用反应气体中的易扩散原子的阻挡性更高，而且经表面处理后的阻挡层表面平整度更高，相应还能提高所述接触孔插塞在所述第一接触孔内的形成质量，进而使得器件的性能得到改善。
[0010] 可选方案中，形成所述阻挡层的步骤中，所述阻挡层为含氮层(例如：所述阻挡层的材料为TiN或TaN)，因此，对所述阻挡层进行表面处理的步骤中，所述还原性气体为含氮元素和氢元素的气体；在阻挡层表面部分厚度的材料转化为氧化层的情况下(例如，当阻挡层的材料为TiN时，所述阻挡层表面部分厚度的材料则转化为TiO2)，通过所述表面处理，所述氢元素与所述氧化层中的氧元素发生反应形成水蒸气，并以气体的方式排出所述表面处理的腔室，所述氮元素则与所述氧化层中的剩余元素发生反应，从而将所述氧化层的材料还原成所述阻挡层的材料，使所述阻挡层的材料和厚度均能满足工艺需求，进而使得器件的性能得到改善。附图说明
[0011] 图1至图2是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012] 图3至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0013] 目前器件的性能仍有待提高。现结合一种半导体结构的形成方法分析其性能仍有待提高的原因。参考图1至图2，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
[0014] 参考图1，提供基底(未标示)，包括衬底10以及凸出所述衬底10的鳍部11，所述衬底10上形成有横跨所述鳍部11的栅极结构12，所述栅极结构12两侧的鳍部11内形成有源漏掺杂层13，所述栅极结构12露出的衬底10上形成有层间介质层14，所述层间介质层14覆盖所述源漏掺杂层13且露出所述栅极结构12的顶部，所述栅极结构12两侧的层间介质层14内形成有露出所述源漏掺杂层13的接触孔15。
[0015] 参考图2，在所述接触孔15的底部和侧壁上形成金属层16，所述金属层16还覆盖所述层间介质层14的顶部；在所述金属层16上形成阻挡层(barrier layer)17。
[0016] 后续制程还包括：对所述基底进行退火处理，使所述接触孔15底部的金属层16与所述源漏掺杂层13发生反应，将所述接触孔15底部的金属层16转化为金属硅化物层；形成所述金属硅化物层后，向所述接触孔15内填充导电材料，从而在所述接触孔15内形成接触孔插塞。
[0017] 目前，为了改善因piping defect(金属硅化物的管状钻出缺陷)而引起的漏电流问题，金属硅化物层的材料通常选取TiSi，因此所述金属层16的材料通常为Ti，所述阻挡层的材料通常为TiN。但是，在实际工艺过程中，每一个步骤(step)之间均需要一定的等待时间(queue time，Q-time)，因此在形成所述阻挡层17后，形成所述接触孔插塞之前，所述阻挡层17容易因等待时间过长而发生表面氧化的问题，而且，在形成金属硅化物层的退火处理过程中，在所述退火处理的高温环境下，所述阻挡层17表面发生氧化的概率和程度更高，从而将所述阻挡层17表面部分厚度的材料转化为氧化层，例如，当所述阻挡层17的材料为TiN时，所述阻挡层17表面部分厚度的材料则转化为TiO2。
[0018] 所述阻挡层17表面发生氧化后，所述阻挡层17的界面受到破坏，所形成氧化层的表面平整度较差，向所述接触孔15内填充导电材料时，相应提高了所述导电材料的成核难度，容易在所述接触孔插塞内形成孔洞(void)缺陷；所述氧化层的形成相应还减小了剩余阻挡层17的厚度，且与所述阻挡层17相比，所述氧化层的致密度较差，因此，形成所述导电材料所采用反应气体中的易扩散原子(例如：F原子)容易透过所述阻挡层17而进入所述金属层16、金属硅化物层或层间介质层14中；综上，所述阻挡层17表面发生氧化后，容易导致器件的性能下降。
[0019] 为了解决所述技术问题，本发明实施例在形成金属硅化物层后，采用还原性气体对所述阻挡层进行表面处理；在形成所述半导体结构的过程中，所述阻挡层表面容易发生氧化，通过采用还原性气体对所述阻挡层进行表面处理，从而将所述氧化层的材料还原成所述阻挡层的材料；与氧化层相比，所述阻挡层的致密度更高，因此后续形成接触孔插塞的过程中，所述阻挡层对形成所述接触孔插塞所采用反应气体中的易扩散原子的阻挡性更高，而且经表面处理后的阻挡层表面平整度更高，相应还能提高所述接触孔插塞在所述第一接触孔内的形成质量，进而使得器件的性能得到改善。
[0020] 为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0021] 图3至图11是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
[0022] 参考图3，提供基底(未标示)，所述基底上形成有栅极结构120，所述栅极结构120两侧的基底内形成有源漏掺杂层140，所述栅极结构120露出的基底上形成有层间介质层102，所述层间介质层102覆盖所述源漏掺杂层140。
[0023] 本实施例中，所述基底包括衬底100以及位于所述衬底100上多个分立的鳍部110。在其他实施例中，当所形成的半导体结构为平面晶体管结构时，所述基底相应为平面衬底。
[0024] 所述衬底100可用于形成NMOS器件和PMOS器件中的一种或两种。本实施例中，所述衬底100包括用于形成NMOS器件的第一区域I、以及用于形成PMOS器件的第二区域II。
[0025] 本实施例中，所述衬底100的材料为硅。在其他些实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述初始衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
[0026] 本实施例中，所述鳍部110的材料与所述衬底100的材料相同，所述鳍部110的材料为硅。在其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟等适宜于形成鳍部的半导体材料，所述鳍部的材料也可以与所述衬底的材料不同。
[0027] 相应的，本实施例中，所述栅极结构120横跨所述鳍部110且覆盖所述鳍部110的部分顶部和部分侧壁；所述源漏掺杂层140形成于所述栅极结构120两侧的鳍部110内。
[0029] 所述栅介质层的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。本实施例中，所述栅介质层的材料为HfO2。在其他实施例中，所述栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。
[0030] 本实施例中，所述栅电极层的材料为W。在其他实施例中，所述栅电极层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti等。
[0031] 在其他实施例中，所述栅极结构还可以为多晶硅栅结构，所述栅极结构包括栅极层，且所述栅极层的材料为多晶硅。
[0032] 所述衬底100包括用于形成NMOS器件的第一区域I、以及用于形成PMOS器件的第二区域II，因此所述第一区域I的源漏掺杂层140材料为掺杂有N型离子的Si或SiC，所述N型离子为P、As或Sb，所述第二区域II的源漏掺杂层140材料为掺杂有P型离子的Si或SiGe，所述P型离子为B、Ga或In。
[0033] 本实施例中，所述第一区域I的源漏掺杂层140材料为掺杂有P离子的Si，所述第二区域II的源漏掺杂层140材料为掺杂有B离子的SiGe。
[0034] 根据工艺需求，沿垂直于栅极结构120侧壁方向上，所述源漏掺杂层140的形状可以为方形、Sigma形或U形。本实施例中，所述第一区域I的源漏掺杂层140形状为方形，所述第二区域II的源漏掺杂层140形状为Sima形。
[0035] 所述层间介质层102用于对相邻器件起到隔离作用。所述层间介质层102的材料为绝缘材料。本实施例中，所述层间介质层102的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮化硅或氮氧化硅等介质材料。
[0036] 本实施例中，所述层间介质层102还覆盖所述栅极结构120的顶部。在其他实施例中，根据实际情况，所述层间介质层顶部还可以和栅极结构顶部齐平。
[0037] 需要说明的是，本实施例中，所述栅极结构120采用后高k后金属栅极(high k last metal gate last)的方式形成。在其他实施例中，所述栅极结构还可以采用先高k后金属栅极(high k first metal gate last)的方式或者先高k先金属栅极(high k first metal gate first)的方式形成。
[0038] 还需要说明的是，所述栅极结构120的侧壁上形成有侧墙130。所述侧墙130用于定义所述源漏掺杂层140的形成区域，所述侧墙130还能在后续工艺过程中对所述栅极结构120的侧壁起到保护作用。
[0039] 所述侧墙130的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种，所述侧墙130可以为单层结构或叠层结构。本实施例中，所述侧墙130为单层结构，所述侧墙130的材料为氮化硅。
[0040] 本实施例中，所述鳍部110露出的衬底100上形成有隔离结构101，所述隔离结构101覆盖所述鳍部110的部分侧壁，且所述隔离结构101顶部低于所述鳍部110顶部。
[0041] 所述隔离结构101用于作为浅沟槽隔离(STI)结构，所述隔离结构101用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
[0042] 参考图4，在所述层间介质层102内形成露出所述源漏掺杂层140的第一接触孔112。
[0043] 所述第一接触孔112用于为后续形成与所述源漏掺杂层140电连接的接触孔插塞提供空间位置。
[0044] 具体地，采用干法刻蚀工艺，刻蚀所述源漏掺杂层140上方的层间介质层102。通过干法刻蚀的方式，有利于提高形成所述第一接触孔112的刻蚀效率，且干法刻蚀工艺具有各向异性刻蚀的特性，因此还有利于提高所述第一接触孔112的形貌质量。
[0045] 结合参考图5，形成第一接触孔112后，还包括：对所述第一接触孔112露出的源漏掺杂层140进行预非晶化(Pre-amorphization Implant，PAI)处理141。
[0046] 通过所述预非晶化处理141，使所述第一接触孔112底部部分厚度的源漏掺杂层140材料转化为非晶层(图未示)，从而有利于提高后续金属硅化物层的形成质量以及质量均一性，进而改善器件的性能。而且，使所述第一接触孔112底部部分厚度的源漏掺杂层140材料转化为非晶层后，后续通过退火处理以形成金属硅化物层时，有利于减少退火处理的工艺时间或降低工艺温度。
[0047] 本实施例中，所述预非晶化处理141为离子注入工艺。具体地，向所述第一接触孔112露出的源漏掺杂层140内注入原子质量较大的中性离子，从而使部分厚度的源漏掺杂层
140发生晶格损伤，进而转化为非晶层。
140发生晶格损伤，进而转化为非晶层。
[0048] 因此，本实施例中，所述离子注入工艺的注入离子为Ge离子。在其他实施例中，所述离子注入工艺的注入离子还可以为Si离子。
[0049] 所述离子注入工艺的注入能量不宜过小，也不宜过大。非晶层的厚度可以通过注入能量来控制，如果注入能量过小，非晶层的厚度相应过小，提高后续金属硅化物层形成质量以及质量均一性的效果相应变差；如果注入能量过大，容易引起注入污染和粒子散射等问题，还会导致非晶层厚度过大的问题，反而容易对所述源漏掺杂层140的质量和性能产生不良影响，从而降低器件性能。为此，本实施例中，所述离子注入工艺的注入能量为0.5KeV至3.0KeV
[0050] 所述离子注入工艺的注入剂量不宜过小，也不宜过大。如果注入剂量过小，则容易降低所述源漏掺杂层140的晶格受损程度，提高后续金属硅化物层形成质量以及质量均一性的效果相应变差；如果注入剂量过大，则容易导致所述源漏掺杂层140中的Ge含量过高，从而影响后续金属硅化物层的形成质量。为此，本实施例中，所述离子注入工艺的注入剂量为1E14atom/cm2至3E15atom/cm2。
[0051] 结合参考图6，此外，在所述预非晶化处理141(如图5所示)后，还包括：在所述栅极结构120上方的层间介质层102内形成第二接触孔122，所述第二接触孔122露出所述栅极结构120顶部。
[0052] 所述第二接触孔122用于为后续形成与所述栅极结构120电连接的接触孔插塞提供空间位置。
[0053] 具体地，形成所述第二接触孔122的步骤包括：在所述第一接触孔112内形成填充层(图未示)，所述填充层还覆盖所述层间介质层102顶部；在所述填充层上形成光刻胶层(图未示)；以所述光刻胶层为掩膜，刻蚀所述栅极结构120上方的填充层210和层间介质层102，在所述栅极结构120上方的层间介质层102内形成所述第二接触孔122；形成所述第二接触孔122后，去除所述光刻胶层和填充层。
[0054] 本实施例中，所述填充层的材料可以为有机介电材料、底部抗反射层材料、深紫外光吸收氧化硅材料或无定形碳。
[0055] 本实施例中，在所述预非晶化处理141之后形成所述第二接触孔122。在所述预非晶化处理141的过程中，所述层间介质层102对所述栅极结构120起到保护作用，以免所述预非晶化处理141对所述栅极结构120顶部产生影响，且还有利于简化所述预非晶化处理141的工艺复杂度。
[0056] 参考图7，在所述第一接触孔112的底部形成金属层210。
[0057] 所述金属层210用于为后续形成金属硅化物层提供工艺基础。
[0058] 本实施例中，所述金属层210还形成于第一接触孔112的侧壁上。所述金属层210还用于作为粘附层，所述金属层210在第一接触孔112底部和侧壁上的粘附性较好，从而有利于提高后续阻挡层在所述第一接触孔112内的粘附性。
[0059] 本实施例中，所述金属层210的材料为Ti。Ti与硅、氧化硅之间的粘附性较好，因此通过选取Ti材料，有利于提高所述金属层210在所述第一接触孔112内的粘附性，而且，后续所述金属层210与源漏掺杂层140相反应后，所述第一接触孔112底部的金属层210转化为金属硅化物层，所形成的金属硅化物层的材料相应为TiSi，从而能够显著降低后续接触孔插塞与所述源漏掺杂层140之间的接触电阻，且还有利于改善金属硅化物的管状钻出缺陷。
[0060] 需要说明的是，所述层间介质层102内还形成有露出栅极结构120顶部的第二接触孔122，因此所述金属层210还形成于第二接触孔122底部和侧壁上。
[0061] 本实施例中，采用物理气相沉积工艺形成所述金属层210，因此，所述金属层210保形覆盖所述第一接触孔112的底部和侧壁、以及所述第二接触孔122的底部和侧壁，所述金属层210还覆盖所述层间介质层102的顶部。在其他实施例中，形成所述金属层的工艺还可以为化学气相沉积工艺或原子层沉积工艺。
[0062] 继续参考图7，在所述第一接触孔112底部的金属层210上以及所述第一接触孔112的侧壁上形成阻挡层220。
[0063] 所述阻挡层220的作用在于：一方面，所述阻挡层220对后续形成接触孔插塞时所采用的反应气体(例如：WF6)中的易扩散原子起到阻挡效果，防止所述易扩散原子进入所述金属层210或层间介质层102中，还能防止所述反应气体与所述源漏掺杂层140或所形成的金属硅化物层发生反应，从而有利于降低后续接触孔插塞与所述源漏掺杂层140之间的接触电阻；另一方面，后续形成所述接触孔插塞时，所述阻挡层220可以起到接触孔衬垫层的作用，从而提高导电材料在所述第一接触孔112内的粘附性。
[0064] 本实施例中，所述阻挡层220为含氮层，从而有利于提高所述阻挡层220的致密度。具体地，所述阻挡层220的材料为TiN。TiN的阻挡效果较好，且能显著提高导电材料在所述第一接触孔112内的粘附性；而且，所述阻挡层220和金属层210的材料中均含有Ti元素，因此有利于提高所述阻挡层220在金属层210表面的粘附性。在其他实施例中，所述阻挡层的材料还可以为TaN。
[0065] 所述阻挡层220的厚度(未标示)不宜过小，也不宜过大。如果厚度过小，则所述阻挡层220的阻挡效果相应较差，且还容易降低所述阻挡层220的阶梯覆盖性；由于所述阻挡层220的材料本身也具有较高的电阻值，如果厚度过大，反而会增加后续接触孔插塞与所述源漏掺杂层140之间的接触电阻。为此，本实施例中，所述阻挡层220的厚度为1nn至5nm。
[0066] 本实施例中，所述金属层210还形成于所述第二接触孔122的底部和侧壁上，因此所述阻挡层220还形成于所述第二接触孔122底部的金属层210上以及所述第二接触孔122侧壁的金属层210上。
[0067] 具体地，采用物理气相沉积工艺形成所述阻挡层220，因此，所述阻挡层220保形覆盖所述金属层210的表面。在其他实施例中，形成所述金属层的工艺还可以为化学气相沉积工艺、原子层沉积工艺或金属有机物化学气相沉积工艺。
[0068] 需要说明的是，本实施例通过两次沉积工艺，分步完成所述金属层210和阻挡层220的沉积。在其他实施例中，所述金属层和阻挡层还可以在同一沉积工艺中形成，在所述沉积工艺的后期，通过在反应气体中加入氮气，从而在所述金属层上继续形成所述阻挡层。
[0069] 结合参考图8和图9，图8是基于图7的结构示意图，图9是图8中虚线框A内的局部放大图，形成所述阻挡层220后，对所述基底(未标示)进行退火处理142，将所述第一接触孔112底部的金属层210转化为金属硅化物层150。
[0070] 所述金属硅化物层150用于减小后续接触孔插塞和源漏掺杂层140之间的接触电阻。
[0071] 本实施例中，在所述退火处理142的过程中，所述金属层210与所述源漏掺杂层140的材料发生反应，从而将所述金属层210转化为金属硅化物层150。具体地，在所述退火处理142的过程中，所述金属层210中的Ti原子与所述源漏掺杂层140中的Si原子相互扩散并反应，从而在所述源漏掺杂层140顶部表面形成材料为TiSi的金属硅化物层150。
[0072] 本实施例中，所述退火处理为激光退火处理。在其他实施例中，所述退火处理还可以为快速热退火处理。为了保证所述金属层210与源漏掺杂层140的反应效果，使所述金属硅化物层150的厚度和质量满足工艺需求，且降低对器件性能造成不良影响的概率，退火温度为600摄氏度至1000摄氏度。
[0073] 本实施例中，由于所述金属层210仅与所述源漏掺杂层140发生反应，因此在所述退火处理142后，仅所述第一接触孔112底部的金属层210转化为金属硅化物层150，位于所述第一接触孔112侧壁、第二接触孔122底部和侧壁、以及所述层间介质层102顶部的金属层210则被保留。在其他实施例中，当所述栅极结构为多晶硅栅时，在所述退火处理的步骤中，所述第二接触孔底部的金属层也会和所述栅极结构发生反应，从而将所述栅极结构顶部的金属层转化为所述金属硅化物层。
[0074] 需要说明的是，如图9所示，在形成所述阻挡层220后，在所述退火处理142之前，每一个步骤之间均需要一定的等待时间，因此在形成所述阻挡层220后，所述阻挡层220容易因等待时间过长而发生表面氧化的问题，而且，在所述退火处理142的高温环境下，所述阻挡层220表面发生氧化的概率和程度更高，从而将所述阻挡层220表面部分厚度的材料转化为氧化层225。本实施例中，所述阻挡层220的材料为TiN，所述氧化层225的材料相应为TiO2。
[0075] 由前述可知，所述阻挡层220表面发生氧化后，容易降低后续所形成的接触孔插塞的质量，而且还会降低所述阻挡层220的阻挡效果，从而容易导致器件的性能下降。
[0076] 为此，参考图10，在所述退火处理142(如图8所示)后，采用还原性气体对所述阻挡层220进行表面处理250。
[0077] 所述表面处理250所采用的还原性气体能够和所述氧化层225(如图9所示)的材料发生还原反应，从而将所述氧化层225的材料还原成所述阻挡层220的材料；与氧化层225相比，所述阻挡层220的致密度更高，因此后续形成接触孔插塞的过程中，所述阻挡层220对形成所述接触孔插塞所采用反应气体中的易扩散原子的阻挡性更高，而且经表面处理250后的阻挡层220表面平整度更高，相应还能提高所述接触孔插塞在所述第一接触孔112和第二接触孔122内的形成质量，进而使得器件的性能得到改善。
[0078] 本实施例中，所述阻挡层220为含氮层，相应的，对所述阻挡层220进行表面处理250的步骤中，所述还原性气体为含氮元素和氢元素的气体。
[0079] 在所述表面处理250的过程中，所述氢元素与所述氧化层225中的氧元素发生反应形成水蒸气，并以气体的方式排出所述表面处理250的腔室，所述氮元素则与所述氧化层225中的剩余元素发生反应，从而将所述氧化层225的材料还原成所述阻挡层220的材料，进而使所述阻挡层220的材料和厚度均能满足工艺需求，使得器件的性能得到改善。
[0081] 具体地，在所述表面处理250的过程中，氢元素与所述氧化层225中的氧元素发生反应后，氮元素则与所述氧化层225中的钛元素发生反应，从而将剩余阻挡层220表面的TiO2材料转化为TiN材料，相应去除了所述氧化层225。
[0082] 为此，本实施例中，在所述表面处理250后，所述阻挡层220的厚度仍为1nn至5nm，所述阻挡层220的厚度能够保证所述阻挡层220的性能满足工艺需求。
[0083] 本实施例中，所述表面处理250所采用的还原性气体为NH3。NH3中既包含氮元素，又包含氢元素，因此采用一种反应气体即可将所述氧化层225的材料还原成所述阻挡层220的材料，有利于降低工艺成本、简化工艺复杂度。
[0084] 在其他实施例中，还可以采用含氮元素和氢元素的混合气体进行表面处理。例如：所述还原性气体为N2和NH3的混合气体；或者，所述还原性气体为H2和NH3的混合气体；或者，所述还原性气体为H2和N2的混合气体。
[0085] 具体地，对所述阻挡层220进行表面处理250的步骤包括：采用还原性气体对所述阻挡层220进行等离子体处理。在所述等离子体处理的过程中，在激励源的激励下电离所述还原性气体，产生等离子体，等离子体对所述氧化层225表面进行轰击，能够破坏所述氧化层225材料的化学键，从而对所述氧化层225进行还原反应，工艺效率较高。其中，所述激励源可以为微波源或射频源。
[0086] 本实施例中，所述等离子体处理的反应气体相应为NH3。其中，NH3的气体流量不宜过小，也不宜过大。如果气体流量过小，则等离子体的密度较低，不仅会降低表面处理250的效果，难以将所述氧化层225的材料还原成所述阻挡层220的材料，且还容易降低还原反应的均匀性；如果气体流量过大，还原反应的速度相应过快，从而容易降低工艺稳定性，且还容易降低等离子体的分布均匀性，相应也会降低还原反应的均匀性。为此，本实施例中，NH3的气体流量为100标准毫升/分钟至1000标准毫升/分钟。
[0087] 本实施例中，所述等离子体处理的激励源为射频源。其中，所述射频功率不宜过小，不宜过大。如果射频功率过小，则容易导致反应气体解离不充分，从而导致还原反应不充分，难以将所述氧化层225的材料还原成阻挡层220的材料；如果射频功率过大，则容易引起等离子体损伤问题，从而对器件性能产生不良影响。为此，本实施例中，射频功率为200千瓦至2000千瓦。
[0088] 所述等离子体处理的工艺温度不宜过低，也不宜过高。如果工艺温度过低，则容易降低所述还原反应的速率，甚至难以将所述氧化层225的材料还原成所述阻挡层220的材料；如果工艺温度过高，则容易对器件性能造成不良影响。为此，本实施例中，所述等离子体处理的工艺温度为100摄氏度至500摄氏度。
[0089] 所述等离子体处理的工艺时间不宜过短，也不宜过长。如果工艺时间过短，则容易导致还原反应不充分，难以将所述氧化层225的材料还原成所述阻挡层220的材料；如果工艺时间过长，反而会造成工艺时间的浪费，从而导致制造效率的下降。为此，本实施例中，所述等离子体处理的工艺时间为10秒至5分钟。
[0090] 在实际工艺过程中，合理设定所述等离子体处理的参数并将各个参数相互配合，从而在充分进行还原反应的同时，减少副作用的产生。
[0091] 参考图11，在所述表面处理250(如图10所示)后，在形成有所述阻挡层220的第一接触孔112(如图10所示)内形成接触孔插塞240。
[0092] 所述接触孔插塞240与所述源漏掺杂层140实现电连接，用于实现所述源漏掺杂层140与外部电路的电连接。
[0093] 本实施例中，所述接触孔插塞240的材料为W。W具有熔点高、热稳定性好、导电性好、台阶覆盖能力强、抗电迁移性能强等优点，通过选取W材料，有利于提高器件的性能，而且，W的热膨胀系数与Si相近，因此还有利于减小所述接触孔插塞240内的应力。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等导电材料。
[0094] 本实施例中，在所述第一接触孔112内形成所述接触孔插塞240的工艺包括化学气相沉积工艺。通过采用化学气相沉积工艺，有利于提高形成所述接触孔插塞240所采用导电材料的台阶覆盖能力，且有利于减小所述接触孔插塞240内的应力。在其他实施例中，还可以通过物理气相沉积工艺、溅射工艺或电镀工艺形成所述接触孔插塞。
[0095] 具体地，形成所述接触孔插塞240的步骤包括：向所述第一接触孔112内填充导电材料，所述导电材料还覆盖所述层间介质层102顶部；对所述导电材料进行平坦化处理，去除高于所述层间介质层102顶部的导电材料，保留所述第一接触孔112内的导电材料作为所述接触孔插塞240。
[0096] 相应的，向所述第一接触孔112内填充导电材料的工艺为化学气相沉积工艺。具体地，所述接触孔插塞240的材料为W，因此，所述化学气相沉积工艺的反应气体包括WF6、B2H6和H2。
[0097] 由于所述阻挡层220的界面质量较好，因此向所述第一接触孔112内填充导电材料时，易于实现所述导电材料在所述阻挡层220表面的成核，从而提高所述接触孔插塞240在第一接触孔112内的形成质量和粘附性；而且所述阻挡层220的致密度较高、阻挡层220的厚度能够满足工艺需求，从而使所述阻挡层220的阻挡效果得到保障；综上，本实施例所形成器件的性能能够得到改善。
[0099] 需要说明的是，向所述第一接触孔112内填充导电材料时，所述导电材料还会填充于所述第二接触孔122内，因此所述接触孔插塞240还形成于所述第二接触孔122内。其中，所述第二接触孔122内的接触孔插塞240用于实现所述栅极结构120与外部电路的电连接。
[0100] 相应的，本发明实施例还提供一种半导体结构。参考图11，示出了本发明半导体结构一实施例的结构示意图。
[0101] 所述半导体结构包括：基底(未标示)；栅极结构120，位于所述基底上；源漏掺杂层140，位于所述栅极结构120两侧的基底内；层间介质层102，位于所述栅极结构120露出的基底上，所述层间介质层102覆盖所述源漏掺杂层140；第一接触孔112(如图6所示)，位于所述层间介质层102内且露出所述源漏掺杂层140；金属硅化物层150，位于所述第一接触孔112底部；阻挡层220，位于所述第一接触孔112底部的金属硅化物层150上以及所述第一接触孔
112的侧壁上，所述阻挡层220在形成所述金属硅化物层150后经历过表面处理，所述表面处理所采用的气体为还原性气体；接触孔插塞240，位于所述第一接触孔112内且与所述阻挡层220相接触。
112的侧壁上，所述阻挡层220在形成所述金属硅化物层150后经历过表面处理，所述表面处理所采用的气体为还原性气体；接触孔插塞240，位于所述第一接触孔112内且与所述阻挡层220相接触。
[0102] 本实施例中，所述基底包括衬底100以及位于所述衬底100上多个分立的鳍部110。在其他实施例中，当所述半导体结构为平面晶体管结构时，所述基底相应为平面衬底。
[0103] 所述半导体结构可以为NMOS器件和PMOS器件中的一种或两种。本实施例中，所述衬底100包括形成有NMOS器件的第一区域I、以及形成有PMOS器件的第二区域II。
[0104] 本实施例中，所述衬底100的材料为硅，所述鳍部110的材料也为硅。对所述衬底100和鳍部110的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
[0105] 需要说明的是，所述半导体结构还包括：隔离结构101，位于所述鳍部110露出的衬底100上，所述隔离结构101覆盖所述鳍部110的部分侧壁，且所述隔离结构101顶部低于所述鳍部110顶部。所述隔离结构101用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。
[0106] 所述栅极结构120横跨所述鳍部110且覆盖所述鳍部110的部分顶部和部分侧壁。本实施例中，所述栅极结构120为金属栅结构，因此所述栅极结构120包括栅介质层(未标示)以及位于所述栅介质层上的栅电极层(未标示)。
[0107] 本实施例中，所述栅介质层的材料为HfO2，所述栅电极层的材料为W。在其他实施例中，所述栅极结构还可以为多晶硅栅结构，所述栅极结构包括栅极层，且所述栅极层的材料为多晶硅。对所述栅极结构120的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
[0108] 所述栅极结构120的侧壁上形成有侧墙130。所述侧墙130用于定义所述源漏掺杂层140的形成区域，所述侧墙130还用于在所述半导体结构的形成过程中对所述栅极结构120侧壁起到保护作用。本实施例中，所述侧墙130的材料为氮化硅。对所述侧墙130的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
[0109] 本实施例中，所述源漏掺杂层140形成于所述栅极结构120两侧的鳍部110内。
[0110] 所述衬底100包括形成有NMOS器件的第一区域I、以及形成有PMOS器件的第二区域II，因此，所述第一区域I的源漏掺杂层140材料为掺杂有N型离子的Si或SiC，所述N型离子为P、As或Sb，所述第二区域II的源漏掺杂层140材料为掺杂有P型离子的Si或SiGe，所述P型离子为B、Ga或In。
[0111] 本实施例中，所述第一区域I的源漏掺杂层140材料为掺杂有P离子的Si，所述第二区域II的源漏掺杂层140材料为掺杂有B离子的SiGe。
[0112] 根据实际工艺需求，沿垂直于栅极结构120侧壁方向上，所述源漏掺杂层140的形状可以为方形、Sigma形或U形。本实施例中，所述第一区域I的源漏掺杂层140形状为方形，所述第二区域II的源漏掺杂层140形状为Sima形。
[0113] 所述层间介质层102用于对相邻器件起到隔离作用。所述层间介质层102的材料为绝缘材料。本实施例中，所述层间介质层102的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮化硅或氮氧化硅等介质材料。
[0114] 本实施例中，所述层间介质层102还覆盖所述栅极结构120的顶部。在其他实施例中，根据工艺需求，所述层间介质层顶部还可以和栅极结构顶部齐平。
[0115] 所述第一接触孔112用于为所述接触孔插塞240的形成提供空间位置，所述金属硅化物层150位于所述第一接触孔112露出的源漏掺杂层140表面，用于减小所述接触孔插塞240和源漏掺杂层140之间的接触电阻。
[0116] 本实施例中，所述金属硅化物层150的材料为TiSi，通过选取TiSi材料，能够显著降低所述接触孔插塞240与源漏掺杂层140之间的接触电阻，且还有利于改善金属硅化物的管状钻出缺陷。
[0117] 本实施例中，所述半导体结构还包括：金属层210，位于所述第一接触孔112的侧壁上，即位于所述阻挡层220和所述层间介质层102之间。在所述半导体结构的形成过程中，所述金属层210通过沉积工艺所形成，因此形成所述金属层210后，所述金属层210位于所述第一接触孔112的底部和侧壁上，且所述第一接触孔112底部的金属层210与所述源漏掺杂层140在退火处理的作用下发生反应，从而将所述述第一接触孔112底部的金属层210转化成所述金属硅化物层150，所述第一接触孔112侧壁上的金属层210则被保留。
[0118] 本实施例中，所述金属硅化物层150的材料为TiSi，所述金属层210的材料相应为Ti。Ti与硅、氧化硅之间的粘附性较好，因此所述金属层210在所述第一接触孔112侧壁上的粘附性较好。
[0119] 相应的，本实施例中，所述阻挡层220位于第一接触孔112底部的金属硅化物层150上以及第一接触孔112侧壁的金属层210上。其中，所述金属层210还用于作为粘附层，以提高所述阻挡层220在第一接触孔112内的粘附性。
[0120] 本实施例中，所述阻挡层220为含氮层，从而有利于提高所述阻挡层220的致密度。
[0121] 具体地，所述阻挡层220的材料为TiN。TiN的阻挡效果较好，而且，所述阻挡层220和金属层210的材料中均含有Ti元素，因此还有利于提高所述阻挡层220在所述金属层210表面的粘附性。在其他实施例中，所述阻挡层的材料还可以为TaN。
[0122] 所述阻挡层220的厚度不宜过小，也不宜过大。如果所述阻挡层220的厚度过小，则所述阻挡层220的阻挡效果相应较差，且还容易降低所述阻挡层220的阶梯覆盖性；由于所述阻挡层220的材料本身也具有较高的电阻值，如果所述阻挡层220的厚度过大，反而会增加接触孔插塞240与所述源漏掺杂层140之间的接触电阻。为此，本实施例中，所述阻挡层220的厚度为1nn至5nm。
[0123] 本实施例中，所述阻挡层220在形成所述金属硅化物层150后经历过表面处理，且所述表面处理所采用的气体为还原性气体。
[0124] 在所述半导体结构的形成过程中，每一个步骤之间均需要一定的等待时间，因此在形成所述阻挡层220后，所述阻挡层220容易因等待时间过长而发生表面氧化的问题，而且，在形成所述金属硅化物层150的过程中，在退火处理的高温环境下，所述阻挡层220表面发生氧化的概率和程度更高，从而将所述阻挡层220表面部分厚度的材料转化为氧化层，所述阻挡层220表面发生氧化后，容易降低所述接触孔插塞240的质量，而且还会降低所述阻挡层220的阻挡效果，从而容易导致器件的性能下降。
[0125] 所述表面处理所采用的还原性气体能够和所述氧化层材料发生还原反应，，从而将所述氧化层的材料还原成所述阻挡层220的材料；与氧化层相比，所述阻挡层220的致密度更高，因此所述阻挡层220的阻挡效果更好，而且经表面处理后的阻挡层220表面平整度更高，相应还能提高所述接触孔插塞240在所述第一接触孔112内的形成质量，进而使得器件的性能得到改善。
[0126] 本实施例中，所述阻挡层220为含氮层，相应的，所述还原性气体为含氮元素和氢元素的气体。在所述表面处理250的过程中，所述氢元素与所述氧化层中的氧元素发生反应形成水蒸气，并以气体的方式排出所述表面处理的腔室，所述氮元素则与所述氧化层中的剩余元素发生反应，从而将所述氧化层的材料还原成所述阻挡层220的材料，进而使所述阻挡层220的材料和厚度均能满足工艺需求，使得器件的性能得到改善。而且，氢元素与所述氧化层中的氧元素发生反应形成水蒸气后，以气体的方式排出所述表面处理的腔室，相应还能避免在所述阻挡层220表面形成副产物，工艺风险较低。
[0127] 具体地，所述阻挡层220的材料为TiN，所述氧化层的材料相应为TiO2，因此在所述表面处理的过程中，所述氢元素与所述氧化层中的氧元素发生反应后，所述氮元素则与所述氧化层中的钛元素发生反应，从而将TiO2材料转化为TiN材料，相应去除了所述氧化层。
[0128] 本实施例中，所述还原性气体为NH3。NH3中既包含氮元素，又包含氢元素，因此采用了一种反应气体即可将所述氧化层225的材料还原成所述阻挡层220的材料，有利于降低工艺成本、简化工艺复杂度。在其他实施例中，所述还原性气体还可以为含氮元素和氢元素的混合气体，例如：所述还原性气体为N2和NH3的混合气体；或者，所述还原性气体为H2和NH3的混合气体；或者，所述还原性气体为H2和N2的混合气体。
[0129] 本实施例中，所述表面处理为等离子体处理。在所述等离子体处理的过程中，所述还原性气体实现电离，产生等离子体，等离子体对所述氧化层表面进行轰击，能够破坏所述氧化层材料的化学键，从而对所述氧化层进行还原反应，工艺效率较高。
[0130] 所述接触孔插塞240与所述源漏掺杂层140实现电连接，用于实现所述源漏掺杂层140与外部电路的电连接。
[0131] 本实施例中，所述接触孔插塞240的材料为W。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等导电材料。
[0132] 由于所述阻挡层220的界面质量较好，因此提高了所述接触孔插塞240在所述第一接触孔112内的形成质量和粘附性，而且，所述阻挡层220的致密度较高、所述阻挡层220的厚度能够满足工艺需求，从而使得所述阻挡层220的阻挡效果得到保障；综上，本实施例所形成器件的性能能够得到改善。
[0133] 需要说明的是，所述半导体结构还包括：第二接触孔122(如图6所示)，位于所述栅极结构120上方的层间介质层102内，所述第二接触孔122露出所述栅极结构120顶部。
[0134] 相应的，所述金属层210还位于所述第二接触孔122的底部和侧壁上，所述阻挡层220还位于所述第二接触孔122底部和侧壁的金属层210上，所述接触孔插塞240还位于所述第二接触孔122内且与所述阻挡层220相接触。其中，所述第二接触孔122内的接触孔插塞
240用于实现所述栅极结构120与外部电路的电连接。
240用于实现所述栅极结构120与外部电路的电连接。
[0135] 在其他实施例中，当所述栅极结构为多晶硅栅时，在所述半导体结构的形成过程中，所述第二接触孔底部的金属层也会和所述栅极结构发生反应，因此所述金属硅化物层还位于所述第二接触孔底部，所述金属层则位于所述第二接触孔的侧壁上，所述阻挡层相应位于所述第二接触孔底部的金属硅化物层上以及所述第二接触孔的侧壁上。
[0136] 本实施例所述半导体结构可以采用前述实施例所述的形成方法所形成，也可以采用其他形成方法所形成。对本实施例所述半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种含杂原子纳米碳材料及其制备方法和应用以及一种烃脱氢反应方法 | 2020-05-08 | 697 |
| 一种二氧化硫资源化回用系统及方法 | 2020-05-11 | 747 |
| 染料脱色过氧化物酶BsDyP及其在真菌毒素脱毒中的应用 | 2020-05-08 | 496 |
| 电磁波吸收颗粒、电磁波吸收颗粒分散液、电磁波吸收颗粒的制造方法 | 2020-05-11 | 604 |
| 短流程、用低成本微米WO3制备高性能纳米WC粉末的方法 | 2020-05-11 | 924 |
| 使用水煤气变换催化剂和氨合成催化剂在环境条件下从发动机废气中产生氨 | 2020-05-08 | 606 |
| 锂二次电池锂硼硅合金负极活性材料、负极及其制备和应用 | 2020-05-08 | 440 |
| 一种苯甲醇合成用催化剂的制备方法和催化加氢体系 | 2020-05-11 | 158 |
| pH/氧化还原双响应磁性纳米载药体系及其构建方法 | 2020-05-08 | 68 |
| 异二聚体蛋白的生成 | 2020-05-11 | 947 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈