发明领域

本发明涉及半导体集成电路。更具体的，本发明涉及用于可编程 地址译码和修正的MOSFET技术。

                         背景

许多电子产品用存储器件存储数据。非易失存储器，例如电可编 程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)，广 泛的用在例如计算机系统中用来存储数据。EPROM和EEPROM通常包括 大量具有被称作浮栅的隔离栅极的存储单元。数据在浮栅上的电荷的 方式存储在存储单元中。分别通过编程和擦除操作将电荷传送到浮栅 上或从浮栅上去掉。

另一种类型的非易失存储器是闪速存储器。闪速存储器是从EPROM 和EEPROM派生出来的。虽然闪速存储器与EPROM和EEPROM具有许多 相同的特性，但是闪速存储器的电流的产生不同于在块中进行擦除操 作的。闪速存储器具有代替计算机系统中的硬存储磁盘驱动器的潜 力。其优点是用坚固的和容易携带的小的固态非易失存储系统代替复 杂和精密的机械系统。还有一种可能性，给予它们非常高的潜在密度， 那就是如果在操作速度上，例如，擦除操作的速度，实现某些改进， 可以用闪速存储器代替DRAM。

典型的闪速存储器包括具有大量以行和列方式排列的存储单元的 存储器阵列。每个存储单元包括能够保持电荷的浮栅场效应晶体管。 单元通常分组成块。在块中的每一个单元通过对浮栅充电可以任意的 电编程。通过块擦除操作可以将浮栅中的电荷去掉。单元中的数据由 在浮栅中是否存在电荷来决定。

存储阵列需要与可编程地址译码电路和缓冲器结合，以允许阵列 中有缺陷的行和/或列用功能冗余的行和/或列代替。在Lowrey于1994 年6月28日公开的美国专利No.5324681中介绍了冗余修复原理的例 子。Choate于1997年9月27日公开的美国专利No.4051354中提供 了另一个例子。Kersh III于19 94年7月5日公开的美国专利No. 5327380中提供了另一个例子。

随着闪速存储器阵列密度的不断增加，在芯片中引入其它功能的 需求，例如可编程地址译码逻辑，也不断增长。但是，任何成功引入 的技术必须在成本上与现有的在插板或封装水平上分别由独立的最优 化的技术产生的分立芯片结合在一起的方案相比具有竞争力。为了提 供增加的功能，例如，高速逻辑、静态随机存取存储器(SRAM)或 EEPROM，而对现有闪速存储器技术的任何工艺步骤的显著增加，都会 由于工艺复杂性成本的增加和产量的降低而很快被成本的增加所抑 制。因此，需要在很少或不对优化的工艺流程进行修改的前提下在闪 速存储器芯片上提供附加功能。

可编程地址译码电路一般采用一次可编程(OTP)开关。在外围电 路中出现的熔丝和反熔丝是构成地址译码逻辑的一种方法。熔丝或反 熔丝主要结合了形成互联的开关元件和存储开关元件的状态，即， “关”(熔断的熔丝)或“开”(未熔断的熔丝)，的编程元件的功 能。

在集成电路中采用可熔断元件以允许在成品之后改变集成电路的 结构。例如，可熔断元件可以用冗余电路代替有缺陷的电路。通常制 造的存储器件带有冗余存储单元。在制造完成之后可以用可熔断元件 实现冗余存储单元，来代替在制造完成的存储器件的测试过程中发现 的有缺陷的存储单元。

一种可用的可熔断连接的类型是标准多晶硅熔丝。熔丝包括在集 成电路上制造的大约0.5μ厚的多晶硅导体，其正常状态时通过熔丝构 成完整的电通路。为了编程熔丝，用大功率激光通过蒸发掉一部分多 晶硅断开电通路。可以用激光断开集成电路中选中的多晶硅熔丝，以 改变其结构。但是，多晶硅熔丝的使用存在几个缺点。在集成电路中 的多晶硅熔丝必须彼此间隔开，从而当它们中的一个被激光断开时， 不会损坏其它多晶硅熔丝。因此，多晶硅熔丝组(bank)要占据集成 电路的相当大的面积。随着制造的集成电路的电路密度不断提高，对 于可熔断连接的需要也不断增加。另外，一旦集成电路放在集成电路 封装中或以任何形式封装，则不能断开多晶硅熔丝。

另一种已经用在集成电路中的可熔断连接的类型是反熔丝。反熔 丝包括两个由绝缘体或电介质分开的导电端，并作为开路来制造。在 这种情况下，反熔丝与熔丝是相反的。为了编程反熔丝，在其两端施 加高电压击穿绝缘体并在两端之间形成导电通路。在集成电路中常用 的一种反熔丝是氧化物-氮化物-氧化物(ONO)反熔丝。典型的ONO反 熔丝具有夹在两层氧化物之间的氮化物层，其中底层氧化物与多晶硅 接触，顶层氧化物也与多晶硅接触。ONO夹层是电介质，从而未编成的 反熔丝是电容器。为了编程ONO反熔丝，在电介质上施加高电压，从 而击穿电介质，并且两个多晶硅层短路连接在一起。

反熔丝具有熔丝所没有的几个优点。由于反熔丝能通过连接到其 每个端的布线施加的电压差来编程，所以一组反熔丝占据更少的集成 电路空间。在组中反熔丝可以组放在一起，并且当对一个反熔丝编程 时不会对相邻的反熔丝造成危险。在集成电路放入集成电路封装或密 封之后通过在封装的管脚施加适当的信号仍然可以对反熔丝进行编 程。由于以下几个原因这是显著的优点。首先，集成电路放入封装中 之后可以测试，然后可以通过编程选中的反熔丝用冗余电路代替有缺 陷的电路进行修复。在配置集成电路以满足顾客的规格之前可以测试 通用的集成电路并放入封装中。这减少了客户订购和出货之间的延 迟。用反熔丝定制通用集成电路还能够提高集成电路的产量，因为可 以生产相同的通用集成电路以满足客户广泛的需求。

尽管有这些优点，在集成电路中反熔丝的使用由于缺少足够的电 路来支持反熔丝的编程和读出而受到限制。另外，ONO反熔丝的另一个 缺点是当制造集成电路时需要独立的额外的步骤。

常规熔丝和反熔丝还有许多显著的缺点限制其有用性。这些显著 缺点之一是熔丝和反熔丝都不能重新编程。相反，它们是一次可编程 器件，这使得它们难以测试并且不适于需要可重新编程能力的大规模 应用(a large class of applications)。熔丝和反熔丝还遭遇不 能根据闪速存储器工艺流程制造的缺点。

Micron Technology，Inc.的Lowrey等人在1994年6月28日公 开的美国专利No.5324681中教导了形成为MOSFET的一次可编程 (OTP)存储单元可以代替激光/熔丝可编程存储单元用于例如使用冗 余的DRAM存储单元的行和列的DRAM的OTP修复以及可选DRAM(例如 快速页模式(FPM)或扩展数据输出(EDO))的OTP选择。这种能力 的一个主要优点是在DRAM存储芯片已经封装之后能够编程OTP存储单 元的能力，这是相对于过去的解决方案的一个显著的优点。但是在该 专利中的发明仍具有一次可编程的缺点。

解决可编程开关问题的另一个方法是Lipp等人在1998年6月9 日公开的美国专利No.5764096中介绍的。美国专利No.5764096提 供了一种通用非易失可重新编程的开关，但是没有用基本的DRAM单元 机构的通用性来实现。因此，Lipp的专利没有实现在很少或不修改 DRAM工艺流程的情况下在DRAM芯片上提供非易失存储功能的结果。

另一个可选的可编程互联，例如逻辑开关电路，使用金属氧化物 半导体场效应晶体管(MOSFET)作为开关元件。MOSFET通过可编程元 件存储的存储位来控制。最普通的，该编程元件是动态随机存取存储 (DRAM)单元。基于现场可编程门阵列(FPGA)的这种DRAM可重新编 程并使用DRAM工艺流程，但是存在只要关掉电源开关元件的编程就会 丢失的缺点。掉电时必须使用分离的非易失存储单元存储编程图形 (programmed pattern)，并且FPGA必须在每次上电时重新编程。这 又会增加制造的复杂性并要求显著增加芯片的表面空间。

因此，一直存在对能够重新编程并与MOSFET存储器技术兼容的熔 丝和反熔丝元件的需要。这种元件应当能够在MOSFET存储器芯片上制 造并且很少或不修改MOSFET存储器工艺流程。

                       发明概述

在随后的详细介绍中将解决上述和其它缺点。根据本发明的各种 实施，通过利用反常空穴的产生(anomalous hole generation)用p 沟道MOSFET器件作为存储器译码电路中可重新编程的熔丝或反熔丝 元件。施加足够大的负栅极偏置电压，以使隧道电子获得足够的能量 越过氧化物的带隙能量。结果，在硅衬底中产生高能空穴-电子对。然 后，空穴从衬底注入到氧化物中，并保持被捕获。导致p沟道MOSFET 的阈值电压的大的偏移。随后，通过施加正栅极偏置电压可以复位该 器件。因此，对于需要重新编程能力的应用可以实现特别的好处。此 外，这种熔丝或反熔丝元件在MOSFET存储器工艺流程中可以很容易的 实现。

根据一个实施例，本发明涉及在衬底中包括金属氧化物半导体场 效应晶体管(MOSFET)的可编程开关。MOSFET具有第一和第二源极/ 漏极区、在第一和第二源极/漏极区之间的沟道区以及由栅极氧化物与 沟道区分开的栅极。字线连接到栅极。第一传输线连接到第一源极/漏 极区。第二传输线连接到第二源极/漏极区。编程后的MOSFET在栅极 氧化物中具有捕获的正电荷，从而其阈值电压与未编程状态的MOSFET 的阈值电压相比发生了明显的改变。该开关可以作为熔丝或反熔丝来 实现。

在另一个实施例中，可编程开关包括在衬底中的p沟道MOSFET。 MOSFET具有源极区、漏极区、在源极区和漏极区之间的沟道区以及由 栅极氧化物与沟道区分开的栅极。字线连接到栅极。源极线连接到源 极区。位线连接到漏极区。编程后的MOSFET在栅极氧化物中具有捕获 的正电荷，从而其阈值电压与未编程状态的MOSFET的阈值电压相比发 生了明显的改变。该开关可以作为熔丝或反熔丝来实现。

本发明的其它实施例包括集成电路、可编程译码器以及引入可编 程开关的电系统。

再一个实施例涉及编程在衬底中的p沟道MOSFET为可重新编程的 开关的方法。第一和第二电压电位分别加到MOSFET的源极和漏极区。 负栅极电位加到MOSFET的栅极区。所加的第一和第二电压电位以及负 栅极电压电位使热空穴从衬底注入到MOSFET的栅极氧化物中。

在另一个编程在衬底中的p沟道MOSFET为可重新编程的开关的方 法实施例中，MOSFET的源极和漏极区都连接到地。加到MOSFET的栅 极区的负栅极电位使热空穴从衬底注入到MOSFET的栅极氧化物中。

另一个实施例涉及在存储器中进行地址译码的方法，包括将多个 地址线和多个输出线连接到具有多个行和多个冗余行的可编程译码器 上。通过使用热空穴注入以编程与行有关的可编程开关来不选择行。 可编程开关包括在衬底中的MOSFET。MOSFET具有第一源极/漏极区、 第二源极/漏极区、在第一和第二源极/漏极区之间的沟道区以及由栅 极氧化物与沟道区分开的栅极。编程后的MOSFET在栅极氧化物中具有 捕获的正电荷，从而其阈值电压与未编程状态的MOSFET的阈值电压相 比发生了明显的改变。

另一个在存储器中进行地址译码的方法实施例包括写入与地址译 码器的行有关的MOSFET，从而使正电荷被与该行有关的MOSFET的栅 极氧化物捕获。写入与行有关的MOSFET，使行与行驱动器分开。通过 去掉被与冗余行相关的MOSFET的栅极氧化物捕获的正电荷擦除与地 址译码器的冗余行相关的MOSFET。擦除与冗余行相关的MOSFET使冗 余行连接到冗余行驱动器。

本发明的以上概述并未试图介绍本发明的每个说明性的实施例或 每个实现。后面的附图和详细的介绍更具体的说明了这些实施例。

                     附图简要介绍

本发明的这些和其它方面和优点通过阅读随后的详细介绍并参考 附图将变得更加明显，其中：

图1A是常规金属氧化物半导体场效应晶体管(MOSFET)的框图。

图1B说明正向工作的图1A的MOSFET，示出了随着连续使用空穴 在漏极区附近被捕获而引起的某些器件的退化。

图2A是具有类似于双极型晶体管结构的常规半导体器件的框图。

图2B说明正向工作的图2A的MOSFET，示出了随着连续使用空穴 在漏极区附近被捕获而引起的某些器件的退化。

图3是根据本发明的一个实施例的能够用作电路开关或非易失可 重新编程开关的可编程MOSFET器件的图。

图4示出了施加大的负栅极偏置电压后图3的器件。

图5示出了根据本发明的实施例在氧化物中捕获正电荷产生的p 沟道MOSFET器件的阈值电压的偏移。

图6示出了根据本发明的另一个实施例，编程图3的器件的方法 的流程图。

图7示出了根据本发明另一个实施例，引入可编程熔丝的集成电 路的例子。

图8示出了根据本发明再一个实施例，引入可编程反熔丝的集成 电路的例子。

图9示出了根据本发明另一个实施例的电系统的例子的框图。

本发明具有多种修改和可供选择的形式。其细节已通过附图中的 例子示出并将详细介绍。但是，应当理解，其意图不是为了将本发明 限定在所述的特定实施例。相反，其意图是为了覆盖落在由附带的权 利要求书所限定的本发明的精神和范围内的所有的修改、等价物和可 供选择的方法。

                      详细说明

在随后对本发明的详细介绍中，参考构成本发明的一部分的附 图，其中通过说明方式表示本发明可以实施的特定实施例。在同样的 附图中，相同的数字表示基本类似的元件。这些实施例介绍得足够详 细，以使本领域的技术人员能够实施本发明。也可以利用本发明的其 它实施例，并且进行结构上、逻辑上或电气方面的改变而不脱离本发 明的范围。因此，随后的详细介绍不是为了限制，并且本发明的范围 仅由附带的权利要求书以及权利要求书给与权利的等价物的整个范围 来限定。

用在随后的介绍中的术语晶片和衬底包括具有形成本发明的集成 电路(IC)结构的暴露的表面的任何结构。术语衬底理解为包括半导 体晶片。术语衬底也用来表示在处理中的半导体结构，并且包括在其 上制造的其它层。晶片和衬底都包括掺杂的和未掺杂的半导体、由基 底半导体和绝缘体支撑的外延半导体以及本领域的技术人员所熟知的 半导体结构。术语半导体包括半导体，术语绝缘体定义为包括比本领 域的技术人员认为的导体的材料导电性低的任何材料。

在本申请中所用的术语“水平的”定义为基本平行于晶片和衬底 的常规平面或表面的平面，而不管晶片或衬底的方向。术语“垂直的” 表示基本与上面定义的水平面正交的方向。介词，例如“在…之上”、 “上面”、“侧面”(以及“侧壁”)、“更高”、“更低”、“在… 之上”、以及“在…之下”定义为相对于在晶片或衬底的上表面上的 常规平面或表面，而不管晶片或衬底的方向。

p型导电性是关于半导体材料中的空穴的导电性，n型导电性是关 于半导体材料中的电子的导电性。在整个说明书中符号“n+”表示重 掺杂n型的半导体材料，例如单晶硅或多晶硅。同样，符号“p+”表 示重掺杂p型的半导体材料。符号“n-”和“p-”分别表示轻掺杂n 型和p型半导体材料。

在本说明书中，当由于控制栅极电压大于源极电压至少其阈值电 压而导电时，所述晶体管为激活的或导通的。当由于控制栅极电压大 于源极电压小于其阈值电压时，所述晶体管为非激活的或关断的，并 且晶体管是不导通的。数字信号1也称作高电平信号，数字信号0也 称作低电平信号。这里所述的本发明的所有实施例可以接到大约为1- 5伏的电源电压VCC上。VCC由为了简化的目的而未示出的电路产生， 但是为本领域的技术人员所已知。

在一些类型的常规闪速存储器中，用正源极偏置电压和负控制栅 极电压实现擦除。已采用该技术以允许控制栅极和源极之间大的擦除 电压差，同时避免热空穴从衬底注入到隧道氧化物中。热(即，高能) 空穴注入可导致在隧道氧化物中捕获空穴，以及由此产生的不稳定的 过擦除(erratic over-erasure)和不正常的电荷损失率(anomalous charge loss rates)。

某些常规闪速存储器，例如基于p沟道MOSFET的某些类型，使用 热空穴注入作为存储器技术。在这种存储器中，通过光或从双极型晶 体管型结构注入在硅衬底中产生空穴。图1A示出了在衬底100中的常 规金属氧化物半导体场效应晶体管(MOSFET)。MOSFET包括源极区 102、漏极区104和在衬底100中的源极区102和漏极区104之间的沟 道区106。栅极108通过栅极氧化物110与沟道区106分开。源极线 112连接到源极区102。位线114连接到漏极区104。字线116连接到 栅极108。

通过光电效应在器件中产生空穴。在常规操作中，在漏极区104 和源极区102之间建立漏极到源极电压电位(Vds)。然后通过字线116 在栅极108上施加负电位。一旦加到栅极的负电位超过MOSFET的特性 电压阈值(Vt)，在衬底100中的漏极区104和源极区102之间形成 沟道106。沟道106的形成允许漏极区104和源极区102之间导通， 并且在漏极区104可以检测到电流Ids。

加到栅极的负电压电位使空穴注入到栅极氧化物110中。在图1A 的常规MOSFET的正常操作期间，对于正向工作的MOSFET，由于在空 穴被漏极区104附近的栅极氧化物110捕获，所以一些器件退化逐渐 出现。在图1B中描述了该效应。但是，由于空穴在漏极区104附近被 捕获，所以他们不会非常明显的改变MOSFET的特性。

图2A示出了具有双极型(pnp)晶体管型结构的常规半导体器件。 该器件包括源极区202、漏极区204、后栅极区206和在衬底200中的 源极区202和漏极区204之间的沟道区208。栅极210通过栅极氧化 物212与沟道区208分开。源极线214连接到源极区202然后接地。 位线216连接到漏极区204。字线218连接到栅极210。端子220连接 到后栅极区206。

当正电压Veb通过端子220加到后栅极区206，负电压通过字线 218加到栅极210时，空穴从在后栅极区的pn结注入到栅极氧化物212 中。在图2B中描述了该效应，并导致器件阈值电压的变化。

在本领域中已知通过雪崩电子注入可以擦除在栅极氧化物中由热 空穴注入的正电荷。在雪崩增殖和电子注入中，电子仅仅跳过在硅表 面的势垒，即，3.2eV，并且能量减小，一旦到达氧化物，便被捕获。 这些电子中的一部分被正电荷中心捕获，从而根除它们。在由热电子 注入实现擦除条件下该现象已经用作基于用热空穴注入的存储器件的 基础。

但是，热空穴注入只是能够导致正电荷产生并在隧道氧化物中捕 获的仅有的一种机制。根据本发明的教导，p沟道MOSFET器件通过利 用不正常空穴产生在存储器译码电路中用作可编程熔丝或反熔丝。具 体的，施加足够大的负栅极偏置电压，以使隧道电子获得足够的能量 越过氧化物的带隙能量。结果，在硅衬底中产生高能空穴-电子对。然 后，空穴从衬底注入到氧化物中，并保持被捕获。导致p沟道MOSFET 的阈值电压发生大的偏移。随后，通过施加正栅极偏置电压可以复位 该器件。因此，对于需要重新编程能力的应用可以实现特别的好处。 此外，这种熔丝或反熔丝元件在MOSFET存储器工艺流程环境中可以很 容易的实现。

重新参考附图，图3示出了p沟道MOSFET器件300。MOSFET器件 300形成在衬底302上，并包括第一源极/漏极区304、第二源极/漏极 区306以及在衬底302中的源极/漏极区304和306之间的沟道区 308。栅极区310通过栅极氧化物312与衬底302分开。在一个实施例 中，第一源极/漏极区304包括MOSFET的源极区，第二源极/漏极区 306包括MOSFET的漏极区。

在图3的器件300中，源极/漏极区304和306都接地。大的负栅 极偏置电压通过字线314加到栅极区310。该偏置电压产生空穴并使他 们跳到栅极氧化物312。Vox表示隧道氧化物上的电压差。如果在 Fowler-Nordhiem隧穿期间Vox超过临界值，例如8V，隧道电子可以获 得足够的能量越过氧化物大约8-9eV的带隙能量。电位降落很大，并 且电子只能隧穿很短的距离。一旦电子在氧化物中，它们被强电场和 电压降落加速。然后它们得到在硅衬底302的表面产生空穴-电子对所 需的8eV的能量。然后，空穴注入到氧化物中。

当衬底302反转时，电场出现在硅衬底302中，然后空穴从衬底 302注入到栅极氧化物312中。空穴在p沟道MOSFET器件300的氧化 物312中保持捕获，如图4所示。结果，产生净正捕获电荷。该正捕 获的氧化物电荷导致p沟道MOSFET器件300的阈值电压VT发生大的偏 移，如图5所示。通过施加正栅极偏置可以复位器件300。

图5示出了在图3所示的第二源极/漏极区304检测到的电流信号 Ids与在加到第一和第二源极/漏极区304和306之间的一个漏极电压下 栅极电压Vgs的关系图。在一个实施例中，Vgs表示加到栅极区310的电 压电位。在图5中，用A表示的曲线示出了未编程的p沟道MOSFET的 导电特性。用B、C和D表示的曲线示出了同样的p沟道MOSFET在施 加大的负栅极偏置电压之后过一定时间在不同点的导电特性。

因此，p沟道MOSFET器件300具有可编程和变化的阈值电压。图 6是适于说明通过其编程MOSFET器件以实现本发明的实施例的方法 600的流程图。为了编程p沟道MOSFET器件300，源极/漏极区304 和306都接地，如方框602所示。然后，在方框604，大的负栅极电 位Vgs通过字线314加到栅极区310。如图6所示，施加栅极电压Vgs 使得在衬底302中产生高能空穴-电子对。在方框606中，空穴注从衬 底302入到栅极氧化物312中，并保持被捕获。

在本发明的一个实施例中，在方框608通过随后在其编程状态下 正向操作p沟道MOSFET器件300继续该方法。由此，该方法包括连接 源极线到源极/漏极区306。位线316连接到源极/漏极区304。然后通 过字线314将栅极电位施加到栅极区310，从而在源极/漏极区304和 306之间形成导电沟道308。

根据本发明的实施例，器件300用来实现存储器地址译码电路中 的熔丝和/或反熔丝元件，用来去掉存在失效器件的行，并用阵列中的 冗余行代替，如图7和8所示。有利地，在图7和8的实施例中不需 要单独的锁存电路。此外，图8所示的方案可以只用图示类型以及在 上面结合图3介绍的p沟道MOSFET器件来实现，因此可以在单阱中制 造。

图7示出了根据本发明的实施例引入可编程熔丝的集成电路700 的例子。在一个实施例中，集成电路700包括用于存储器的地址译码 器部分。如图7所示，集成电路700包括可编程译码器702。根据该实 施例，译码器702包括以行列矩阵形式排列的NMOS晶体管704的阵 列。

根据本发明的该实施例，NMOS晶体管704的阵列放在都用参考数 字706表示的大量第一传输线和都用参考数字708表示的大量第二传 输线的交叉点上。第一传输线706将地址驱动器710连接到在可编程 译码器702中的NMOS晶体管704的阵列。在一个实施例中，第一传输 线706包括大量地址输入线。第二传输线708将至少一个行驱动器712 和至少一个冗余行驱动器714连接到在可编程译码器702中的NMOS晶 体管704的阵列。虽然图7只示出了一个行驱动器712和一个冗余行 驱动器714，但是本领域的技术人员应当理解，集成电路700可以包括 任何数量的行驱动器702和冗余行驱动器714。在一个实施例中，第二 传输线708包括许多输出线。

根据本发明的特定实施例，可编程熔丝716用来去掉具有失效器 件的行，例如，失效的NMOS晶体管704。特别是，如果发现有失效器 件的行，则通过将大的负栅极电压加到可编程熔丝716的栅极将其去 掉，从而编程它。用冗余行代替去掉的行。

在本发明的方法实施例中，在存储器中通过将第一传输线706， 即，地址线，连接到在可编程译码器702中的大量的NMOS晶体管704 进行地址译码。第二传输线708，即，输出线，也连接到NMOS晶体管 704。通过图6所介绍的方法编程熔丝716，使用至少一个可编程熔丝 716用冗余行代替失效行。具体的，与失效行有关的熔丝716处于编程 状态，与相应的冗余行有关的熔丝716处于未编程状态。通过去掉与 熔丝716的源极区相邻的栅极氧化物区中捕获的电荷使与冗余行有关 的熔丝716处于未编程状态。

图8示出了根据本发明的另一个实施例引入可编程反熔丝的集成 电路800的例子。在一个实施例中，集成电路800包括用于存储器的 地址译码器部分。如图8所示，集成电路800包括可编程译码器802。 根据该实施例，译码器802包括以行和列矩阵形式排列的可编程反熔 丝804的阵列。用图3所示的MOSFET器件实现反熔丝。

根据本发明的该实施例，可编程反熔丝804的阵列放在都用参考 数字806表示的许多第一传输线和都用参考数字808表示的许多第二 传输线的交叉点上。第一传输线806将地址驱动器810连接到在可编 程译码器802中的可编程反熔丝804的阵列。在一个实施例中，第一 传输线806包括许多地址输入线。第二传输线808将至少一个行驱动 器812和至少一个冗余行驱动器814连接到在可编程译码器802中的 可编程反熔丝804的阵列。虽然图8只示出了一个行驱动器812和一 个冗余行驱动器814，但是本领域的技术人员应当理解，集成电路800 可以包括任何数量的行驱动器812和冗余行驱动器814。在一个实施例 中，第二传输线808包括许多输出线。

根据本发明的特定实施例，开关816用来去掉具有失效器件的行。 特别是，如果发现有失效器件的行，则通过关闭开关816并使每个反 熔丝804的栅极-源极电压VGS的幅度增加将其去掉。如果反熔丝没有 编程，则栅极-源极电压VGS将超过阈值电压VT，器件将导通，从而去 掉该行。如果反熔丝已经被编程，在栅极中具有捕获的正电荷，则它 将不导通，并且该行将被选中。这样，用反熔丝804被用来选择冗余 行以代替失效的行。如上所述，图8所示的方案可以只用图示类型以 及在上面结合图3介绍的p沟道MOSFET器件来实现，因此可以在单阱 中制造。

图9示出了根据本发明的另一个实施例的电系统900的例子的方 框图。如图9所示，电系统包括存储器910和通过系统总线930连接 到存储器910的处理器920。在一个实施例中，处理器和存储器位于一 个半导体芯片上。存储器910包括具有至少一个如图7和8中详细说 明和介绍的可编程熔丝或反熔丝的可编程译码器。

                         结论

因此，用MOSFET器件作为可编程熔丝或反熔丝元件的技术已经由 本发明示出。本发明的优点包括熔丝和反熔丝元件的可重新编程性， 以及与现有MOSFET存储器技术的兼容性。此外，本发明的熔丝和反熔 丝元件可以在很少或不修改存储器工艺流程的情况下在闪速存储器芯 片上制造。

以上介绍的各种实施例仅仅通过说明的方式提供，不构成对本发 明的限制。本领域的技术人员将很容易地认识到可以对这些实施例进 行各种修改和变化，而不需要严格遵守这里说明和介绍的例子实施例 和申请，而且不会脱离在随后的权利要求书中所阐述的本发明的实际 精神和范围。