技术领域
[0001] 本
发明涉及功率半导体器件技术领域，是关于一种横向双扩散金属氧化物半导体器件，可以应用于功率半导体器件终端部分结构的设计。
背景技术
[0002] 随着半导体技术及其应用领域的迅速发展，功率半导体器件制造工艺和结构不断进步，促使功率器件向着高性能方向发展。
[0003] 功率器件中横向双扩散金属氧化物半导体场效应管(Lateral Double-Diffused MOSFET，简称LDMOS)具有高耐压、高输入阻抗及易于集成等优势，所以被广泛应用在半导体集成
电路制造中。与传统MOSFET相比，LDMOS器件具有一个低掺杂的漂移区。当在漏源之间加很高的
电压时，由于漂移区具有很高的
电阻，大部分的电压都施加在此漂移区上，可有效提高器件的耐压
水平。在LDMOS器件的结构设计中，常采用在漂移区使用浅槽隔离技术(Shallow Trench Isolation，STI)的工艺方法来提高
击穿电压，该工艺是一种完全平坦、无“
鸟嘴”现象的新型隔离技术。与传统的本征氧化隔离技术相比，采用STI技术的LDMOS可以承受更大的击穿电压。
[0004] 在集成电路设计中，器件的耐压通常集中在横向双扩散金属氧化物半导体器件漂移区的设计，但是对于击穿电压要求较高的器件，在宽度方向上的终端
位置往往会出现提前击穿的问题。因此，要确保LDMOS能获得较高耐压的前提条件之一就是所述LDMOS器件必须具备良好的终端部分保护结构。通过对终端部分结构的设计来提高LDMOS器件终端部分的击穿电压，以保证器件部分和终端部分都有足够高的击穿电压，从而获得较高击穿电压的LDMOS器件。
发明内容
[0005] 针对LDMOS器件在宽度方向终端处击穿电压偏低而提前击穿的问题，本发明提供一种横向双扩散金属氧化物半导体器件，在同样的尺寸下与传统LDMOS器件相比，可在保持LDMOS器件各性能参数不变的情况下有效的提高其击穿电压，解决了LDMOS器件终端部分提前击穿的问题。
[0006] 本发明采用如下技术方案：
[0007] 一种横向双扩散金属氧化物半导体器件，包括器件部分A1和终端部分A2以及作为器件部分衬底和终端部分衬底的P型衬底1，在P型衬底1的上方设有作为器件部分高压N型区和终端部分高压N型区的高压N型区2，在高压N型区2的上方设有N型漂移区3、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区2上方还设有栅氧化层8，在栅氧化层8上方设有多晶
硅栅场板9，器件部分还包括设在N型漂移区3内的N型漏区6及设在P型体区4A1内的N型源区5和P型区7，在N型漏区6、N型源区5和P型区7的上表面分别设有漏极金属
接触10、源极金属接触11和体区金属接触12，其特征在于，在N型漂移区3内设有浅槽隔离区13，所述浅槽隔离区13呈直条形状，浅槽隔离区13是由器件部分延伸至终端部分，即浅槽隔离区13的宽度与N型漂移区3的宽度相同，并且终端部分的P型体区4A2和N型漂移区3上方不设有N型漏区6、N型源区5、P型区7和金属接触。所述的器件部分A1宽1μm，终端部分A2宽0.3μm，所述的浅槽隔离区13的右边界距离N型漏区6距离大于0.2μm，浅槽隔离区13左边界距离N型漂移区3为0.1μm-0.2μm。所述的
多晶硅栅场板9的一端与N型源区5右边界衔接，另一端延伸至浅槽隔离区13的上方。
[0008] 与
现有技术相比，本发明具有如下优点：
[0009] (1)本发明器件与图1所示的传统的LDMOS器件相比，具有更高的击穿电压。在传统结构中，浅槽隔离区下方由扩散形成的P型体区与高压N型区会形成
PN结(如图1所示)，当关态LDMOS在漏端为高电压时，该PN结会发生强的碰撞电离，使得终端部分提前击穿。与传统器件相比，本发明器件的浅槽隔离区呈直条形状，终端部分浅槽隔离区长度与器件部分的浅槽隔离区长度等分布相同，且整个浅槽隔离区被限制在N型漂移区内(如图2所示)。当漏端为高电压时，一方面由于浅槽隔离的介质是
二氧化硅，
介电常数小，与硅材料相比能承受更大的
电场强度，该浅槽隔离区承担部分电压，使得PN结承担的电压变小，有助于减小P体区和高压N型区之间的碰撞电离，另一方面P型体区域增大有助于高压N型区域的耗尽，从而使器件终端部分的击穿电压得到提高。如果本发明器件终端部分中的浅槽隔离区和器件部分的浅槽隔离区长度不一样，则会由于浅槽隔离区尖
角数量增多，
曲率大的地方碰撞电离大而引起击穿电压的下降。所以本发明器件与传统器件相比，关态击穿电压更大，实验结果表明(如图8所示)，本发明结构具有更大的关态击穿电压。
[0010] (2)本发明器件与图1所示的传统的LDMOS器件相比，能在提高击穿电压的同时保持LDMOS器件导通电阻和
阈值电压不变。如图2所示，本发明不改变器件部分的结构，所以对器件的各电学特性参数没有影响，如图9所示，本发明器件与传统器件相比，导通电阻几乎不变，如图10所示，本发明器件与传统器件相比，阈值电压几乎不变。
[0011] (3)本发明器件的制造工艺可以与常规(Bipolar-CMOS-DMOS)BCD制造工艺相兼容，且不需要额外的工艺流程，因而可以节约设计和制备成本。
附图说明
[0012] 图1是三维立体剖面图，图示了传统的LDMOS器件的立体剖面结构。
[0013] 图2是三维立体剖面图，图示了本发明中的LDMOS器件的立体剖面结构。
[0014] 图3是剖面图，图示了传统的LDMOS器件的俯视结构。
[0015] 图4是剖面图，图示了本发明中的LDMOS器件的俯视结构。
[0016] 图5是剖面图，图示了传统的LDMOS器件立体剖面图1中CC’剖面的器件的终端部分剖面结构。
[0017] 图6是剖面图，图示了本发明中LDMOS器件立体剖面图2中AA’剖面的器件的终端部分剖面结构。
[0018] 图7是剖面图，图示了本发明中LDMOS器件立体剖面图2中BB’剖面的器件的器件部分剖面结构。
[0019] 图8所示为本发明中的LDMOS器件与传统的LDMOS器件的关态击穿特性结果的比较图。
[0020] 图9所示为本发明中的LDMOS器件与传统的LDMOS器件的I-V特性结果的比较图。
[0021] 图10所示为本发明中的LDMOS器件与传统的LDMOS器件的阈值结果的比较图。
具体实施方式
[0022] 一种横向双扩散金属氧化物半导体器件，包括器件部分A1和终端部分A2以及作为器件部分衬底和终端部分衬底的P型衬底1，在P型衬底1的上方设有作为器件部分高压N型区和终端部分高压N型区的高压N型区2，在高压N型区2的上方设有N型漂移区3、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区2上方还设有栅氧化层8，在栅氧化层8上方设有多晶硅栅场板9，器件部分还包括设在N型漂移区3内的N型漏区6及设在P型体区4A1内的N型源区5和P型区7，在N型漏区6、N型源区5和P型区7的上表面分别设有漏极金属接触10、源极金属接触11和体区金属接触12，其特征在于，在N型漂移区3内设有浅槽隔离区13，所述浅槽隔离区13呈直条形状，浅槽隔离区13是由器件部分延伸至终端部分即浅槽隔离区13的宽度与N型漂移区3的宽度相同，并且终端部分的P型体区4A2和N型漂移区3上方不设有N型漏区6、N型源区5、P型区7和金属接触。
[0023] 其特征在于，所述的器件部分A1宽1μm，终端部分A2宽0.3μm，所述的浅槽隔离区13的右边界距离N型漏区6距离大于0.2μm，浅槽隔离区13左边界距离N型漂移区3为0.1μm-0.2μm。
[0024] 其特征在于，所述的多晶硅栅场板9的一端与N型源区5右边界衔接，另一端延伸至浅槽隔离区13的上方。
[0025] 本发明采用如下方法来制备：
[0026] 第一步，取P型衬底硅圆片，对其进行预清洗，然后通过N型
离子注入高温
退火后形成高压N型区2。
[0027] 第二步，
光刻，利用离子
刻蚀形成浅的沟槽，淀积二氧化硅填充沟槽，最后利用化学机械
抛光使
硅片表面平整形成浅槽隔离区13。
[0028] 第三步，通过N型离子注入高温退火后形成N型漂移区3。
[0029] 第四步，生长栅氧化层8，并淀积刻蚀多晶硅形成多晶硅栅场板9。
[0030] 第五步，通过高剂量的
硼离子和磷离子注入，形成N型漏区6、N型源区5和P型区7。
[0031] 第六步，生长二氧化硅，光刻出
沟道区，进行阈值电压调整注入。
[0032] 第七步，光刻出金属
电极引出孔，淀积金属层，刻蚀掉多余金属，形成漏极金属接触10、源极金属接触11和体区金属接触12。
