首页 / 专利库 / 电路 / 电压 / 一种用于显示设备的像素电路

一种用于显示设备的像素电路

阅读:1072发布:2020-05-08

专利汇可以提供一种用于显示设备的像素电路专利检索,专利查询,专利分析的服务。并且一种 像素 电路 ,包括:驱动晶体管(driving transistor,DTFT),其中所述驱动晶体管(DTFT)的栅极连接到第二晶体管(M2)的第二端和第二电容(C2)的第二端,所述驱动晶体管(DTFT)的第一端连接到第一 电压 (EL VDD),所述驱动晶体管(DTFT)的第二端连接到所述第二晶体管(T2)的第一端和第四晶体管(T4)的第一端;所述第二晶体管(T2),其栅极连接到第一扫描线(Scan1);第三晶体管(T3),其中所述第三晶体管(T3)的栅极连接到所述第一扫描线(Scan1),所述第三晶体管(T3)的第一端连接到第五晶体管(T5)的第二端、第一电容(C1)的第一端、所述第二电容(C2)的第一端;所述第四晶体管(T4),其中所述第四晶体管(T3)的栅极连接到发射控制线(EM),所述第四晶体管(T4)的第二端连接到第六晶体管(T6)的第一端和发光 二极管 (OLED)的 阳极 ;所述第五晶体管(T5),其中所述第五晶体管(T5)的栅极连接第二扫描线(Scan2),所述第五晶体管(T5)的第一端连接到数据电压;所述第六晶体管(T6),其中所述第六晶体管(T6)的栅极连接到所述第一扫描线(Scan1),所述第六晶体管(T6)的第二端连接到初始化电压(VINIT);所述第一电容(C1),其第二端连接到所述第一电压(EL VDD);及所述第二电容(C2)。,下面是一种用于显示设备的像素电路专利的具体信息内容。

1.一种像素电路,其特征在于,包括:
驱动晶体管,其中所述驱动晶体管的栅极连接到第二晶体管的第二端和第二电容的第二端,所述驱动晶体管的第一端连接到第一电压,所述驱动晶体管的第二端连接到所述第二晶体管的第一端和第四晶体管的第一端;
所述第二晶体管,其栅极连接到第一扫描线;
第三晶体管,其中所述第三晶体管的栅极连接到所述第一扫描线,所述第三晶体管的第一端连接到第五晶体管的第二端、第一电容的第一端、所述第二电容的第一端;
所述第四晶体管,其中所述第四晶体管的栅极连接到发射控制线,所述第四晶体管的第二端连接到第六晶体管的第一端和发光二极管阳极
第五晶体管,其中所述第五晶体管的栅极连接到第二扫描线,所述第五晶体管的第一端连接到数据电压;
所述第六晶体管,其中所述第六晶体管的栅极连接到所述第一扫描线,所述第六晶体管的第二端连接到初始化电压;
所述第一电容,其第二端连接到所述第一电压;及
所述第二电容。
2.根据权利要求1所述的像素电路,其特征在于,所述第三晶体管的第二端连接到参考电压。
3.根据权利要求1所述的像素电路,其特征在于,所述第三晶体管的第二端连接到所述第一电压。
4.一种电子设备,其特征在于,包括根据权利要求1至3中任意一项所述的像素电路。
5.一种系统,其特征在于,包括至少一个根据权利要求4所述的电子设备。
6.根据权利要求1至3中任意一项所述的像素电路的操作方法,其特征在于,包括:
在第一周期内,将所述第一扫描线控制在低电平,将所述第二扫描线控制在高电平,将所述发射控制线控制在低电平;
在第二周期内,将所述第一扫描线控制在低电平,将所述第二扫描线和所述发射控制线控制在高电平;
在第三周期内,将所述第一扫描线控制在高电平,将所述第二扫描线控制在低电平,将所述发射控制线控制在高电平;及
在第四周期内,将所述第一扫描线和所述第二扫描线控制在高电平,将所述发射控制线控制在低电平。
7.根据权利要求6所述的方法,其特征在于,所述第二周期大于或等于2个平同步周期。
8.根据权利要求6所述的方法,其特征在于,所述第一和第二周期在一个水平同步周期内,且所述第一周期在一个水平同步周期内切换到所述第二周期。

说明书全文

一种用于显示设备的像素电路

技术领域

[0001] 本发明涉及一种显示设备,尤其涉及一种用于显示设备的像素电路。

背景技术

[0002] 近年来,包括有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)等在内的有机发光二极管(Organic Light Emitting Diode,OLED)显示屏因其对比度高、反应灵敏、色彩逼真而变得非常具有吸引。同时也非常适应柔性显示设备的需求。
[0003] 图1为一种OLED显示面板的示意图。OLED显示面板的驱动电路为一放置在玻璃或聚酰亚胺(polyimide,PI)基板上的低温多晶-薄膜晶体管(Low Temperature Poly Silicon-Thin Film Transistor,LTPS-TFT)背板,其上覆有发光材料。所述LTPS-TFT背板包括扫描驱动、发射驱动、De-MUX电路和像素电路阵列。显示驱动集成电路(display driver integrated circuit,DDIC)位于柔性电路板(flexible printed circuit,FPC)上,控制所述扫描驱动、所述发射驱动和所述De-MUX电路按定时顺序输出信号。尽管图1只显示了一个RGB像素,但是可以用RGB像素电路阵列来驱动OLED阵列。
[0004] 图2为一种LTPS-TFT背板的电路图。所述扫描驱动和所述发射驱动通常包括用于控制每个像素的扫描和发射的移位寄存器电路。该电路图上,像素(n,m)连接到信号线G(n–1)、G(n)、VINIT、ELVDD、EM(n)和data(m)。所述VINIT提供用于初始化的DC电压
[0005] 图3为所述De-MUX电路的示例,其包括LTPS-TFT开关,用于将所述DDIC中的数据信号按时分顺序发送到每条数据线。即信号d1、d2、d3按定时顺序依次转为低电平。是否发射所述OLED像素由上述电路控制。
[0006] OLED的亮度由LTPS-TFT控制。所述LTPS-TFT具有某些特点,其中比较显著的特点就是TFT的阈值电压(threshold voltage,Vth)变化。如果每个像素的Vth都在变化,那么即使指示同一灰度的数据输入到所述像素电路,到达所述OLED的电流也会变得不均匀,而结果就是OLED亮度发生变化。亮度变化会导致图像质量下降。因此,所述OLED像素需要通过像素补偿电路来准确地控制所述OLED驱动电流。
[0007] 图4为现有技术中的像素电路的电路图。图4所示的所述像素电路以图2所示的所述像素(n,m)为例,且图2所示的信号EM(n)和data(m)在图4中分别表示为EM和data。该像素电路包括7个TFT和1个电容(7T1C)。OLED亮度由驱动TFT(driving TFT,DTFT)模拟电流(见图4虚线)依照数据电压进行控制。其他TFT M2至M7作为开关使用。发送到所述DTFT的指示数据为数据线上的电压产生的Vgs(TFT栅源电压)。每个像素上的跨电容Cst(DTFT栅源之间的电容)数据电压针对每个图像进行更新。
[0008] 图5示出了一种驱动所述像素电路的定时顺序。图2中,信号线G(n–2)、G(n–1)、G(n)等均连接到所述扫描驱动。G(n–2)、G(n–1)、G(n)等在每1HS(一个平同步周期(例如,对于刷新频率为60赫兹的FHD(分辨率1920x1080)来说,1HS为1/60/1920=8.6us))内依次转为低电平。图5中,G(n–1)在第一个1HS内转为低电平,接着G(n)在下一个1HS内转为低电平。1HS中的后半段时间用于给所述数据线上的数据信号进行充电。图5中的数据信号“R”、“G”、“B”表明对“R”像素、“G”像素、“B”像素的处理是分别根据De-MUX电路中的信号d1、d2、d3依次进行的。
[0009] 现结合图6a至图6c对所述像素电路的所述操作进行说明。图6a示出了与图5中的周期(a)对应的DTFT初始周期中的电流流向。如图5所示,在周期(a)内,G(n-1)为低电平,G(n)和EM为高电平。因此,图6a中TFT M3为“开”,TFT M2和TFT M4到M7为“关”。所以,所述DTFT的栅电压初始化为所述VINIT电压,也就是说,之前的数据被清零。
[0010] 图6b示出了与图5中的周期(b)对应的数据写入及Vth补偿周期内的电流流向。如图5所示,在周期(b)内,G(n-1)为高电平,G(n)为低电平,EM为高电平。因此,TFT M2、M5、M7为“开”,TFT M3、M4、M6为“关”。由于M2为“开”,所以所述DTFT的栅极和漏极相连。最终,所述DTFT的栅极电压如等式(1)所示:
[0011] M1gate=Vdata–Vth(DTFT)(1)
[0012] 其中,Vdata为所述数据线上的数据信号的电压,Vth(DTFT)为所述DTFT的阈值电压。
[0013] 这意味着如果所述DTFT之间的Vth不同,则对于同一Vdata,M1gate不同,因此所述DTFT的Vth变化应当通过所述像素电路进行补偿。同时,根据图6b,由于M7为“开”,导致所述OLED电容的电荷放电,从而使得所述OLED阳极电压也初始化为所述VINIT电压。
[0014] 图6c示出了与图5中的周期(c)对应的发射周期内的电流流向。如图5所示,在周期(c)内,G(n-1)和G(n)为高电平,EM为低电平。因此,TFT M4和M6为“开”,TFT M2、M3、M5、M7为“关”。通常,当晶体管工作在饱和区时,漏极和源极之间的电流(Ids)可表示为Ids=(1/2)(W/L)M(Vgs–Vth)2,其中W、L、M分别表示晶体管的宽度、长度和迁移率,Vgs是DTFT的所述源电压和所述栅极电压之间的差值。下文用β/2表示(1/2)(W/L)M。即,β是与所述LTPS-TFT的设计和特性有关的参数。因此,当所述DTFT工作在所述饱和区时,DTFT电流如等式(2)所示:
[0015] Ids=(β/2)(Vgs–Vth)2  (2)
[0016] DTFT的所述源电压为ELVDD,DTFT的所述栅极电压如等式(1)所示。因此,Vgs如等式(3)所示:
[0017] Vgs=ELVDD–(Vdata–Vth)  (3)
[0018] 将等式(3)代入等式(2),得出如下等式(4):
[0019] Ids=(β/2)(ELVDD–Vdata+Vth–Vth)2  (4)
[0020] 最终,OLED电流如等式(5)所示:
[0021] Ids=(β/2)(ELVDD–Vdata)2  (5)
[0022] 从等式(5)可知,Vth项可以抵消,说明DTFT Vth可以得到补偿。
[0023] 已有部分专利,如日本专利申请No.2006-039544和日本专利申请No.2008-158477等,公开了几种用于补偿LTPS-TFT变化的像素电路。

发明内容

[0024] 本发明提供的所述像素电路的目的在于解决现有像素电路的补偿时间不能超过1HS的问题。为了实现该目的,本发明提供的所述像素电路可以将Vth补偿周期和数据写入周期进行分离。解决了这个问题,显示屏就有望获得更好的图像质量。
[0025] 第一方面,提供了一种像素电路,其中所述像素电路包括:驱动晶体管,其中所述驱动晶体管的栅极连接到第二晶体管的第二端和第二电容的第二端,所述驱动晶体管的第一端连接到第一电压,所述驱动晶体管的第二端连接到所述第二晶体管的第一端和第四晶体管的第一端;所述第二晶体管,其栅极连接到第一扫描线;所述第三晶体管,其中所述第三晶体管的栅极连接到所述第一扫描线,所述第三晶体管的第一端连接到第五晶体管的第二端、第一电容的第一端、所述第二电容的第一端;所述第四晶体管,其中所述第四晶体管的栅极连接到发射控制线,所述第四晶体管的第二端连接到第六晶体管的第一端和发光二极管的阳极;所述第五晶体管,其中所述第五晶体管的栅极连接第二扫描线,所述第五晶体管的第一端连接到数据电压;所述第六晶体管,其中所述第六晶体管的栅极连接到所述第一扫描线,且所述第六晶体管的第二端连接到初始化电压;所述第一电容,其第二端连接到所述第一电压;及所述第二电容。
[0026] 本发明提供的所述像素电路可以将所述Vth补偿和数据写入时间分离,使得补偿时间可以不固定为1HS。附图说明
[0027] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
[0028] 图1为一种OLED显示面板的示意图;
[0029] 图2为一种LTPS-TFT背板的电路图;
[0030] 图3为一种De-MUX电路的示例;
[0031] 图4为一种现有技术中的像素电路的电路图;
[0032] 图5示出了一种驱动所述像素电路的定时顺序;
[0033] 图6a示出了DTFT初始周期内的电流流向;
[0034] 图6b示出了数据写入和Vth补偿周期内的电流流向;
[0035] 图6c示出了发射周期内的电流流向;
[0036] 图7为本发明实施例提供的一种像素电路的电路图;
[0037] 图8示出了一种驱动所述像素电路的定时顺序;
[0038] 图9为一种面板电路的电路图;
[0039] 图10a示出了DTFT初始和OLED放电周期内的电流流向;
[0040] 图10b示出了Vth补偿和OLED放电周期内的电流流向;
[0041] 图10c示出了数据写入周期内的电流流向;
[0042] 图10d示出了发射周期内的电流流向;
[0043] 图11示出了补偿时间与OLED驱动电流误差率之间的关系;
[0044] 图12示出了一种用于解释IR压降的电路模型;
[0045] 图13示出了本发明实施例提供的另一种面板电路;
[0046] 图14示出了本发明实施例提供的另一种定时顺序。

具体实施方式

[0047] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚地描述。所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
[0048] 图7为本发明实施例提供的一种像素电路的电路图。该像素电路包括6个TFT(DTFT及M2至M6)和2个电容(C1和C2)(6T2C)。DTFT的栅极连接到M2的漏极和C2的第二端;DTFT的源极连接到正电源电压ELVDD;DTFT的漏极连接到M2的源极和M4的源极,M2的栅极连接到第一扫描线(Scan1),M3的栅极连接到Scan1,M3的源极连接到M5的漏极、C1的第一端和C2的第一端,M3的漏极连接到参考电压(Vref),M4的栅极连接到发射控制线(EM),M4的漏极连接到M6的源极和如OLED等发光二极管的阳极,M5的栅极连接到第二扫描线(Scan2),M5的源极连接到数据电压(Vdata),即数据线的电压,M6的栅极连接到Scan1,M6的漏极连接到初始化电压(VINIT),C1的第二端连接到ELVDD,OLED的阴极连接到负电源电压ELVSS。该像素电路可用于各种电子设备,并不限于智能电话、移动设备、计算机、电视等。
[0049] 图8示出了一种驱动所述像素电路的定时顺序。下文将结合图10a到图10d对图8中的所述定时顺序和图7中的所述像素电路的操作之间的关系进行描述。
[0050] 图9为一种面板电路的电路图。所述面板电路包括像素电路、Scan1驱动、Scan2驱动、发射驱动、De-MUX电路。该面板电路按照图8中的所述定时顺序进行驱动。而且,所述面板电路通过VINIT和Vref接线为所述像素电路提供DC电压。图9中的信号scan1(n)、scan2(n)、EM(n)、data(m)在图7中分别表示为Scan1、Scan2、EM、Vdata,在图8中分别表示为Scan1、Scan2、EM、Data。scan1(n-1)、scan1(n)、……由所述Scan1驱动生成,scan2(n-1)、scan2(n)、……由所述Scan2驱动生成,EM(n-1)、EM(n)、……由所述发射驱动生成。在1HS后scan1(n-1)、scan2(n-1)、EM(n-1)分别切换为scan1(n)、scan2(n)、EM(n)。
[0051] 现结合图10a至图10d对所述像素电路的操作进行说明。图10a示出了与图8中的周期(a)对应的DTFT初始和OLED放电周期中的电流流向。如图8所示,在周期(a)内,Scan1为低电平,Scan2为高电平,EM为低电平。图10a中,由于M2、M4、M6为“开”,DTFT的栅极电压和OLED阳极电压初始化为VINIT电压。同时,由于M3为“开”,点A设置为Vref电压。由于M5为“关”,点A与Vdata不连通。
[0052] 图10b示出了与图8中的周期(b)对应的Vth补偿和OLED放电周期内的电流流向。如图8所示,在周期(b)内,Scan1为低电平,Scan2和EM为高电平。图8中,周期(b)为2HS。但是周期(b)可以大于2HS,且周期(b)的长度可以根据所述补偿的效果来确定。图10b中,由于M2为“开”,DTFT的栅极和漏极相连。M4为“关”。最终,DTFT的栅极电压Gate如等式(6)所示:
[0053] Gate=ELVDD–Vth(DTFT)  (6)
[0054] 由于M5为“关”M3为“开”,所以点A的电位维持在Vref。由于M6为“开”,所以OLED阳极电压维持在所述VINIT电压。
[0055] 图10c示出了与图8中的周期(c)对应的数据写入周期内的电流流向。如图8所示,在周期(c)内,Scan1为高电平,Scan2为低电平,EM为高电平。M5为“开”,其他TFT M2至M4以及M6为“关”。所以所述点A的电位变为Vref-Vdata。在一个实施例中,Vref设置为高于Vdata的电压。由于电容C1和C2并联连接到所述点A,导致电荷被分压,且所述电位在C2的另一侧下降到(C2/Ct)(Vref-Vdata),其中Ct=C1+C2。在一个实施例中,C2的电容大于C1的电容,但两者之间并不限定为这种关系。Gate会相应变化,如等式(7)所示:
[0056] Gate=(ELVDD–Vth)–(C2/Ct)(Vref–Vdata)(7)
[0057] 图10d示出了与图8中的周期(d)对应的发射周期内的电流流向。周期(d)对应于OLED发光的一个帧周期,而图8示出了该周期的一部分。如图8所示,在周期(d)内,Scan1和Scan2为高电平,EM为低电平。M4为“开”,其他TFT M2、M3、M5、M6为“关”。所以,DTFT电流流入OLED。根据上面等式(2),所述DTFT电流表示为Ids=(β/2)(Vgs–Vth)2。图10d中,因为Vgs=ELVDD–G,所以Vgs–Vth=ELVDD–Gate–Vth。从等式(7)可知,ELVDD–Vth–Gate=(C2/Ct)(Vref–Vdata)。最终,通过用(C2/Ct)(Vref–Vdata)替换等式(2)中的(Vgs–Vth),可得出OLED电流Ids如等式(8)所示:
[0058] Ids=(β/2)((C2/Ct)(Vref–Vdata))2  (8)
[0059] 从等式(8)可知,ELVDD项和Vth项可以去除,说明图7中的所述像素电路可以补偿DTFT Vth和IR压降。该IR压降为每个像素电路的ELVDD的变化量,后文将对此进行解释。
[0060] 在现有技术中,由于数据写入和Vth补偿在同一周期内进行,所以补偿时间小于1HS。而且,当采用De-Mux驱动时,所述补偿时间将变为1HS的一半,如图5所示。现有像素电路的补偿方法用于数据电压。因此,必须在所述补偿操作开始之前将数据电压施加到数据线。图11示出了以微秒(us)为单位的补偿时间与OLED驱动电流误差率之间的关系。如果所述补偿时间缩短,补偿能力就会降低(电流误差率就会上升)。事实上,在应用到高分辨率面板上时,所述补偿能力会降低,这是因为所述补偿时间小于1HS。
[0061] 此外,图12示出了一种用于解释现有技术中的IR压降的电路模型。ELVDD(例如,5V)为所述OLED阳极电压,ELVSS(例如,-3V)为所述阴极电压。当OLED设备发光时,每个像素就是一个电流源。由于ELVDD线具有电阻,所述电阻随着线的长度增加而增大,亮度减弱。因此,所述每个像素的所述ELVDD电压将根据每个像素电流发生变化。这意味着如果待显示的图像变化,每个像素电路的所述IR压降的程度也会变化。在现有的像素电路中,ELVDD项包括在OLED Ids电流中,如等式(5)所示,其结果就是IR压降导致图像质量下降。
[0062] 本发明实施例提供的所述像素电路能够分离所述Vth补偿周期和所述数据写入周期。并且,Vth补偿时间可以大于1HS。此外,它可以补偿所述IR压降。通过本发明实施例提供的所述像素电路中的波形模拟,可以确定所述Vth补偿和所述IR压降补偿结果良好。因此,本发明实施例提供的所述像素电路可以解决现有技术中的像素电路问题。OLED显示屏的图像质量有望得到提升。
[0063] 下文描述了为实现本发明的上述目的而提供的替代解决方案。图13示出了本发明实施例提供的另一种像素电路。与图7所示的像素电路不同,M3漏极连接到所述ELVDD。这种情况下,Vref电压(或Vref接线)可以从所述面板电路中移除。如果没有产生不同的电压(Vref),所述电路就变简单了。该像素电路的定时顺序与图8中的一致。
[0064] 图14示出了本发明实施例提供的另一种定时顺序。将图14中的周期(a)设置为一个合适的时间,使得图10a中所述点A的电压可以设置为Vref且图10a中的Gate的电压可以初始化为VINIT。图14中的周期(b)用于Vth补偿。这种情况下,周期(b)小于1HS。最好是将周期(a)设置得尽可能短,以延长周期(b)的时间。通过所述信号EM由周期(a)切换到周期(b)。实际上,所述信号EM开始转为高电平的时刻是可以精确调节的,例如,精度可以为1HS的百分之一。
[0065] 由于信号Scan1的波形宽度与信号Scan2的一致,所以可以从所述面板电路中去掉一个扫描驱动。信号Scan1可以用信号G(n–1)代替,信号Scan2可以用信号G(n)代替。G(n-1)、G(n)、……由一个扫描驱动产生,且G(n–1)、G(n)、……在每个1HS内依次转为低电平。
即,图9中的Scan1驱动和Scan2驱动用一个扫描驱动代替。在本实施例中,IR压降可以在保持Vth补偿能力的同时得到补偿。
[0066] 上述披露的仅是本发明的示例实施例,当然并非旨在限制本发明的保护范围。本领域普通技术人员可以理解的是,实施前述实施例的全部或部分流程以及根据本发明权利要求进行的等效修改都应属于本发明的范围内。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈