표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 특히 크랙 전파를 방지할 수 있는 표시 장치에 관한 것이다.

액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 표시 장치는 전기 광학 활성층(electro-optical active layer)과 화소 전극이 형성되어 있는 표시판을 포함한다. 예를 들어 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함하고, 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함한다. 화소 전극은 박막 트랜지스터 등의 스위칭 소자에 연결되어 데이터 신호를 인가받을 수 있고, 전기 광학 활성층은 이러한 데이터 신호를 광학 신호로 변환함으로써 영상을 표시한다.

이 중 유기 발광 표시 장치는 자체 발광 소자인 발광 다이오드(organic light emitting diode)를 이용하여 영상을 표시하는 표시 장치이다. 따라서 유기 발광 표시 장치는 별도의 광원이 필요 없으므로 소비 전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다. 또한 유기 발광 표시 장치는 박형화가 가능하면서 휘도 및 색순도가 뛰어나고 플렉서블(flexible) 표시 장치에 응용될 수 있는 장점을 가지고 있다.

발광 다이오드는 화소 전극, 대향 전극, 그리고 두 사이에 위치하는 발광층을 포함한다. 화소 전극 및 대향 전극 중 한 전극은 애노드 전극이 되고 다른 전극은 캐소드 전극이 된다. 캐소드 전극으로부터 주입된 전자(electron)와 애노드 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 대향 전극은 복수의 화소에 걸쳐 형성되어 있으며 일정한 공통 전압을 인가받을 수 있다.

외부로부터 수분이나 산소 등의 불순물이 표시 장치 내부로 유입되면 표시 장치가 포함하는 전기 소자의 수명이 단축될 수 있고, 유기 발광 표시 장치의 경우 발광층의 발광 효율이 저하될 수 있다. 그러면 발광층의 발광색의 변질 등의 문제점이 생길 수 있다.

따라서, 표시 장치를 제조할 때 내부의 전기 소자를 외부로부터 격리하여 수분 등의 불순물이 침투하지 못하도록 밀봉(encapsulation) 처리가 진행된다. 이러한 밀봉 처리 방법으로는, 박막 트랜지스터, 발광층 등이 형성된 하부 기판 상부에 PET(polyester) 등의 유기 고분자로 이루어진 층을 라미네이팅하는 방법, 봉지 기판으로 커버 또는 캡(cap)을 형성하고 하부 기판 및 봉지 기판의 가장자리를 밀봉재로 봉합하는 방법, 봉지 기판 대신에 복수의 박막을 적층하여 형성된 봉지층을 포함하는 봉지부를 형성하는 방법 등이 있다. 밀봉 기능을 하는 층 또는 부재를 밀봉부라 한다.

표시 장치의 밀봉부 위에는 필요에 따라 추가적인 패턴 또는 층이 형성될 수 있다. 예를 들어 표시 장치가 영상을 표시하는 기능 이외에 사용자와의 상호 작용이 가능한 터치 감지 기능을 포함하는 경우 밀봉부 위에 터치 센서를 형성하는 패턴 및/또는 층이 추가적으로 형성될 수 있다.

표시 장치에 외부로부터 충격이 가해지면 표시판의 절연층 또는 패턴에 금(crack, 크랙이라 함)이 발생할 수 있다. 크랙은 주로 표시판의 가장자리 또는 외곽층에서 발생되어 내부로 전파될 수 있고, 내부로 전파된 크랙은 박막 트랜지스터 등의 내부 전기 소자에 불량을 초래할 수 있다. 특히 근래에는 유연성이 있는 플렉서블 기판을 포함하는 표시판이 많이 개발되고 있는데, 그 유연성에 의해 표시판의 여러 층에 크랙이 더욱 잘 발생할 수 있다.

따라서 본 발명이 해결하고자 하는 과제는 표시판의 가장자리에서 또는 주변 영역의 상부층에서 발생한 크랙의 전파를 방지하여 표시 장치의 내부 전기 소자를 크랙의 영향으로부터 보호하는 것이다.

본 발명의 한 실시예에 따른 표시 장치는 액티브 영역 및 상기 액티브 영역의 주변에 위치하는 주변 영역을 포함하는 하부 기판, 상기 하부 기판 위에 위치하는 박막 트랜지스터층, 상기 박막 트랜지스터층 위에 위치하며 상기 표시 영역에 위치하는 복수의 화소 전극, 상기 화소 전극 위에 위치하며 상기 화소 전극을 밀봉하는 봉지부, 그리고 상기 봉지부 위에 위치하는 복수의 패턴을 포함하는 패턴층을 포함하고, 상기 봉지부는 상기 하부 기판의 제1 영역을 덮고 상기 제1 영역 주변의 제2 영역은 드러내고, 상기 패턴층은 상기 주변 영역에 위치하는 크랙 방지부를 포함한다.

상기 크랙 방지부는 서로 이격되어 있는 복수의 부분을 포함할 수 있다.

상기 크랙 방지부는 상기 봉지부와 중첩하는 부분을 포함할 수 있다.

상기 크랙 방지부는 상기 봉지부와 중첩하지 않는 부분을 포함할 수 있다.

상기 패턴층이 포함하는 상기 복수의 패턴은 적어도 하나의 절연층 및 적어도 하나의 도전층을 포함할 수 있다.

상기 크랙 방지부는 상기 복수의 패턴이 포함하는 절연층 중 적어도 하나 및/또는 상기 복수의 패턴이 포함하는 도전층 중 적어도 하나를 포함할 수 있다.

상기 적어도 하나의 도전층은 상기 액티브 영역에 위치하며 서로 분리되어 있는 복수의 터치 전극을 포함할 수 있다.

상기 복수의 터치 전극은 상기 봉지부 위에 위치하는 제1 터치 전극, 그리고 상기 제1 터치 전극과 다른 층에 위치하는 제2 터치 전극을 포함할 수 있다.

상기 패턴층은 상기 제1 터치 전극 위에 위치하는 제1 절연층 및 상기 제2 터치 전극 위에 위치하는 제2 절연층을 포함할 수 있다.

상기 패턴층은 상기 터치 전극과 연결되어 있는 터치 배선을 더 포함하고, 상기 터치 배선은 상기 주변 영역에 위치하는 부분을 포함할 수 있다.

상기 터치 배선은 상기 주변 영역 중 상기 액티브 영역과 인접하는 제1 주변 영역에 위치하고, 상기 크랙 방지부는 상기 제1 주변 영역의 주변에 위치하는 제2 주변 영역에 위치할 수 있다.

상기 크랙 방지부는 상기 터치 배선과 이격되어 있을 수 있다.

상기 봉지부와 상기 패턴층 사이에 위치하는 버퍼층을 더 포함할 수 있다.

상기 박막 트랜지스터층은 적어도 하나의 절연층을 포함하고, 상기 박막 트랜지스터층이 포함하는 상기 적어도 하나의 절연층은 상기 주변 영역에 위치하며 적어도 하나의 댐 형태인 엣지부 더미 패턴을 포함할 수 있다.

상기 봉지부와 상기 패턴층 사이에 위치하는 버퍼층을 더 포함하고, 상기 버퍼층은 상기 엣지부 더미 패턴을 덮을 수 있다.

상기 봉지부는 교대로 적층된 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있다.

상기 박막 트랜지스터층 및 상기 봉지부 사이에는 상기 화소 전극을 포함하는 발광 소자층이 위치할 수 있다.

본 발명의 실시예에 따르면 표시판의 가장자리에서 또는 주변 영역의 상부층에서 발생한 크랙의 전파를 방지하여 표시 장치의 내부 전기 소자를 크랙의 영향으로부터 보호할 수 있으므로 표시 장치의 불량 발생을 줄일 수 있다.

도 1a 및 도 1b는 각각 본 발명의 한 실시예에 따른 표시 장치의 배치도이고,
도 2 내지 도 5는 각각 도 1a에 도시한 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 터치 센서의 일부에 대한 평면도이고,
도 7은 도 6에 도시한 터치 센서를 VII-VII 선을 따라 잘라 도시한 단면도이고,
도 8 내지 도 10은 각각 도 1에 도시한 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고,
도 11은 본 발명의 한 실시예에 따른 표시 장치의 단면도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이제 본 발명의 한 실시예에 따른 표시 장치에 대하여 도면을 참고하여 상세하게 설명한다.

먼저, 도 1a, 1b, 도 2 내지 도 5를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.

도 1a 및 도 1b는 각각 본 발명의 한 실시예에 따른 표시 장치의 배치도이고, 도 2는 도 1a에 도시한 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고, 도 2 내지 도 5는 각각 도 1a에 도시한 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.

먼저 도 1a 및 도 1b를 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(display panel)(1000)을 포함한다.

표시판(1000)은 평면 구조로 볼 때 액티브 영역(active area)(AA)과 그 주변에 위치하는 주변 영역(peripheral area)(PA)을 포함한다.

액티브 영역(AA)에는 영상을 표시할 수 있는 복수의 화소(PX) 및 화소(PX)와 연결되어 구동 신호를 전달하는 복수의 표시 신호선(도시하지 않음)이 위치한다.

표시 신호선은 게이트 신호를 전달하는 복수의 게이트선(도시하지 않음) 및 데이터 신호를 전달하는 복수의 데이터선(도시하지 않음)을 포함한다. 게이트선과 데이터선은 서로 교차하며 뻗을 수 있다. 표시 신호선은 주변 영역(PA)으로 연장되어 패드부(도시하지 않음)를 형성할 수 있다. 표시 신호선의 패드부는 도 1a 및 도 1b에 도시한 표시판(1000)의 아래쪽 주변 영역(PA)에 위치할 수 있다.

복수의 화소(PX)는 대략 행렬 형태로 배열되어 있을 수 있으나 이에 한정되는 것은 아니다. 각 화소(PX)는 게이트선 및 데이터선과 연결된 적어도 하나의 스위칭 소자(도시하지 않음) 및 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자는 표시판(1000)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다. 화소(PX)가 포함하는 적어도 하나의 스위칭 소자는 게이트선이 전달하는 게이트 신호에 따라 턴온 또는 턴오프되어 데이터선이 전달하는 데이터 신호를 선택적으로 화소 전극에 전달할 수 있다.

색 표시를 구현하기 위해서는 각 화소(PX)는 기본색(primary color) 중 하나를 표시할 수 있으며, 이들 기본색의 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색 또는 사원색을 들 수 있다.

본 발명의 한 실시예에 따르면 액티브 영역(AA)의 적어도 일부는 터치를 감지할 수 있는 영역인 터치 감지 영역(touch sensible area)일 수 있다. 이 경우 표시 장치는 외부로부터의 터치를 감지할 수 있는 기능을 가진다.

여기서 터치란 사용자의 손과 같은 외부 물체가 표시 장치의 터치면에 직접적으로 닿는 경우뿐만 아니라 외부 물체가 표시 장치의 표면에 접근하거나 접근한 상태에서 움직이는(hovering) 경우도 포함한다. 예를 들어 액티브 영역(AA)의 대부분은 터치 감지 영역을 이룰 수 있고, 사용자가 아이콘 등을 터치하고 터치 결과에 따른 영상을 표시 장치가 표시할 수 있다.

주변 영역(PA)은 대부분 터치를 감지할 수 없는 터치 비활성 영역일 수 있으나 이에 한정되지 않고 주변 영역(PA)의 적어도 일부는 터치 감지 영역을 이룰 수도 있다. 본 실시예에서는 표시 장치가 터치 감지 기능을 포함할 때 액티브 영역(AA)의 대부분이 터치 감지 영역이고 주변 영역(PA)의 대부분이 터치 비활성 영역인 경우를 예로 들어 설명한다.

액티브 영역(AA)에는 터치를 감지하기 위한 터치 센서를 이루는 복수의 터치 전극 및 터치 전극에 연결되어 있는 복수의 터치 배선이 위치할 수 있다.

터치 센서는 다양한 방식으로 접촉을 감지할 수 있다. 예를 들어, 터치 센서는 저항막 방식(resistive type), 정전 용량 방식(capacitive type), 전자기 유도형(electro-magnetic type, EM), 광 감지 방식(optical type) 등 다양한 방식으로 분류될 수 있다. 터치 센서의 구체적인 구조의 예에 대해서는 이후에 설명하도록 한다.

주변 영역(PA)은 액티브 영역(AA)에 인접한 제1 주변 영역(PA1)과 그 주위에 위치하는 제2 주변 영역(PA2)을 포함할 수 있다.

제1 주변 영역(PA1)에는 액티브 영역(AA)과 연결되어 있는 배선이 위치할 수 있다. 예를 들어 표시 장치가 터치 감지 기능을 가지는 경우 제1 주변 영역(PA1)에는 액티브 영역(AA)에 위치하는 터치 전극과 연결되어 있는 복수의 터치 배선(TW)이 위치할 수 있다. 터치 배선(TW)은 제1 주변 영역(PA1)에서 표시판(1000)의 가장자리를 따라 뻗고 주변 영역(PA)의 한 쪽(도 1a 또는 도 1b에서 아래쪽 주변 영역(PA))에서 패드부(PAD)를 형성할 수 있다. 터치 배선(TW)의 패드부(PAD)는 터치 센서를 구동하기 위한 신호를 전달하는 구동부가 연결될 수 있다. 구동부는 패드부(PAD)에 적어도 하나의 집적 회로 칩의 형태로 장착되어 있거나 가요성 인쇄 회로막(printed circuit film, FPC) 등의 위에 장착되어 TCP(tape carrier package)의 형태로 패드부(PAD)에 부착되거나, 표시판(1000)에 집적되어 있을 수 있다.

제2 주변 영역(PA2)은 제1 주변 영역(PA1)의 바깥쪽에 위치하며 제1 주변 영역(PA1)을 둘러쌀 수 있다. 제2 주변 영역(PA2)에는 적어도 하나의 크랙 방지부(CR)가 위치한다. 크랙 방지부(CR)는 표시 장치의 제조 과정 또는 사용 과정에서 표시판(1000)에 외부로부터 충격이 가해져 표시판(1000)의 가장자리에서 또는 주변 영역(PA)의 상부층(또는 외곽층)에서 크랙이 발생하였을 때 크랙이 액티브 영역(AA) 쪽으로 확대 및 전달되는 것을 막을 수 있다. 특히 크랙 방지부(CR)와 동일한 층에 크랙이 발생하였을 때 그 층을 따라 액티브 영역(AA) 쪽으로 크랙이 전달되거나 액티브 영역(AA) 내부에 위치하는 화소(PX), 표시 신호선 등의 여러 전기 소자에 크랙이 전파되는 것을 막을 수 있다.

크랙 방지부(CR)는 표시판(1000)의 서로 다른 가장자리를 따라 뻗는 복수의 크랙 방지부(CR1, CR2, CR3, CR4)를 포함할 수 있다. 각 크랙 방지부(CR1, CR2, CR3, CR4)는 표시판(1000)의 각 가장자리에 인접할 수 있다. 크랙 방지부(CR1, CR2, CR3, CR4)는 도 1a에 도시한 바와 같이 서로 분리되어 있을 수도 있고, 도 1b에 도시한 바와 같이 복수의 크랙 방지부(CR1, CR2, CR3, CR4)의 적어도 두 개는 서로 연결되어 있을 수도 있다. 도 1b는 표시판(1000)의 가장자리를 따라 크랙 방지부(CR1, CR2, CR3, CR4)가 연결되어 대략 폐곡선을 이루고 있는 예를 도시하고 있다.

표시판(1000)의 한 가장자리에 인접하여 뻗는 크랙 방지부(CR)는 서로 간격을 두고 떨어져 있으며 각각 댐 형태를 이루는 적어도 하나의 부분을 포함할 수 있다. 크랙 방지부(CR)의 각 부분은 서로 분리되어 각각 섬형(island type)일 수 있다. 이에 따라 표시판(1000)의 가장자리에서 또는 주변 영역(PA)의 상부층 또는 외곽층에서 크랙이 발생하였을 때 크랙의 전달이 차단될 수 있다.

도 1a 및 도 1b는 크랙 방지부(CR)이 직선 형태인 예를 도시하나 이에 한정되는 것은 아니다. 예를 들어 연속하여 뻗는 크랙 방지부(CR)는 평면상 돌출부 및 함몰부가 교대로 형성된 리아스식 형태를 가질 수도 있다.

그러면 도 1a 및 도 2b와 함께 도 2를 참조하여 표시판(1000)의 단면 구조에 대해 설명한다.

도 2를 참조하면, 표시판(1000)은 하부 기판(110)을 포함한다. 하부 기판(110)은 유리, 플라스틱 등을 포함할 수 있다. 하부 기판(110)은 유연성을 가질 수 있으며, 이 경우 하부 기판(110)은 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리카보네이트(PC), 폴리아릴레이트(PAR), 폴리에테르이미드(PEI), 폴리에테르술폰(PES) 또는 폴리이미드(PI) 등의 다양한 플라스틱, 금속 박막 또는 초박형 유리 등을 포함할 수 있다.

하부 기판(110) 위에는 배리어막(barrier layer)(111)이 위치한다. 배리어막(111)은 외부로부터의 불순물이 하부 기판(110)을 통과해 상부로 침투하는 것을 방지할 수 있다. 배리어막(111)은 무기막 및 유기막 중 적어도 하나의 막을 포함할 수 있다. 예를 들어 배리어막(111)은 질화규소(SiNx), 산화규소(SiOx), 산질화규소(SiOxNy) 등을 포함할 수 있다. 배리어막(111)은 생략될 수도 있다.

배리어막(111) 위에는 박막 트랜지스터층(TFL)이 위치한다.

박막 트랜지스터층(TFL)은 예를 들어 반도체층(도시하지 않음), 그 위에 위치하는 게이트 절연막, 그 위에 위치하는 복수의 게이트 도전체, 그 위에 위치하는 제1 보호막, 그 위에 위치하는 복수의 데이터 도전체, 그 위에 위치하는 제2 보호막 등을 포함할 수 있다. 게이트 도전체는 반도체층의 채널 영역과 중첩하는 적어도 하나의 게이트 전극을 포함할 수 있다. 제1 및 제2 보호막, 그리고 게이트 절연막은 무기 절연 물질 또는/및 유기 절연 물질로 이루어질 수 있다. 데이터 도전체는 데이터 신호를 전달하는 복수의 데이터선, 반도체층의 소스 및 드레인 영역과 연결되어 있는 입력 전극 및 출력 전극을 포함할 수 있다. 일부 입력 전극은 데이터선과 연결되어 있을 수 있다. 게이트 전극, 입력 전극 및 출력 전극은 반도체와 함께 박막 트랜지스를 이룰 수 있다.

박막 트랜지스터층(TFL)은 평면상 액티브 영역(AA) 및 제1 주변 영역(PA1)에 위치할 수 있으며, 제2 주변 영역(PA2)에도 위치할 수 있다.

박막 트랜지스터층(TFL) 위에는 발광 소자층(EL)이 위치할 수 있다.

발광 소자층(EL)은 제2 보호막 위에 위치하는 복수의 화소 전극(도시하지 않음), 화소 전극을 드러내는 복수의 개구부를 가지는 화소 정의막, 화소 전극 위에 위치하는 발광 부재, 발광 부재 위에 위치하는 대향 전극 등을 포함할 수 있다. 화소 전극은 제2 보호막의 접촉 구멍을 통해 박막 트랜지스터의 출력 전극과 물리적, 전기적으로 연결될 수 있다.

각 화소(PX)에 위치하는 화소 전극, 발광 부재 및 대향 전극은 발광 소자를 이룰 수 있다.

발광 소자층(EL)은 평면상 대부분 액티브 영역(AA)에 위치할 수 있다.

발광 소자층(EL) 위에는 봉지부(encapsulating portion)(380)가 위치한다. 봉지부(380)는 발광 소자층(EL)을 밀봉(encapsulation)하여 외부로부터 수분 및/또는 산소가 침투하는 것을 방지할 수 있다.

봉지부(380)는 적어도 하나의 무기층 및 적어도 하나의 유기층을 포함할 수 있고, 유기층과 무기층은 교대로 적층될 수 있다. 봉지부(380)의 윗면은 대체로 평탄할 수 있다. 봉지부(380)는 하부 기판(110)의 일부만을 덮고 나머지는 드러낼 수 있다. 즉, 봉지부(380)는 액티브 영역(AA) 및 그 주변의 주변 영역(PA)의 일부만을 덮을 수 있다.

봉지부(380)는 본 실시예에 한정되지 않고 발광 소자층(EL) 상부에 라미네이팅으로 형성된 PET(polyester) 등의 유기 고분자층, 밀봉된 봉지 기판 등 다양한 구조를 가질 수도 있다.

봉지부(380) 위에는 크랙 방지부(CR)를 포함하는 패턴층(400)이 위치한다.

패턴층(400)은 예를 들어 외부로부터의 터치를 감지할 수 있는 터치 센서의 패턴을 더 포함할 수 있다. 터치 센서의 패턴은 터치 전극과 이에 연결된 터치 배선(TW)을 포함할 수 있다. 터치 전극은 대부분 액티브 영역(AA)에 위치할 수 있으나 이에 한정되지 않고 제1 주변 영역(PA1)에 위치할 수도 있다. 터치 배선(TW)은 주로 제1 주변 영역(PA1)에 위치할 수 있으나 액티브 영역(AA)에 위치하는 부분을 포함할 수도 있다.

패턴층(400)은 적어도 하나의 절연층 및 적어도 하나의 도전층을 포함하는 복수의 층을 포함할 수 있다.

크랙 방지부(CR)는 패턴층(400)이 포함하는 복수의 층 중 적어도 하나의 층을 포함하고 제1 주변 영역(PA1)에 위치하는 패턴층(400)의 패턴과 이격되어 있으며 적어도 하나의 댐 형태를 이룰 수 있다.

크랙 방지부(CR)는 봉지부(380) 위에 위치하는 적어도 하나의 댐 형태를 이루는 부분을 포함할 수 있다. 봉지부(380) 위에 위치하는 크랙 방지부(CR)는 동일한 층에 형성된 터치 배선(TW)과 이격되어 있다. 봉지부(380) 위에 위치하는 크랙 방지부(CR)는 주로 제2 주변 영역(PA2)에 위치할 수 있다.

크랙 방지부(CR)는 제2 주변 영역(PA2)에 위치하며 봉지부(380)와 중첩하지 않는 부분, 즉 봉지부(380)가 형성되어 있지 않은 부분 위에 위치하며 적어도 하나의 댐 형태를 이루는 부분을 포함할 수 있다. 봉지부(380) 위에 위치하지 않는 크랙 방지부(CR)는 평면상 봉지부(380)의 가장자리 바깥쪽의 주변 영역(PA)에 위치할 수 있으며, 배리어막(111) 위에 위치할 수 있다. 봉지부(380)와 중첩하지 않는 크랙 방지부(CR)도 박막 트랜지스터층(TFL) 및 발광 소자층(EL)보다 후에 형성되는 층에 위치한다.

크랙 방지부(CR)는 서로 이격되어 있으며 각각 댐 형태를 이루는 적어도 하나의 부분을 포함할 수 있고, 각 부분은 앞에서 설명한 바와 같이 표시판(1000)의 가장자리를 따라 뻗을 수 있다.

크랙 방지부(CR)를 포함하는 패턴층(400)은 표시판(1000)의 윗면, 즉 봉지부(380) 및 배리어막(111)의 윗면에 직접 형성될 수 있다. 만약 크랙 방지부(CR)가 봉지부(380)의 적층 이전에 형성되는 경우 봉지부(380)의 접착력(adhesion)에 문제가 생길 수 있어 크랙 방지를 위한 구조를 봉지부(380)의 가장자리와 일정 간격을 유지해야 한다. 그러나 본 발명의 한 실시예에 따른 크랙 방지부(CR)는 봉지부(380)를 형성한 후에 형성되므로 봉지부(380)의 접착력에 문제가 발생하지 않는다. 따라서 크랙 방지부(CR)를 형성할 수 있는 영역이 넓어지고, 나아가 봉지부(380)의 위에도 형성할 수 있다. 따라서 표시판(1000)에 외부로부터 충격이 가해졌을 때 표시판(1000)의 가장자리에서 또는 주변 영역(PA)의 상부층에서 발생한 크랙이 액티브 영역(AA) 쪽으로 그리고 액티브 영역(AA)의 내부의 소자를 향해 전파되는 것을 효율적으로 차단할 수 있다.

특히 크랙 방지부(CR)가 봉지부(380) 위에 위치하는 패턴층(400)과 같은 층에 위치하므로 봉지부(380)보다 바깥쪽에 위치하는 층인 패턴층(400)에 크랙이 발생하여도 액티브 영역(AA) 및 그 내부로 크랙이 전파되는 것을 막을 수 있다.

도 3을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 1a, 도 1b 및 도 2에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 배리어막(111) 및 봉지부(380)의 위, 그리고 패턴층(400)의 아래에는 버퍼층(390)이 더 위치할 수 있다. 버퍼층(390)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질을 포함할 수 있다.

크랙 방지부(CR)는 버퍼층(390) 위치한다.

도 4를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 1a, 도 1b 및 도 2에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 엣지부 더미 패턴(CR_e)을 더 포함할 수 있다. 엣지부 더미 패턴(CR_e)은 제2 주변 영역(PA2)에 위치하며 본 발명의 한 실시예에 따른 크랙 방지부(CR)와 표시판(1000)의 가장자리 사이의 영역에 위치할 수 있다.

엣지부 더미 패턴(CR_e)은 박막 트랜지스터층(TFL)이 포함하는 적어도 하나의 절연층과 동일한 층에 위치할 수 있다. 특히 엣지부 더미 패턴(CR_e)은 무기 절연 물질을 포함하는 절연층과 동일한 층에 위치할 수 있다.

도 4에 도시한 바와 달리 엣지부 더미 패턴(CR_e)은 배리어막(111)과 동일한 층에 위치하는 부분을 포함할 수도 있다.

엣지부 더미 패턴(CR_e)은 적어도 하나의 댐 형태로 형성되어 있을 수 있다. 엣지부 더미 패턴(CR_e)은 셀 커팅과 같은 표시 장치의 제조 공정에서 가해지는 충격에 의해 표시판(1000)의 가장자리에서 발생된 크랙이 액티브 영역(AA)으로 전파되는 것을 막는 역할을 할 수 있다.

도 4를 참조하면, 엣지부 더미 패턴(CR_e)은 서로 이격되어 있는 적어도 하나의 부분을 포함하여 크랙의 전파를 더욱 효과적으로 차단할 수 있다. 특히 엣지부 더미 패턴(CR_e)과 동일한 층에서 발생한 크랙이 이격된 공간에 의해 차단되어 크랙이 액티브 영역(AA)으로 전파되는 것을 막을 수 있다.

도 5를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 엣지부 더미 패턴(CR_e) 및 봉지부(380)의 위, 그리고 패턴층(400)의 아래에는 버퍼층(390)이 더 위치할 수 있다. 버퍼층(390)은 엣지부 더미 패턴(CR_e)을 덮고, 크랙 방지부(CR)는 버퍼층(390) 위치한다. 버퍼층(390)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질을 포함할 수 있다.

엣지부 더미 패턴(CR_e)은 도 5에 도시한 바와 같이 크랙 방지부(CR)의 적어도 일부와 중첩할 수도 있고, 이와 달리 크랙 방지부(CR)와 중첩하지 않을 수도 있다.

본 실시예에서는 유기 발광 표시 장치를 표시 장치의 한 예로서 설명하였으나 본 발명의 한 실시예에 따른 표시 장치는 이에 한정되지 않고 액정 표시 장치 등 다양한 표시 장치일 수 있으며, 이 경우 박막 트랜지스터층(TFL)의 구조 및 발광 소자층(EL)은 각 표시 장치에 맞게 다르게 구성될 수도 있다.

그러면, 앞에서 설명한 도면들과 함께 도 6 및 도 7을 참조하여 본 발명의 한 실시예에 따른 표시 장치가 포함하는 패턴층(400)의 한 실시예에 대해 설명한다.

도 6은 본 발명의 한 실시예에 따른 표시 장치가 포함하는 터치 센서의 일부에 대한 평면도이고, 도 7은 도 6에 도시한 터치 센서를 VII-VII 선을 따라 잘라 도시한 단면도이다.

본 발명의 한 실시예에 따른 패턴층(400)은 터치 센서를 구성하는 복수의 제1 터치 전극(411) 및 복수의 제2 터치 전극(431), 그리고 적어도 하나의 절연층(420, 440)을 포함한다.

복수의 제1 터치 전극(411) 및 복수의 제2 터치 전극(431)은 액티브 영역(AA)에서 교호적으로 배치될 수 있다. 예를 들어 복수의 제1 터치 전극(411)은 열 방향 및 행 방향을 따라 각각 복수 개씩 배치되고, 복수의 제2 터치 전극(431)도 열 방향 및 행 방향을 따라 각각 복수 개씩 배치될 수 있다.

동일한 행 또는 열에 배열된 복수의 제1 터치 전극(411)은 액티브 영역(AA)의 내부 또는 외부에서 서로 연결되어 있을 수도 있고 분리되어 있을 수도 있다. 마찬가지로 동일한 열 또는 행에 배열된 복수의 제2 터치 전극(431)의 적어도 일부는 액티브 영역(AA)의 내부 또는 외부에서 서로 연결되어 있을 수도 있고 분리되어 있을 수도 있다. 도 6은 동일한 행에 배치된 복수의 제1 터치 전극(411)이 액티브 영역(AA) 내부에서 서로 연결되어 있고, 동일한 열에 배치된 복수의 제2 터치 전극(431)이 액티브 영역(AA) 내부에서 서로 연결되어 있는 예를 도시한다.

도 7을 참조하면, 제1 터치 전극(411)과 제2 터치 전극(431)은 서로 다른 층에 위치할 수 있다.

구체적으로, 표시 장치가 앞에서 설명한 버퍼층(390)을 포함하는 경우 제1 터치 전극(411)은 버퍼층(390) 위에 위치할 수 있다.

제1 터치 전극(411) 위에는 제1 절연층(420)이 위치하고, 그 위에 제2 터치 전극(431)이 위치할 수 있다. 제1 절연층(420)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.

버퍼층(390) 위에는 제1 터치 전극(411)과 연결되어 있는 제1 터치 배선(412) 및 제2 터치 전극(431)과 연결되어 있는 제2 터치 배선(도시하지 않음)이 위치할 수 있다. 제1 터치 배선(412) 및 제2 터치 배선은 주변 영역(PA)에서 패드부(PAD)를 형성할 수 있다.

제2 터치 전극(431), 그리고 제1 및 제2 터치 배선(412) 위에는 제2 절연층(440)이 위치한다. 제2 절연층(440)은 질화규소(SiNx), 산화규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.

제1 절연층(420) 및/또는 제2 절연층(440)은 제1 터치 배선(412)의 패드부(PAD) 또는 제2 터치 배선의 패드부(PAD)를 드러내는 접촉 구멍(445)를 포함할 수 있다.

제1 터치 전극(411) 및 제2 터치 전극(431)은 빛이 투과될 수 있도록 소정의 투과도 이상을 가질 수 있다. 예를 들어 제1 터치 전극(411) 및 제2 터치 전극(431)은 ITO(indium tin oxide), IZO(indium zinc oxide), 은나노와이어(AgNw) 등의 얇은 금속층, 메탈 메쉬(metal mesh), 탄소 나노 튜브(CNT) 등의 투명한 도전 물질로 만들어질 수 있으나 이에 한정되는 것은 아니다. 제1 및 제2 터치 전극(411, 431)이 금속을 포함하는 경우 예를 들어 티타늄(Ti)을 포함하는 적어도 하나의 도전층을 포함할 수 있고, 티타늄(Ti)을 포함하는 다층막을 포함할 수 있다. 제1 및 제2 터치 전극(411, 431)이 다층막을 포함하는 경우 예를 들어 Ti/Al/Ti로 이루어질 수 있다.

제1 터치 배선(412)과 제2 터치 배선은 몰리브덴(Mo), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Ti), 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 등의 저저항 물질을 포함할 수 있으며, 제1 터치 전극(411) 또는 제2 터치 전극(431)과 동일한 층을 더 포함할 수 있다.

서로 이웃하는 제1 터치 전극(411)과 제2 터치 전극(431)은 터치 센서로서 기능하는 상호 감지 축전기(mutual sensing capacitor)를 형성한다. 상호 감지 축전기는 제1 터치 전극(411) 및 제2 터치 전극(431) 중 하나를 통해 감지 입력 신호를 입력 받고 외부 물체의 접촉에 의한 전하량 변화를 감지 출력 신호로서 나머지 터치 전극을 통해 출력할 수 있다.

본 발명의 다른 실시예에 따르면, 복수의 제1 터치 전극(411)과 복수의 제2 터치 전극(431)은 서로 분리되어 있으며 각각 터치 배선(도시하지 않음)을 통해 구동부와 연결될 수도 있다. 이 경우 각 터치 전극은 터치 센서로서 자가 감지 축전기(self sensing capacitance)를 형성할 수 있다. 자가 감지 축전기는 감지 입력 신호를 입력 받아 소정 전하량으로 충전될 수 있고, 손가락 등의 외부 물체의 접촉이 있으면 충전 전하량에 변화가 생겨 입력된 감지 입력 신호와 다른 감지 출력 신호를 출력할 수 있다.

본 발명의 다른 실시예에 따르면, 제1 터치 전극(411)과 제2 터치 전극(431)은 동일한 층에 위치할 수도 있다. 이 경우 제1 및 제2 터치 전극(411, 431)과 다른 층에 위치하며 절연되어 있는 도전성 연결 다리를 통해 서로 이웃한 제1 터치 전극(411)끼리 또는 제2 터치 전극(431)끼리 연결할 수 있다.

이와 같은 제1 및 제2 터치 전극(411, 431)과 제1 및 제2 절연층(420, 440)은 함께 패턴층(400)을 형성한다.

본 발명의 한 실시예에 따른 표시 장치가 포함하는 크랙 방지부(CR)는 터치 센서를 형성하는 패턴층(400)의 여러 층 중 적어도 하나를 포함할 수 있다.

이러한 크랙 방지부(CR)의 여러 층 구성에 대해 앞에서 설명한 도면들과 함께 도 8 내지 도 10을 참조하여 설명한다.

도 8 내지 도 10은 각각 도 1a에 도시한 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.

먼저 도 8을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 여러 실시예에 따른 표시 장치와 대부분 동일하다. 본 실시예에 따른 표시 장치는 제2 주변 영역(PA2)에 위치하며 크랙 방지부(CR)와 표시판(1000)의 가장자리 사이의 영역에 위치하는 엣지부 더미 패턴(CR_e), 그리고 엣지부 더미 패턴(CR_e) 위에 위치하는 버퍼층(390)을 포함할 수 있다.

버퍼층(390) 위에 위치하는 크랙 방지부(CR)는 잎에서 설명한 실시예에 따른 패턴층(400)이 포함하는 절연층 중 적어도 하나를 포함할 수 있다. 도 8은 크랙 방지부(CR)가 제1 절연층(420) 및 제2 절연층(440)을 포함하는 예를 도시한다.

본 실시예에 따르면 표시판의 가장자리에서 또는 주변 영역(PA)의 상부층, 더 구체적으로 패턴층(400)의 제1 절연층(420) 및/또는 제2 절연층(440)에서 외부 충격에 의한 크랙이 발생하였을 때 크랙이 액티브 영역(AA) 또는 그 내부의 박막 트랜지스터층(TFL) 또는 발광 소자층(EL) 쪽으로 전파되는 것을 막을 수 있다.

도 9를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 크랙 방지부(CR)는 잎에서 설명한 실시예에 따른 패턴층(400)이 포함하는 도전층 중 적어도 하나를 포함할 수 있다. 도 9는 크랙 방지부(CR)가 제1 터치 전극(411) 및 제2 터치 전극(431)과 동일한 도전층(410, 430)을 포함하는 예를 도시한다. 도전층(410)은 제1 터치 전극(411)과 동일한 층이고, 도전층(430)은 제2 터치 전극(431)과 동일한 층일 수 있다.

크랙 방지부(CR)는 제1 및 제2 터치 전극(411, 431)과 동일한 공정에서 동일한 재료로 동시에 적층되고 패터닝될 수 있다.

본 실시예에 따르면 표시판의 가장자리에서 또는 주변 영역(PA)의 상부층, 더 구체적으로 패턴층(400)의 제1 및 제2 터치 전극(411, 431)에서 외부 충격에 의한 크랙이 발생하였을 때 크랙이 액티브 영역(AA) 또는 그 내부의 박막 트랜지스터층(TFL) 또는 발광 소자층(EL) 쪽으로 전파되는 것을 막을 수 있다.

도 10을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 8 또는 도 9에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 크랙 방지부(CR)는 잎에서 설명한 실시예에 따른 패턴층(400)이 포함하는 절연층 및 도전층을 포함할 수 있다. 도 10은 크랙 방지부(CR)가 제1 및 제2 절연층(420, 440)과 제1 및 제2 터치 전극(411, 431)과 동일한 도전층(410, 430)을 포함하는 예를 도시한다. 도전층(410)은 제1 터치 전극(411)과 동일한 층이고, 도전층(430)은 제2 터치 전극(431)과 동일한 층일 수 있다. 크랙 방지부(CR)는 패턴층(400)의 적층 및 패터닝시 함께 적층되고 패터닝될 수 있다.

본 실시예에 따르면 표시판의 가장자리에서 또는 주변 영역(PA)의 상부층, 더 구체적으로 패턴층(400)의 어느 층에서 외부 충격에 의한 크랙이 발생하였을 때 크랙이 액티브 영역(AA) 또는 그 내부의 박막 트랜지스터층(TFL) 또는 발광 소자층(EL) 쪽으로 전파되는 것을 막을 수 있다.

그러면 앞에서 설명한 도면들과 함께 도 11을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.

도 11은 본 발명의 한 실시예에 따른 표시 장치의 단면도이다.

본 발명의 한 실시예에 따른 표시 장치는 하부 기판(110), 그 위에 위치하는 배리어막(111)을 포함할 수 있다.

배리어막(111) 위에는 적어도 하나의 반도체층이 위치한다.

반도체층은 액티브 영역(AA)에 위치하는 반도체(154), 그리고 제1 주변 영역(PA1)에 위치하는 적어도 하나의 반도체(154d)를 포함할 수 있다. 반도체(154, 154d)는 각각 소스 영역 및 드레인 영역과 그 사이에 위치하는 채널 영역을 포함할 수 있다.

반도체층은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등을 포함할 수 있다.

반도체층 위에는 질화규소(SiNx) 또는 산화규소(SiO ₂ ) 등으로 이루어질 수 있는 게이트 절연막(140)이 위치한다.

게이트 절연막(140) 위에는 복수의 게이트 도전체가 위치한다. 게이트 도전체는 액티브 영역(AA)에 위치하는 제어 전극(124)을 포함한다. 제어 전극(124)은 반도체(154)의 일부, 특히 채널 영역과 중첩할 수 있다. 게이트 도전체는 제1 주변 영역(PA1)에 위치하는 적어도 하나의 제어 전극(124d)을 더 포함할 수 있다. 제어 전극(124d)은 반도체(154d)의 채널 영역과 중첩하는 부분을 포함할 수 있다.

게이트 절연막(140) 및 게이트 도전체 위에는 제1 보호막(180a)이 위치한다. 제1 보호막(180a) 및 게이트 절연막(140)은 액티브 영역(AA)에서 반도체(154)의 소스 영역을 드러내는 접촉 구멍(183), 그리고 드레인 영역을 드러내는 접촉 구멍(185)을 포함할 수 있다. 제1 보호막(180a) 및 게이트 절연막(140)은 제1 주변 영역(PA1)에서 반도체(154d)의 소스 영역 및 드레인 영역을 각각 드러내는 접촉 구멍(도시하지 않음)을 포함할 수 있다.

제2 주변 영역(PA2)에는 게이트 절연막(140) 및/또는 제1 보호막(180a)의 일부를 제거하여 형성된 엣지부 더미 패턴(CR_e)가 위치할 수 있다. 엣지부 더미 패턴(CR_e)은 서로 이격되어 있으며 각각 댐 형태를 이루는 적어도 하나의 부분을 포함할 수 있다. 엣지부 더미 패턴(CR_e)의 각 부분은 표시판의 가장자리를 따라 뻗을 수 있다. 엣지부 더미 패턴(CR_e)은 게이트 절연막(140) 및/또는 제1 보호막(180a)의 적층 후 접촉 구멍(183, 185)의 형성시 함께 패터닝되어 형성될 수 있다. 엣지부 더미 패턴(CR_e)은 생략될 수도 있다.

제1 보호막(180a) 위에는 복수의 데이터 도전체가 위치한다.

데이터 도전체는 복수의 데이터선(도시하지 않음), 구동 전압선(172), 복수의 입력 전극(173, 173d), 복수의 출력 전극(175, 175d), 전압 전달선(177) 등을 포함할 수 있다.

입력 전극(173)과 출력 전극(175)은 각 반도체(154) 위에서 서로 마주하고, 입력 전극(173d)과 출력 전극(175d)은 각 반도체(154d) 위에서 서로 마주한다. 입력 전극(173) 및 출력 전극(175)은 각각 접촉 구멍(183, 185)을 통해 반도체(154)의 소스 영역 및 드레인 영역과 전기적, 물리적으로 연결될 수 있고, 입력 전극(173d) 및 출력 전극(175d)은 각각 게이트 절연막 및 제1 보호막(180a)의 접촉 구멍을 통해 반도체(154d)의 소스 영역 및 드레인 영역과 전기적, 물리적으로 연결될 수 있다.

데이터선은 데이터 신호를 전달하고, 구동 전압선(172)을 구동 전압을 전달하며, 전압 전달선(177)은 공통 전압(ELVSS)과 같은 일정한 전압을 전달할 수 있다.

전압 전달선(177)은 제2 주변 영역(PA2)에 위치할 수 있다.

제어 전극(124), 입력 전극(173) 및 출력 전극(175)은 반도체(154)와 함께 화소(PX)에 포함된 박막 트랜지스터(Ta)를 이룬다. 제어 전극(124d), 입력 전극(173d) 및 출력 전극(175d), 그리고 반도체(154d)는 함께 주변 영역(PA)에 위치하는 구동 박막 트랜지스터(Td)를 이룰 수 있다. 구동 박막 트랜지스터(Td)는 주변 영역(PA)에 집적되어 있는 구동 회로에 포함될 수 있다. 이러한 구동 회로는 예를 들어 액티브 영역(AA)에 위치하는 게이트선에 게이트 신호를 출력하는 게이트 구동부일 수 있다.

데이터 도전체 위에는 무기 절연 물질 및/또는 유기 절연 물질을 포함하는 제2 보호막(180b)이 위치한다. 제2 보호막(180b)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해 실질적으로 평탄한 표면을 가질 수 있다.

제2 보호막(180b)은 액티브 영역(AA)에서 출력 전극(175)을 드러내는 접촉 구멍(185b)을 가질 수 있다. 제2 보호막(180b)은 주변 영역(PA)에 위치하는 전압 전달선(177)을 드러내는 접촉 구멍(186b)을 포함한다.

제2 보호막(180b)은 주변 영역(PA)에 위치하는 가장자리 측면(187b)을 포함할 수 있다. 제2 보호막(180b)은 가장자리 측면(187b) 의 바깥쪽에 위치하는 적어도 하나의 외곽 보호막(180bb)을 포함할 수 있다. 외곽 보호막(180bb)은 제2 보호막(180b)의 가장자리 측면(187b)의 주변을 따라 뻗을 수 있다. 외곽 보호막(180bb)은 제2 주변 영역(PA2)에 위치할 수 있다.

제2 보호막(180b) 위에는 화소 전극층이 위치한다.

화소 전극층은 액티브 영역(AA)의 각 화소(PX)에 위치하는 화소 전극(191)을 포함한다. 화소 전극(191)은 제2 보호막(180b)의 접촉 구멍(185b)을 통해 출력 전극(175)과 물리적, 전기적으로 연결되어 있다.

화소 전극층은 주변 영역(PA)에 위치하는 전압 전달 전극(197)을 더 포함할 수 있다. 전압 전달 전극(197)은 접촉 구멍(186b)에서 전압 전달선(177)과 물리적, 전기적으로 연결되어 공통 전압(ELVSS)을 전달받을 수 있다.

화소 전극층은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있다.

제2 보호막(180b) 및 화소 전극층 위에는 화소 정의층(360)이 위치한다. 화소 정의층(360)은 일정한 두께를 가질 수도 있고, 위치에 따라 복수의 서로 다른 두께를 가질 수도 있다.

화소 정의층(360)은 액티브 영역(AA)에서 화소 전극(191)을 드러내는 복수의 개구부를 포함하는 제1 화소 정의층(360a), 그리고 제1 주변 영역(PA1)에 위치하는 제2 화소 정의층(360b)을 포함할 수 있다. 제2 화소 정의층(360b)은 그 아래의 전압 전달 전극(197)을 드러낼 수 있다. 또한 화소 정의층(360)은 전압 전달선(177) 위에 위치하는 제3 화소 정의층(360c), 그리고 제2 주변 영역(PA2)에 위치하는 적어도 하나의 제4 화소 정의층(360d)을 더 포함할 수 있다. 제4 화소 정의층(360d)은 가장자리 측면(187b)을 포함하면서 접촉 구멍(186b)을 형성하는 제2 보호막(180b)의 가장자리 부분 위에 위치하는 부분, 그리고 외곽 보호막(180bb) 위에 위치하는 부분을 포함할 수 있다.

제3 화소 정의층(360c)은 제1댐을 형성하고, 서로 중첩하는 제2 보호막(180b)의 가장자리 부분 및 그 위의 제4 화소 정의층(360d)은 함께 제2댐을 형성하고, 서로 중첩하는 외곽 보호막(180bb) 및 그 위의 제4 화소 정의층(360d)은 함께 제3댐을 형성할 수 있다. 제3댐은 제4 화소 정의층(360d) 위에 위치하는 스페이서(365)를 더 포함할 수 있다. 스페이서(365)는 화소 정의층(360)과 동일한 물질을 포함할 수도 있고 다른 물질을 포함할 수도 있다.

화소 정의층(360)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계(polyimide) 수지 등의 감광성 물질을 포함할 수 있다.

액티브 영역(AA)에서 화소 정의층(360) 및 화소 전극(191) 위에는 발광 부재(370)가 위치한다. 발광 부재(370)는 적색, 녹색 및 청색 등의 기본색의 빛을 고유하게 내는 유기 물질을 포함할 수 있다.

주변 영역(PA)에 위치하는 제2 화소 정의층(360b) 위에는 발광 부재(370)와 동일한 층에 위치하는 적어도 하나의 더미 발광 부재(370d)가 위치할 수 있다.

화소 정의층(360) 및 발광 부재(370) 위에는 공통 전압(ELVSS)을 전달하는 대향 전극(270)이 위치한다. 대향 전극(270)은 대부분 액티브 영역(AA)에 위치하며 주변 영역(PA)으로 확장되어 드러난 전압 전달 전극(197)과 물리적, 전기적으로 연결되어 공통 전압(ELVSS)을 전달받을 수 있다.

대향 전극(270)은 투명 도전성 물질을 포함할 수 있다. 예를 들어 대향 전극(270)이 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag) 등의 금속을 포함하는 경우 광 투과성을 가질 수 있도록 금속층이 얇게 형성될 수 있다.

각 화소(PX)의 화소 전극(191), 발광 부재(370) 및 대향 전극(270)은 발광 소자를 이루며, 화소 전극(191) 및 대향 전극(270) 중 하나가 캐소드(cathode)가 되고 나머지 하나가 애노드(anode)가 된다.

대향 전극(270) 위에는 봉지부(380)가 위치한다. 봉지부(380)는 복수의 봉지층(encapsulating thin film layers)(380_1, 380_2, ..., 380_n)을 포함한다. 봉지층(380_1, 380_2, ..., 380_n)은 적어도 하나의 무기층(380_2, 380_n) 및 적어도 하나의 유기층(380_1)을 포함하며, 유기층(380_1)과 무기층(380_2, 380_n)은 교대로 적층될 수 있다. 유기층(380_1)은 유기 물질을 포함하며 평탄화 특성을 가질 수 있다. 무기층(380_2, 380_n)은 산화 알루미늄(AlOx), 산화규소(SiOx), 질화규소(SiNx) 등의 무기 물질을 포함할 수 있다.

봉지부(380)가 포함하는 무기층(380_2, 380_n)은 그 아래에 위치하는 유기층(380_1)을 덮어 유기층(380_1)이 외부로 노출되지 않도록 한다.

봉지부(380)가 포함하는 유기층(380_1)은 대체로 제2 주변 영역(PA2) 중 내측 제2 주변 영역(PA21)과 외측 제2 주변 영역(PA22) 사이의 경계에 위치하는 가장자리를 포함한다. 내측 제2 주변 영역(PA21)과 외측 제2 주변 영역(PA22) 사이의 경계는 제1댐을 형성하는 제3 화소 정의층(360c)과 중첩할 수 있다. 즉, 봉지부(380)의 유기층(380_1)의 가장자리는 대체로 제1댐을 기준으로 바깥쪽에는 형성되어 있지 않을 수 있다.

봉지부(380)가 포함하는 무기층(380_2, 380_n)은 액티브 영역(AA), 제1 주변 영역(PA1), 내측 제2 주변 영역(PA21) 및 외측 제2 주변 영역(PA22)에 위치하는 부분을 모두 포함할 수 있다. 봉지부(380)가 포함하는 무기층(380_2, 380_n)의 가장자리는 외측 제2 주변 영역(PA22)에서 엣지부 더미 패턴(CR_e)과 일정 간격 이상 이격되어 있을 수 있다.

봉지부(380) 위에는 앞에서 설명한 여러 실시예와 같이 패턴층(400)이 형성되어 있다. 패턴층(400)은 제2 주변 영역(PA2)에 위치하는 적어도 하나의 크랙 방지부(CR)를 포함하고, 액티브 영역(AA) 및/또는 제1 주변 영역(PA1)에 위치하는 복수의 패턴을 포함할 수 있다. 제1 주변 영역(PA1)에 위치하는 복수의 패턴은 터치 센서를 구성할 수 있다.

크랙 방지부(CR)는 댐 형태를 이루는 적어도 하나의 부분을 포함할 수 있으며, 나아가 크랙 방지부(CR)는 서로 이격되어 있는 복수의 부분을 포함할 수 있다. 크랙 방지부(CR)는 유기층(380_1)을 포함하는 봉지부(380) 위에 위치하는 부분, 무기층(380_2, 380_n)만 위치하는 봉지부(380) 위에 위치하는 부분, 그리고 봉지부(380)와 중첩하지 않고 평면상 이격되어 있는 부분 중 적어도 하나를 포함할 수 있다.

이 밖에 크랙 방지부(CR)의 여러 특징 및 효과는 앞에서 설명한 여러 실시예와 동일할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

110: 하부 기판
140: 게이트 절연막
180a, 180b: 보호막
191: 화소 전극
270: 대향 전극
360: 화소 정의층
370: 발광 부재
380: 봉지부
1000: 표시판
CR: 크랙 방지부