本発明は、半導体素子の電流検出装置に関する。

インバータ装置などで用いられる半導体素子は電流検出端子を備えたものがある。 一方、半導体素子のスイッチング動作では、制御端子に駆動信号を与える際に制御端子から電流検出端子に流れこむ電流が発生するため、この電流が検出しようとする負荷電流に重畳されることがある。

このため、検出される電流値が駆動時に大きくなる場合があり、これを避けるため電流検出動作を行わないようにマスクする技術がある。 しかし、マスク期間中は負荷に流れる電流が検出できないことになり、電流検出動作が正確に実施できないことになる。

本発明は、上記事情を考慮してなされたもので、その目的は、半導体素子の制御端子に駆動電流が流れる期間中も電流検出動作を行えるようにした半導体素子の電流検出装置を提供することにある。

請求項１に記載の半導体素子の電流検出装置は、出力端子、制御端子に加えて電流検出端子を備えた半導体素子の電流を検出する半導体素子の電流検出装置であって、前記半導体素子の前記電流検出端子に流れる電流を検出する電流検出回路と、前記制御端子に与えられる駆動信号により前記半導体素子に流れる電流のうち、前記制御端子から前記電流検出端子に流れる電流成分を前記電流検出端子から側路させるバイパス回路とを備えたことを特徴とする。

上記構成によれば、半導体素子を駆動時、半導体素子の電流検出端子に流れる電流を検出する際に、駆動開始時点などで制御端子から出力端子側に流れる電流が含まれる期間が生ずることがある。 この期間中に電流検出端子に流れる電流は、出力端子間に流れる電流に加えて駆動電流が加算された状態で流れる。 このため、電流検出端子に流れる電流をそのまま電流検出回路により検出すると駆動電流を加算した状態で検出してしまう。 これに対して、バイパス回路により、半導体素子の制御端子から電流検出端子に流れる電流成分を電流検出端子から側路させるので、電流検出端子から電流検出回路に流れる電流として駆動電流を除いた電流として検出することができる。 これにより、半導体素子の駆動時における出力端子に流れる電流を精度良く検出することができる。

第１実施形態を示す電気的構成図

第２実施形態を示す電気的構成図

第３実施形態を示す電気的構成図

第４実施形態を示す電気的構成図

各部の信号の状態を示すタイムチャート

第５実施形態を示す電気的構成図

第６実施形態を示す電気的構成図

各部の信号の状態を示すタイムチャート

第７実施形態を示す電気的構成図

各部の信号の状態を示すタイムチャート

（第１実施形態）
以下、本発明の第１実施形態について、図１を参照して、インバータ装置に組み込まれる半導体素子の電流検出装置に適用した例を説明する。
例えばインバータ装置の主回路を構成する半導体素子として、ブリッジ接続された回路のアームを構成するＩＧＢＴ１、２がある。 これらのＩＧＢＴ１、２は、直流電源端子Ｖｃとグランド端子ＧＮＤとの間に直列に接続されている。 ハイサイドのＩＧＢＴ１およびローサイドのＩＧＢＴ２の共通接続点には負荷としてのモータなどのコイルＬが接続されている。 ここでは、一つのアームを示しているが、例えば３相のインバータ装置の一部を構成している。

ＩＧＢＴ１、２には、それぞれ還流ダイオード１ａ、２ａが並列に接続されている。 これら還流ダイオード１ａ、２ａは、外付けのものでも良いし、内蔵されるものでも良い。 また、ＩＧＢＴ１、２は、出力端子であるコレクタＣ、エミッタＥおよび制御端子であるゲートＧを備えると共に、電流検出端子であるセンスエミッタＳを備えている。 ＩＧＢＴ２は、コレクタＣからエミッタＥ側に流れる電流のうち、エミッタＥとセンスエミッタＳとに所定比率例えばｎ：１に分割して流す構成である。 比率を示すｎの値は、例えば２０００あるいは５０００などの所定の値に設定されている。

以下の説明では、ローサイド側のＩＧＢＴ２に接続される電流検出装置の回路構成について述べる。 なお、ハイサイド側のＩＧＢＴ１についても同様の電流検出装置の回路構成が接続されているものとする。 ＩＧＢＴ２のセンスエミッタＳは電流検出抵抗３を介してグランド端子ＧＮＤに接続されている。 電流検出回路としての短絡過電流保護回路４は、電流検出抵抗３の端子電圧Ｖｐを入力してＩＧＢＴ２に短絡電流あるいは過電流が流れている場合に保護動作を行う構成である。

短絡過電流保護回路４は、コンパレータ５および分圧回路７を備えている。 コンパレータ５の非反転入力端子には電流検出抵抗３の端子電圧Ｖｐが入力される。 コンパレータ５の反転入力端子には分圧回路７から基準電圧Ｖｒが入力される。 分圧回路７は、分圧抵抗７ａ、７ｂの直列回路を電源端子Ｖｄとグランド端子ＧＮＤの間に接続したものである。 分圧抵抗７ａおよび７ｂの共通接続点に発生する電圧は基準電圧Ｖｒとなる。

ＩＧＢＴ２は、ｐチャンネル型のＭＯＳＦＥＴ８、ｎチャンネル型のＭＯＳＦＥＴ９および抵抗１０を有するゲート駆動回路によりゲート電圧Ｖｇが与えられる。 ＭＯＳＦＥＴ８のソース／ドレイン端子は電源端子ＶｄとＩＧＢＴ２のゲートＧとの間に接続される。 ＭＯＳＦＥＴ８のゲートにはＯＲ回路１１を介してオン駆動信号が入力される。 ＭＯＳＦＥＴ９のドレイン端子は抵抗１０を介してＩＧＢＴ２のゲートＧに接続され、ソース端子はグランド端子ＧＮＤに接続されている。 ＭＯＳＦＥＴ９のゲートにはオフ駆動信号が与えられる。 ＯＲ回路１１は、他方の入力端子にコンパレータ５の出力端子が接続されている。

ノイズ低減回路１２は、バイパス回路１３と駆動回路１４を有する。 バイパス回路１３は、ＩＧＢＴ２のセンスエミッタＳに流れる電流の一部をバイパスして流す。 駆動回路１４は、ＩＧＢＴ２のゲートＧからエミッタＥに流れる電流Ｉｄｒｖのうち、センスエミッタＳに流れる電流成分をバイパスさせるようにバイパス回路１３に駆動信号を与える。 なお、この駆動回路１４は、ゲート駆動電流Ｉｄｒｖを検出した値に基づいてパイパス電流を設定する電流検出型のものと、ゲート駆動電流Ｉｄｒｖを定電流でＩＧＢＴ２に供給する構成に対応してバイパス電流を設定する定電流型のものとの両者を含む包括的な構成として示している。

次に、上記構成の作用について説明する。 ＩＧＢＴ２は、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると、ＭＯＳＦＥＴ８がオンして電源端子Ｖｄからゲート端子Ｇに電圧を印加する。 この場合、短絡過電流保護回路４のコンパレータ５は、電流検出抵抗３にまだ電流が流れていないことからロウレベルの信号が出力されている。 これにより、ＯＲ回路１１の他方の入力端子は、ロウレベルの信号が入力されている状態である。 したがって、駆動信号Ｓｉがロウレベルに反転するとＯＲ回路１１からロウレベルの信号が出力される。

ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖが流れる。 このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し、ゲート電圧Ｖｇがしきい値電圧に達するとＩＧＢＴ２はオン状態に移行する。 これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める。 このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で流れる。

一方、ゲート容量に充電する際のゲート電流ＩｄｒｖがＩＧＢＴ２のゲート端子Ｇに流れ込むと、この電流ＩｄｒｖはエミッタＥとセンスエミッタＳに流れる。 電流ＩｄｒｖのセンスエミッタＳに流れる電流成分Ｉｓは、ゲート電流Ｉｄｒｖの１／（ｎ＋１）になるから、
Ｉｓ＝Ｉｄｒｖ／（ｎ＋１）
である。 駆動回路１４は、ＭＯＳＦＥＴ８からＩＧＢＴ２のゲートＧに流れるＩｄｒｖに対して、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓをバイパスして流すようにバイパス回路１３に指令を出力する。

これにより、電流検出抵抗３に流れる電流は、ゲート電流Ｉｄｒｖに起因した電流成分Ｉｓがバイパスされてカットされる。 この場合、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した電流成分（＝Ｉｄｒｖ−Ｉｓ）が加算されている。 しかし、電流検出抵抗３の端子電圧としては、電流成分Ｉｓがカットされているので、コレクタＣから流れる電流成分Ｉｃのうちのセンスエミッタ端子Ｓに流れる電流成分による電圧が検出できるようになる。

なお、ＩＧＢＴ２がオン状態に移行する場合には、充電のためのゲート電流Ｉｄｒｖがエミッタ側に初期的に流れてゲート電圧Ｖｇがしきい値電圧に達するとオン状態に移行する。 この後、ゲート駆動電流Ｉｄｒｖはコレクタ側に流れるミラー期間に移行し、ミラー期間が終了すると、再びゲート駆動電流Ｉｄｒｖがエミッタ側に流れ、ゲート電圧Ｖｇが所定電位に達するとゲート駆動電流Ｉｄｒｖは流れなくなる。

したがって、ゲート駆動電流ＩｄｒｖがＩＧＢＴ２のエミッタ側に流れる２つの期間中に、バイパス回路１３によりセンスエミッタ端子Ｓから電流Ｉｓをバイパスさせることができる。 これによって、オン動作に移行する場合にも、ＩＧＢＴ２に流れるコレクタ電流を正確に検出することができる。

また、オン移行期間中もコレクタ電流Ｉｃを正確に検出できるので、過電流あるいは短絡などが発生した場合にも精度よく検出動作を行うことができ、ＩＧＢＴ２を保護することができる。 短絡過電流保護回路４は、上記のようにしてＩＧＢＴ２のセンスエミッタＳに流れる電流を電流検出抵抗３の端子電圧Ｖｐに基いて検出動作を行うことができる。

そして、短絡過電流保護回路４は、端子電圧Ｖｐが、過電流レベルを示す基準電圧Ｖｒを超えると、コンパレータ５からＯＲ回路１１にハイレベルの信号を与える。 これにより、ＯＲ回路１１は、ハイレベルの信号をＭＯＳＦＥＴ８はゲートに与えるようになるので、ＭＯＳＦＥＴ８はオフ状態となる。 また、このときＭＯＳＦＥＴ９にはオン状態に移行する信号がゲートに与えられる。 この結果、ＩＧＢＴ２はゲートＧの電位が低下してオフ状態に移行する。 過電流が流れている状態であるＩＧＢＴ２はゲートＧにオフ状態に移行させる信号が与えられることで、過電流が流れ続けるのを阻止して素子の保護を図ることができる。

このような第１実施形態によれば、ノイズ低減回路１２を設け、ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓをバイパスさせるようにしたので、センスエミッタ端子Ｓから電流検出抵抗３に流れる電流で発生する端子電圧Ｖｐをゲート駆動電流Ｉｄｒｖを含まない電流として検出することができる。 これにより、ＩＧＢＴ２２がオン状態に移行する際にゲート駆動電流Ｉｄｒｖがエミッタ側に流れる場合の電流を検出するのを防止することができ、ＩＧＢＴ２がオン状態に移行する際にも短絡過電流保護回路４の動作を精度良く実施させることができる。

（第２実施形態）
図２は第２実施形態を示すもので、第１実施形態と異なるところは、駆動ＩＣ２１を設け、駆動回路および電流検出型のバイパス回路の機能を備えたノイズ低減回路２２を構成しているところである。 また、ノイズ低減回路２２では、駆動回路によりＩＧＢＴ２に流れるゲート−エミッタ間電流Ｉｄｒｖを検出してこれに対応する電流がセンスエミッタ端子Ｓに流れる成分をバイパスさせるように構成している。

すなわち、ノイズ低減回路２２は、駆動回路を構成している駆動用ＭＯＳＦＥＴ８、９および抵抗１０に対して、ＭＯＳＦＥＴ２３〜２５を設けてカレントミラー回路を構成している。 ＭＯＳＦＥＴ２３は、駆動用ＭＯＳＦＥＴ８に流れる電流に対して１／（ｎ＋１）の割合の電流が流れるものが設定されている。 ＭＯＳＦＥＴ２４、２５は、ＭＯＳＦＥＴ２３と同じ電流が流れるように設定されている。 ＭＯＳＦＥＴ２５は、ドレインがＩＧＢＴ２のセンスエミッタ端子Ｓに接続され、センスエミッタ端子Ｓに流れる電流の一部をバイパスさせる。

上記構成において、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。 ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖが流れる。 このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し、ゲート電圧Ｖｇがしきい値電圧に達するとＩＧＢＴ２はオン状態に移行する。 これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める。 このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。

一方、カレントミラー回路を構成するＭＯＳＦＥＴ２３は、ゲート端子にＭＯＳＦＥＴ８と同じゲート電位が与えられることで、ＩＧＢＴ２のゲートＧに流れる電流Ｉｄｒｖの１／（ｎ＋１）の割合の電流つまり、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓに相当する電流を流す。 ＭＯＳＦＥＴ２４に流れる電流Ｉｓは、同じくＭＯＳＦＥＴ２５に流れるように駆動され、センスエミッタＳに流れる電流のうち電流成分Ｉｓをバイパスさせる。

この結果、電流検出抵抗３に流れる電流は、ゲート電流Ｉｄｒｖに起因した成分がバイパスされてカットされる。 これにより、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した成分が加算されているが、電流検出抵抗３の端子電圧としては、コレクタＣから流れる電流成分Ｉｃの成分によりセンスエミッタＳに流れる電流が検出できるようになる。

また、ＩＧＢＴ２がオン状態に移行する場合には、充電のためのゲート電流Ｉｄｒｖが初期的に流れ、その後ミラー期間を経て、オンした後に再びゲート電流Ｉｄｒｖが流れる。 したがって、この両方の期間中のゲート電流Ｉｄｒｖに対応するセンスエミッタＳに流れる電流Ｉｓをバイパス回路１３によりバイパスさせることで、電流検出抵抗３にゲート電流Ｉｄｒｖに起因した成分を流さない状態とすることができる。 これによって、オン動作に移行する場合にも、ＩＧＢＴ２に流れるコレクタ電流を正確に検出することができる。

また、オン移行期間中もコレクタ電流Ｉｃを正確に検出できるので、過電流あるいは短絡などが発生した場合にも的確に対応してＩＧＢＴ２を保護することができる。 短絡過電流保護回路４は、上記のようにしてＩＧＢＴ２のセンスエミッタＳに流れる電流を電流検出抵抗３の端子電圧Ｖｐに基いて検出動作を行うことができる。

そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。

このような第２実施形態によれば、カレントミラー回路を構成してゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流ＩｓをＭＯＳＦＥＴ２５によりバイパスさせるので、ゲート駆動電流ＩｄｒｖがＩＧＢＴ２のゲート端子Ｇを介してエミッタ側に流れる電流のうち、センスエミッタ端子Ｓに流れる電流をバイパスさせることができる。 これにより、電流検出抵抗３による電流検出動作をゲート端子Ｇからエミッタ側に流れ込む電流によるノイズ成分を除去した状態で検出することができるようになる。

（第３実施形態）
図３は第３実施形態を示すもので、第２実施形態と異なるところは、ノイズ低減回路２２ａとして、グランド端子ＧＮＤではなく負の電源電圧Ｖｍ（Ｖ）（＜０Ｖ）を有する負電源端子に接続する構成としたところである。

ノイズ低減回路２２ａは、センスエミッタ端子Ｓに流れる電流が小さい場合、つまり電流検出抵抗３の端子電圧が低い場合でも、ＭＯＳＦＥＴ２４、２５が負の電源電圧Ｖｍに接続されていることで動作可能である。 これにより、ノイズ低減回路２２ａの動作として、短絡時や過電流が流れている状態の時だけでなく、少ない電流の場合でも検出動作を行うことができ、精度の高い電流検出動作を実施することができる。

（第４実施形態）
図４および図５は第４実施形態を示すもので、以下、第２実施形態と異なるところについて説明する。 第４実施形態では、駆動ＩＣ２１ｂとして、ノイズ低減回路２２ｂを設け、ＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流に対して、ゲート駆動電流Ｉｄｒｖがゲート電位を上昇させることに寄与している期間を検知して電流Ｉｓをバイパスさせる構成としている。

ノイズ低減回路２２ｂは、第２実施形態におけるノイズ低減回路２２ａの構成に、切替回路としてのＭＯＳＦＥＴ２６が付加された構成である。 ＭＯＳＦＥＴ２６は、カレントミラー回路の動作をオン・オフする機能を担うもので、ＭＯＳＦＥＴ２４、２５のゲートとグランド端子ＧＮＤとの間にドレイン−ソース端子が接続されている。

電圧変動検出回路としてのミラー期間判定回路２７は、ゲート駆動電流Ｉｄｒｖが流れる期間においてゲート電圧Ｖｇが変化しないミラー期間を検出してノイズ低減回路２２ｂの動作を制御するものである。 ミラー期間判定回路２７は、微分回路２８およびコンパレータ２９などから構成される。 微分回路２８は、コンデンサ２８ａおよび抵抗２８ｂからなり、ＩＧＢＴ２のゲート端子Ｇの電圧変化を微分した信号をコンパレータ２９の反転入力端子に入力する。 コンパレータ２９の非反転入力端子には分圧回路３０から比較基準電圧Ｖｃが入力される。 分圧回路３０は、分圧抵抗３０ａ、３０ｂの直列回路を電源端子Ｖｄとグランド端子ＧＮＤの間に接続したものである。 分圧抵抗３０ａおよび３０ｂの共通接続点に発生する電圧は基準電圧Ｖｃとなる。 コンパレータ５の出力端子はＭＯＳＦＥＴ２６のゲート端子に接続されている。

次に、上記構成の作用について図５も参照して説明する。 図５は各部の信号の変化を示すタイムチャートである。
まず、ゲート駆動電流Ｉｄｒｖが流れるときのＩＧＢＴ２のゲート端子Ｇの電位であるゲート電圧Ｖｇの変化について説明する。 上記構成において、ハイレベルからロウレベルに変化する駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力されると（図５（ａ）参照）、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。 ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖがゲート・エミッタ間に流れる（図５（ｃ）参照）。

このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し（図５（ｂ）参照）、ゲート電圧Ｖｇがしきい値電圧に達すると（時刻Ｔ１）、ＩＧＢＴ２はオン状態に移行する。 これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める（図５（ｄ）参照）。 このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。

この後、ＩＧＢＴ２がオン状態になると、コレクタ電流Ｉｃが流れるようになると共に、ミラー期間に移行し、ゲート駆動電流Ｉｄｒｖがコレクタ側に流れるようになる。 このミラー期間中は、ゲート電位Ｖｇは一定の状態が保持され（図５（ｂ）参照）、センスエミッタ端子Ｓへのゲート・エミッタ電流も流れない状態となる（図５（ｃ）参照）。 そして、ミラー期間が終了するとゲート駆動電流Ｉｄｒｖは再びエミッタ側に流れるようになり、センスエミッタ端子Ｓに流れる電流として寄与する（図５（ｃ）参照）。

このようなゲート駆動電流Ｉｄｒｖの性質を有するので、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れる期間中はゲート電位Ｖｇが上昇する期間となる。 したがって、ゲート電位Ｖｇが一定の上昇率で上昇している期間は、ミラー期間判定回路２７の微分回路２８において一定電圧が出力されるようになる。 このときの微分回路２８の出力電圧は比較電圧Ｖｃよりも高くなり、コンパレータ２９はロウレベルの信号を出力するようになる。 これにより、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６はオフ状態に移行され、カレントミラー回路を動作状態に移行させる。

一方、ＩＧＢＴ２のゲート電位Ｖｇの上昇がない期間では、電位変化が生じていないことから、ミラー期間判定回路２７の微分回路２８では出力がゼロとなり、コンパレータ２９はハイレベルの信号を出力する状態となる。 この状態では、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れていない状態であるから、ノイズ低減回路２２ｂによる電流のバイパスは不要な期間である。 そして、この状態では、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６はオン状態となるので、ＭＯＳＦＥＴ２５はオフ状態に保持され、カレントミラー回路は動作を停止した状態とされる。

以上のようにミラー期間判定回路２７が動作するので、ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されてＩＧＢＴ２のゲート電圧Ｖｇが上昇を始めると、このゲート電圧Ｖｇの変化がミラー期間判定回路２７により検出される。 これにより、ゲート電圧Ｖｇが上昇する期間中は、ノイズ低減回路２２ｂが動作する状態となる。 ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓがノイズ低減回路２２ｂによりバイパスされ、コレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる（図５（ｇ）参照）。 この結果、センスエミッタ端子Ｓの電位Ｖｐは、コレクタ電流Ｉｃに対応する電位として検出できる。 このとき、エミッタ端子Ｅには、コレクタ電流Ｉｃとゲート駆動電流Ｉｄｒｖとの和の電流成分が流れている。

この後、ミラー期間になるとＩＧＢＴ２のセンスエミッタ端子Ｓにゲート駆動電流Ｉｄｒｖに起因する電流が流れなくなる。 この期間中は、ゲート電圧Ｖｇが一定電圧となるので、ミラー期間判定回路２７によりノイズ低減回路２２ｂの動作が停止され、センスエミッタ端子Ｓから電流をバイパスさせる動作は行われない。 なお、このミラー期間中には、ＩＧＢＴ２のセンスエミッタ端子Ｓにゲート駆動電流Ｉｄｒｖは流れないので、ＩＧＢＴ２のコレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる。

ミラー期間が終了してゲート駆動電流ＩｄｒｖによりＩＧＢＴ２のゲート電圧Ｖｇが再び上昇し始めると、ノイズ低減回路２２ｂが動作状態に移行され、ゲート駆動電流Ｉｄｒｖに対応してセンスエミッタ端子Ｓに流れる電流Ｉｓがバイパスされ、コレクタ電流Ｉｃに相当する電流が電流検出抵抗３に流れる。

この後、ＩＧＢＴ２のゲート電圧Ｖｇが一定になると、ゲート電圧Ｖｇの変化が無くなることから、ミラー期間判定回路２７のコンパレータ２９はハイレベルの信号を出力し、ノイズ低減回路２２ｂのＭＯＳＦＥＴ２６をオンさせる。 これにより、ノイズ低減回路２２ｂは動作しない状態とされ、センスエミッタ端子Ｓから電流をバイパスさせる動作を停止する。

以上のようにノイズ低減回路２２ｂが動作するので、センスエミッタ端子Ｓに現れる電流検出抵抗３の端子電圧Ｖｐは、図５（ｇ）に示すようにコレクタ電流Ｉｃ（図５（ｄ）のコレクタ／エミッタ電流参照）に対応する変化を示す電圧信号として得ることができる。 この場合、ノイズ低減回路２２ｂが上記したように動作するので、図５（ｇ）のようなセンス電圧Ｖｐとして検出できるが、ノイズ低減回路２２ｂが動作しない場合には、ゲート駆動電流Ｉｄｒｖを含んだ電圧信号として検出される（図５（ｅ）参照）。 この結果、センスエミッタ端子Ｓに現れる電圧信号Ｖｐにゲート駆動電流Ｉｄｒｖに対応する電圧信号がノイズとして重畳されるのを除去した状態でセンス電圧Ｖｐを検出することができるようになる。

そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。

（第５実施形態）
図６は第５実施形態を示すもので、以下、第２実施形態と異なる部分を中心として説明する。 すなわち、この実施形態では、駆動ＩＣ２１ｃとして、ＩＧＢＴ２のセンスエミッタ端子Ｓに接続されていた電流検出抵抗３に代えてカレントミラー（Ｃ／Ｍ）型電流検出回路３１を設ける構成としたところである。 これは、ＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流をカレントミラー回路で取り出して電圧信号に変換し、これを短絡過電流検出回路４に出力するように構成している。

したがって、このような第５実施形態によってもＩＧＢＴ２のセンスエミッタ端子Ｓに流れるコレクタ電流Ｉｃに相当する電流を検出する電流検出動作をＣ／Ｍ型電流検出回路３１により行うことで、第２実施形態と同様の作用効果を得ることができる。

（第６実施形態）
図７および図８は第６実施形態を示すもので、以下、第２実施形態と異なる部分を中心として説明する。 この実施形態では、駆動ＩＣ２１ｄにおいて、ノイズ低減回路２２ｃとして、動作制御用のＭＯＳＦＥＴ２６を付加すると共に、電源端子Ｖｄからノイズ低減回路２２ｃのカレントミラー回路への給電経路に駆動電流検知抵抗３２（以下、単に抵抗３２と称する）を付加した構成としている。 また、新たにカレントミラー制御回路３３を付加した構成としている。

カレントミラー制御回路３３は、コンパレータ３４を中心として構成されている。 コンパレータ３４の非反転入力端子はノイズ低減回路２２ｃの抵抗３２とノイズ低減回路２２ｃのカレントミラー回路との接続点に接続されている。 この接続点は、カレントミラー回路に電流が流れると抵抗３２による電圧降下によって電位が低下し、電流が流れなくなると抵抗３２の電圧降下が小さくなって電位が上昇する。 このときの電位をコンパレータ３４に入力する構成である。 コンパレータ３４の反転入力端子には分圧回路３５から比較基準電圧Ｖｋが与えられる。 分圧回路３５は、電源端子Ｖｄとグランド端子ＧＮＤとの間に抵抗３５ａ、３５ｂの直列回路が接続され、それらの共通接続点の電圧が比較基準電圧Ｖｋとなるように設定されている。

次に、上記構成の作用について図８も参照して説明する。 図８は各部の信号の変化を示すタイムチャートである。 ゲート駆動電流Ｉｄｒｖが流れるときのＩＧＢＴ２のゲート端子Ｇのゲート電圧Ｖｇの変化について簡単に説明する。 前述と同様にロウレベルに変化する駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力されると（図８（ａ）参照）、ＭＯＳＦＥＴ８がオンして電源端子ＶｄからＩＧＢＴ２のゲート端子Ｇに電圧を印加する。 ＩＧＢＴ２は、ゲート端子Ｇに電圧が印加されると、ゲートに充電するためのゲート電流Ｉｄｒｖがゲート・エミッタ間に流れる（図８（ｃ）参照）。

このゲート電流Ｉｄｒｖによるゲート容量の充電でゲート電圧Ｖｇが上昇し（図８（ｂ）参照）、ゲート電圧Ｖｇがしきい値電圧に達すると（時刻Ｔ１）、ＩＧＢＴ２はオン状態に移行する。 これにより、ＩＧＢＴ２にコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れ始める（図８（ｄ）参照）。 このコレクタ電流Ｉｃは、エミッタＥとセンスエミッタＳに、ｎ対１の比率で電流Ｉｓが流れる。

この後、ＩＧＢＴ２がオン状態になると、コレクタ電流Ｉｃが流れるようになると共に、ミラー期間に移行し、ゲート駆動電流Ｉｄｒｖがコレクタ側に流れるようになる。 このミラー期間中は、ゲート電位Ｖｇは一定の状態が保持され（図８（ｂ）参照）、センスエミッタ端子Ｓへのゲート・エミッタ電流も流れない状態となる（図８（ｃ）参照）。 そして、ミラー期間が終了するとゲート駆動電流Ｉｄｒｖは再びエミッタ側に流れるようになり、センスエミッタ端子Ｓに流れる電流として寄与する（図８（ｃ）参照）。

上述のようにしてゲート電圧Ｖｇが所定電圧まで上昇すると、ＩＧＢＴ２はオン状態となり、ノイズ低減回路２２ｃのＭＯＳＦＥＴ８からゲート端子Ｇへのゲート駆動電流Ｉｄｒｖは流れなくなる。 ノイズ低減回路２２ｃの電源端子Ｖｄから抵抗３２を介した部分の電圧Ｖｑは、ゲート駆動電流Ｉｄｒｖが流れている状態では、電圧降下が生じて低い電圧となっており、ゲート駆動電流Ｉｄｒｖが流れない状態では電源電圧Ｖｄに近い電圧まで上昇する。

これに対して、カレントミラー制御回路３３は、コンパレータ３４の非反転入力端子に入力される電圧Ｖｑが低く基準電圧Ｖｋよりも小さいときにはロウレベルの信号を出力し、電圧Ｖｑが基準電圧Ｖｋを超えるとハイレベルの信号を出力する。 したがって、カレントミラー制御回路３３は、駆動信号Ｓｉが時刻Ｔ０でＯＲ回路１１に入力される前は、ノイズ低減回路２２ｃのＭＯＳＦＥＴ８にゲート駆動電流Ｉｄｒｖが流れていない状態であるから、コンパレータ３４はハイレベルの信号を出力している。 これにより、ノイズ低減回路２２ｃはカレントミラー回路の動作が停止された状態となっており、ＩＧＢＴ２のセンスエミッタ端子Ｓから電流をバイパスさせる動作は行われない。

この後、カレントミラー制御回路３３は、駆動信号Ｓｉが入力されてゲート駆動電流Ｉｄｒｖが流れ始めると、コンパレータ３４はロウレベルの信号を出力する。 ノイズ低減回路２２ｃは、コンパレータ３４からのロウレベルの信号によってカレントミラー回路に設けたＭＯＳＦＥＴ２６がオフされる。 ノイズ低減回路２２ｃは、この期間中、カレントミラー回路の動作が実施される状態とされ、ゲート駆動電流Ｉｄｒｖに対して１／（ｎ＋１）の割合の電流つまり、ＩＧＢＴ２のセンスエミッタＳに流れる電流成分Ｉｓに相当する電流をＭＯＳＦＥＴ２５によりバイパスさせて流す。

これにより、ノイズ低減回路２２ｃからゲート端子Ｇにゲート駆動電流Ｉｄｒｖが流れている期間中は、ゲート電圧Ｖｇが上昇する期間中およびミラー期間中の双方においてカレントミラー回路によりセンスエミッタ端子Ｓに流れる電流をバイパスさせる（図８（ｇ）参照）。

この場合、センスエミッタ端子Ｓに流れる電流は、ゲート駆動電流Ｉｄｒｖのうち、ゲート・エミッタ電流として寄与する２つの期間（Ｔ０−Ｔ１間、Ｔ２−Ｔ３間）の電流（図８（ｃ）参照）と、コレクタからエミッタに流れるコレクタ電流Ｉｃ（図８（ｄ）参照）が加算した電流に対応する電流となる。 したがって、ノイズ低減回路２２ｃによる電流Ｉｓのバイパスが無い場合には、図５（ｅ）に示すような電圧が電流検出抵抗３の端子電圧（センス電圧）として現れる。

そして、カレントミラー制御回路３３の出力信号によりノイズ低減回路２２ｃのカレントミラー回路が動作するので、センスエミッタ端子Ｓから電流Ｉｓがバイパスされ、図８（ｇ）に示すような電圧Ｖｐが検出される。 ここで、ノイズ低減回路２２ｃによるバイパス電流Ｉｓは、ゲート駆動電流Ｉｄｒｖがエミッタ側に流れない期間中もカレントミラー回路の動作によってバイパスされるので、検出される電圧Ｖｐは、図８（ｅ）の電圧波形を一定電圧だけ低くシフトさせたものとなる。 しかし、これによって負電圧となる部分は実際にはゼロとして保持される。

この結果、センスエミッタ端子Ｓに現れる電圧信号Ｖｐは、ＩＧＢＴ２がオン状態に移行する期間中、コレクタ電流Ｉｃとは若干異なる電圧信号として得られるが、ゲート駆動電流Ｉｄｒｖに相当する成分を除去してコレクタ電流Ｉｃに対応する電圧信号として検出することができる。

そして、短絡過電流保護回路４による保護動作は、第２実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。
このような第６実施形態によれば、カレントミラー制御回路３３を設けることで、第２実施形態とほぼ同様の作用効果を得ることができる。

（第７実施形態）
図９および図１０は第７実施形態を示すもので、以下、第１実施形態と異なる部分を中心として説明する。 この実施形態では、ゲート駆動電流Ｉｄｒｖを定電流で流すタイプとし、定電流型のバイパス回路を設ける構成としている。 この実施形態では、ゲート駆動回路およびバイパス回路１２に代えて、これらの機能を備えた駆動ＩＣ２１ｅを設けた構成としている。

図９において、駆動ＩＣ２１ｅには、短絡過電流保護回路４、ノイズ低減回路３６を備えている。 ノイズ低減回路３６には、ゲート駆動回路を構成するＭＯＳＦＥＴ８に代えて定電流回路３７が設けられている。 定電流回路３７は、ＯＲ回路１１を介して与えられるゲート駆動信号Ｓｉに応じてＩＧＢＴ２のゲート駆動に必要なゲート駆動電流Ｉｄｒｖを定電流で供給する。 ＩＧＢＴ２は、定電流回路３７により定電流でゲート駆動される構成である。

また、ゲート駆動電流Ｉｄｒｖが定電流となることから、エミッタセンスＳに流れる電流からゲート駆動電流Ｉｄｒｖに相当する成分をバイパスさせる構成として、電流を引き抜くバイパス回路３８とバイパス電流を流すタイミングを設定するタイマ回路３９が設けられている。

バイパス回路３８は、ＭＯＳＦＥＴ３９、抵抗４０を直列とした回路がＩＧＢＴ２のセンスエミッタ端子Ｓとグランド端子ＧＮＤとの間に接続され、ＭＯＳＦＥＴ３９のゲートにはコンパレータ４１の出力端子が接続されている。 コンパレータ４１の反転入力端子はＭＯＳＦＥＴ３９と抵抗４０との共通接続点に接続されている。 コンパレータ４１の非反転出力端子は基準電圧設定部４２に接続されている。 基準電圧設定部４２は、タイマ回路３９から駆動信号が与えられると、定電流回路３７によるゲート駆動電流Ｉｄｒｖに対応してエミッタセンスＳに流れる電流成分をバイパスさせる電流を流すように、比較基準電圧Ｖａをコンパレータ４１に与える。

コンパレータ４１は、ＭＯＳＦＥＴ３９に流れるバイパス電流が基準電圧Ｖａに対応する電流値となるようにＭＯＳＦＥＴ３９のゲートに信号を与える。 タイマ回路３９は、ゲート駆動信号Ｓｉが入力されると、ＩＧＢＴ２にゲート−エミッタ間電流Ｉｄｒｖが流れる期間中、基準電圧設定部４２を動作させる。

次に上記構成の作用について図１０も参照して説明する。 ハイレベルからロウレベルに変化する駆動信号ＳｉがＯＲ回路１１に入力されると（図１０（ａ）参照）、定電流回路３７が起動してＩＧＢＴ２のゲート端子Ｇにゲート駆動電流Ｉｄｒｖを定電流で供給するようになる。 ＩＧＢＴ２は、ゲート端子Ｇに電流が供給されると、ゲート容量への充電でゲート電圧Ｖｇが上昇し（図１０（ｂ）参照）、ゲート駆動電流Ｉｄｒｖはエミッタ側に流れる。 この期間中は、タイマ回路３９からハイレベルの信号が出力されて（図１０（ｇ）参照）基準電圧設定部４２に対して基準電圧Ｖａを設定するように動作する。 これにより、バイパス回路３８はＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流をバイパスさせる。

上記のようにしてゲート駆動電流Ｉｄｒｖがエミッタ側に流れたときに、センスエミッタ端子Ｓに流れる成分Ｉｓは、
Ｉｓ＝Ｉｄｒｖ／（１＋ｎ）
となり、この電流Ｉｓがバイパスされて流れるように設定されている。 そのため、コンパレータ４１の非反転入力端子に入力する基準電圧Ｖａとして、
Ｖａ＝Ｉｓ×Ｒ
＝Ｉｄｒｖ×Ｒ／（１＋ｎ）
となるように、基準電圧設定部４２により設定されている。 ここで、Ｒは抵抗４０の抵抗値を示している。 ベース駆動電流Ｉｄｒｖは定電流であるから、基準電圧Ｖａを設定するための値は全て既知であり、これによって、あらかじめ基準電圧Ｖａを設定しておくことができる。

この結果、バイパス回路３８が動作すると、ＩＧＢＴ２のゲートＧにゲート駆動電流Ｉｄｒｖが流れる期間中、センスエミッタ端子Ｓから基準電圧Ｖａによって設定される電流Ｉｓがバイパスされる。

この後、ゲート電圧Ｖｇがしきい値電圧まで上昇すると、ＩＧＢＴ２がオン状態に移行する。 これにより、ＩＧＢＴ２にはコレクタ・エミッタ間にコレクタ電流Ｉｃが流れ始める。 また、この状態では、ゲート駆動電流Ｉｄｒｖはゲート端子Ｇからエミッタ側には流れず、コレクタ側に流れるミラー期間になる。 また、このミラー期間中はゲート電圧Ｖｇが上昇しない（図１０（ｂ）参照）。 タイマ回路３９はこの期間中は基準電圧設定部４２に対してロウレベルの信号を出力して動作を停止させる。 したがって、ミラー期間中は、バイパス回路３８による電流のバイパスを行わない。

この後、ミラー期間が終了すると、ゲート駆動電流Ｉｄｒｖが再びＩＧＢＴ２のエミッタ側に流れるようになり、この期間中タイマ回路３９も基準電圧設定部４２によりハイレベルの信号を出力してバイパス回路３８を動作させる。 これにより、ゲート駆動電流ＩｄｒｖのうちのＩＧＢＴ２のセンスエミッタ端子Ｓに流れる電流Ｉｓをバイパス回路３８によりバイパスさせることができる。

ゲート電圧Ｖｇが所定電圧まで上昇すると、ゲート駆動電流Ｉｄｒｖが停止され、タイマ回路３９もロウレベルの信号を出力するようになる。 この状態では、バイパス回路３８の動作は停止される。

以上の動作において、ゲート駆動電流Ｉｄｒｖは、図１０（ｃ）に示すように、起動信号Ｓｉが入力された直後の一定期間（時刻Ｔ０〜Ｔ１の期間）と、ミラー期間が終了した後の一定期間（時刻Ｔ２〜Ｔ３の期間）とでＩＧＢＴ２のエミッタ側に流れる。 ＩＧＢＴ２のコレクタ電流Ｉｃは、図１０（ｄ）に示すように、ゲート電圧Ｖｇがしきい値電圧に達した時点（時刻Ｔ１）から徐々に流れ始める。

これにより、センスエミッタ端子Ｓで検出される電圧としては、ノイズ低減回路３６が設けられない状態では、図１０（ｅ）に示すように、ゲート駆動電流Ｉｄｒｖとコレクタ電流Ｉｃとを合成した電流が流れた場合に発生する電圧となる。 そして、タイマ回路３９を設けない状態でノイズ低減回路３６が動作した場合に、図１０（ｆ）に示すように、ゲート駆動電流Ｉｄｒｖが流れる期間中は全体としてセンスエミッタ端子Ｓから電流Ｉｓがバイパスされる。 これによって、図１０（ｅ）に示したセンス電圧を時刻Ｔ０〜Ｔ３の期間に渡ってゲート駆動電流Ｉｄｒｖに相当する分を引き下げた状態のセンス電圧となる。

しかし、この場合にはミラー期間中もゲート駆動電流Ｉｄｒｖに対応する分を引き下げているので、ミラー期間中（時刻Ｔ１〜Ｔ２の期間）のセンス電圧が若干低くなる。 そこで、タイマ回路３９によりミラー期間中を検出してバイパス回路３６の動作を停止させるので、ミラー期間中には電流Ｉｓをバイパスさせないようにすることができる。 この結果、図１０（ｈ）に示すような端子（センス）電圧Ｖｐを検出することができる。 この場合、エミッタＥに流れる電流としてはゲート電流Ｉｄｒｖに起因した成分が加算されているが、電流検出抵抗３の端子電圧Ｖｐとしては、コレクタＣから流れる電流成分Ｉｃの成分によりセンスエミッタＳに流れる電流が検出できるようになる。

そして、短絡過電流保護回路４による保護動作は、第１実施形態と同様にして実施されるので、ゲート駆動電流Ｉｄｒｖに起因した電流成分Ｉｓの影響を受けることなく検出動作を行って短絡や過電流による不具合を防止することができる。

このような第７実施形態によれば、ＩＧＢＴ２のゲート駆動電流Ｉｄｒｖを定電流駆動する構成において、バイパス回路３８およびタイマ回路３９を設ける構成とした。 これにより、ゲート電圧Ｖｐが上昇する期間、すなわちゲート駆動電流Ｉｄｒｖがセンスエミッタ端子Ｓに流れ込む期間中において電流Ｉｓをバイパスさせるので、電流検出抵抗３の端子電圧Ｖｐとしてコレクタ電流Ｉｃに対応した検出動作を行うことができる。

（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
電流検出回路は、短絡過電流検出回路４のように短絡電流あるいは過電流を検出する回路以外に、半導体素子の電流検出端子に流れる電流値を検出する回路として構成することができる。

半導体素子は、ＩＧＢＴ１、２以外に、ゲート制御端子を有する電圧制御型の半導体素子であるＭＯＳＦＥＴ、あるいは電流制御型の半導体素子であるバイポーラトランジスタにも適用できる。
ＩＧＢＴ２のゲート端子Ｇにゲート駆動電流Ｉｄｒｖを供給する構成として、ＭＯＳＦＥＴ８を用いる構成としているが、バイポーラトランジスタを用いることもできる。

図面中、１、２はＩＧＢＴ（半導体素子）、３は電流検出抵抗、４は短絡過電流検出回路（電流検出回路）、８はｐチャンネル型のＭＯＳＦＥＴ、１１はＯＲ回路、１２はノイズ低減回路、１３、３８はバイパス回路、２１は駆動ＩＣ、２２、２２ａ、１１ｂ、２２ｃ、３６はノイズ低減回路（バイパス回路）、２５はｎチャンネル型のＭＯＳＦＥＴ、２６はｎチャンネル型のＭＯＳＦＥＴ（切替回路）、２７はミラー期間判定回路（電圧変動検出回路）、２８は微分回路、３１はカレントミラー型電流検出回路、３２は駆動電流検知抵抗、３３はカレントミラー制御回路、３７は定電流回路、３９はタイマ回路である。