X射线检测器、半导体存储器件及其测试方法和制造方法专利检索-动态随机存取存储器资料储存系统专利检索查询-专利查询网

X射线检测器、半导体 存储器件及其测试方法和制造方法

阅读：96发布：2020-05-11

专利汇可以提供X射线检测器、半导体存储器件及其测试方法和制造方法专利检索，专利查询，专利分析的服务。并且一种半导体存储器件包括第一数据输入/输出(I/O)焊盘、 X射线检测器和第二数据I/O焊盘。第一数据I/O焊盘接收测试信号。X射线检测器连接到第一数据I/O焊盘，X射线检测器包括双极结型晶体管 (BJT)，在BJT中在输入端和输出端之间的电压随着针对半导体存储器件的累积X射线剂量而变化，并且X射线检测器基于测试信号生成指示BJT的输入端和输出端之间的电压的测试结果信号。第二数据I/O焊盘连接到X射线检测器并输出测试结果信号。，下面是X射线检测器、半导体存储器件及其测试方法和制造方法专利的具体信息内容。

权利要求

1.一种半导体存储器件，包括：
第一数据输入/输出I/O焊盘，用于接收测试信号；
X射线检测器，连接到所述第一数据I/O焊盘，所述X射线检测器包括双极结型晶体管BJT，所述BJT具有在输入端和输出端之间的随着针对所述半导体存储器件的累积X射线剂量而变化的电压，所述X射线检测器基于所述测试信号生成指示所述BJT的输入端和输出端之间的电压的测试结果信号；以及
第二数据I/O焊盘，连接到所述X射线检测器并输出所述测试结果信号。
2.根据权利要求1所述的半导体存储器件，其中，所述BJT是NPN BJT，所述NPN BJT包括：
连接到发射极的第一N型半导体区域；
连接到基极的P型半导体区域和连接到集电极的第二N型半导体区域；
在所述第一N型半导体区域和所述P型半导体区域之间的第一结；以及
在所述P型半导体区域和所述第二N型半导体区域之间的第二结。
3.根据权利要求2所述的半导体存储器件，其中，所述BJT的输入端和输出端之间的电压随着所述累积X射线剂量的增加而增加。
4.根据权利要求3所述的半导体存储器件，其中，所述BJT的输入端和输出端之间的电压是所述NPN BJT的集电极和发射极之间的电压。
5.根据权利要求1所述的半导体存储器件，其中，所述BJT是PNP BJT，所述PNP BJT包括：
连接到发射极的第一P型半导体区域；
连接到基极的N型半导体区域；
连接到集电极的第二P型半导体区域；
在所述第一P型半导体区域和所述N型半导体区域之间的第一结；以及
在所述N型半导体区域和所述第二P型半导体区域之间的第二结。
6.根据权利要求1所述的半导体存储器件，其中，所述X射线检测器还包括：
电流源，用于基于所述测试信号生成被施加到所述BJT的集电极的第一电流；以及电压测量器，用于在所述第一电流被施加到所述BJT的集电极时，基于所述BJT的集电极和发射极之间的电压来生成所述测试结果信号。
7.根据权利要求6所述的半导体存储器件，其中，从所述电流源生成的所述第一电流的电平是固定的。
8.根据权利要求6所述的半导体存储器件，还包括在所述电压测量器和所述第二数据I/O焊盘之间的数字代码生成器，所述数字代码生成器将所述测试结果信号转换成数字代码。
9.根据权利要求1所述的半导体存储器件，还包括连接到所述第一数据I/O焊盘和所述第二数据I/O焊盘的存储单元阵列，所述存储单元包括多个存储单元。
10.根据权利要求9所述的半导体存储器件，其中：
所述存储单元阵列在第一操作模式期间基于从所述第一数据I/O焊盘和所述第二数据I/O焊盘中的至少一个接收的第一数据信号存储第一数据，或者通过所述第一数据I/O焊盘和所述第二数据I/O焊盘中的至少一个输出存储的第二数据作为第二数据信号，并且所述X射线检测器用于在第二操作模式期间基于从所述第一数据I/O焊盘接收的所述测试信号生成所述测试结果信号，并通过所述第二数据I/O焊盘输出所述测试结果信号。
11.根据权利要求10所述的半导体存储器件，其中：
在所述第二操作模式期间禁用所述存储单元阵列，并且
在所述第一操作模式期间禁用所述X射线检测器。
12.根据权利要求10所述的半导体存储器件，其中，基于从外部设备接收的命令选择所述第一操作模式和所述第二操作模式中的一个。
13.根据权利要求9所述的半导体存储器件，其中：
所述存储单元阵列在半导体衬底上的存储器区域中，并且
所述X射线检测器在所述半导体衬底上围绕所述存储器区域的外围区域中。
14.根据权利要求1所述的半导体存储器件，还包括：延迟电路，用于接收至少一个信号并延迟所述至少一个信号，其中，所述X射线检测器包括在所述延迟电路中。
15.根据权利要求1所述的半导体存储器件，还包括：
环形振荡器，用于生成振荡信号，并且
其中，所述X射线检测器包括在所述环形振荡器中。
16.根据权利要求1所述的半导体存储器件，其中，所述半导体存储器件是动态随机存取存储器DRAM。
17.一种X射线检测器，包括：
电流源，连接到半导体存储器件的第一数据输入/输出I/O焊盘，所述电流源基于从所述第一数据I/O焊盘接收的测试信号生成第一电流；
双极结型晶体管BJT，连接到所述电流源，所述BJT包括发射极、基极和被施加所述第一电流的集电极；以及
电压测量器，连接到所述BJT和所述半导体存储器件的第二数据I/O焊盘，所述电压测量器在所述第一电流被施加到所述BJT的集电极时，基于所述BJT的集电极和发射极之间的电压生成测试结果信号，并且通过所述第二数据I/O焊盘输出所述测试结果信号，其中，所述BJT的集电极和发射极之间的电压随着针对所述半导体存储器件的累积X射线剂量而变化。
18.根据权利要求17所述的X射线检测器，其中，所述BJT的集电极和发射极之间的电压随着所述累积X射线剂量的增加而增加。

说明书全文

X射线检测器、半导体 存储器件及其测试方法和制造方法

[0001] 相关申请的相交引用

[0002] 本公开要求于2018年10月1日在韩国知识产权局(KIPO)提交的题为“X射线检测器、包括X射线检测器的半导体存储器件、测试半导体存储器件的方法以及制造半导体存储器件的方法”的韩国专利申请No.10-2018-0116786的优先权，其全部公开通过引用合并于此。

技术领域

[0003] 示例实施例大体上涉及半导体器件，更具体地，涉及X射线检测器、包括X射线检测器的半导体存储器件、测试半导体存储器件的方法以及制造半导体存储器件的方法。

背景技术

[0004] 半导体存储器件通过执行写入操作将数据存储在存储单元中，并通过执行读取操作来读取所存储的数据。半导体存储器件通常可以根据它们在与电源断开连接时是否保留所存储的数据而被划分成两类。这些类别包括易失性存储器件和非易失性存储器件，易失性存储器件在断电时会丢失所存储的数据，非易失性存储器件在断电时会保留所存储的数据。在半导体存储器件的制造和组装期间已经执行了X射线检查以检测缺陷。随着半导体工艺技术的不断发展以及布线宽度和芯片厚度的减小，X射线对半导体存储器件的损害正在增加。然而，对X射线剂量进行定量是困难的。发明内容

[0005] 根据示例实施例，一种半导体存储器件包括第一数据输入/输出(I/O)焊盘、X射线检测器和第二数据I/O焊盘。所述第一数据I/O焊盘接收测试信号。所述X射线检测器连接到所述第一数据I/O焊盘，所述X射线检测器包括双极结型晶体管(BJT)，在所述BJT中在输入端和输出端之间的电压随着针对所述半导体存储器件的累积X射线剂量而变化，所述X射线检测器基于所述测试信号生成指示所述BJT的输入端和输出端之间的电压的测试结果信号。所述第二数据I/O焊盘连接到所述X射线检测器并输出所述测试结果信号。

[0006] 根据示例实施例，一种X射线检测器包括电流源、双极结型晶体管(BJT)和电压测量器。所述电流源连接到半导体存储器件的第一数据输入/输出(I/O)焊盘，并且基于从所述第一数据I/O焊盘接收的测试信号生成第一电流。所述BJT连接到所述电流源并包括发射极、基极和被施加所述第一电流的集电极。所述电压测量器连接到所述BJT和所述半导体存储器件的第二数据I/O焊盘，并且当所述第一电流被施加到所述BJT的集电极时，基于所述BJT的集电极和发射极之间的电压生成测试结果信号，以通过所述第二数据I/O焊盘输出所述测试结果信号。所述BJT的集电极和发射极之间的电压随着针对所述半导体存储器件的累积X射线剂量而变化。

[0007] 根据示例实施例，在测试半导体存储器件的方法中，将测试信号施加到半导体存储器件的第一数据输入/输出(I/O)焊盘，所述半导体存储器件包括：所述第一数据I/O焊盘；X射线检测器，连接到所述第一数据I/O焊盘且包括双极结型晶体管(BJT)，在所述BJT中在输入端和输出端之间的电压随着针对所述半导体存储器件的累积X射线剂量而变化；以及第二数据I/O焊盘，连接到所述X射线检测器。基于测试结果信号来确定所述半导体存储器件是否有缺陷，所述测试结果信号是由所述X射线检测器基于所述测试信号生成的，指示所述BJT的输入端和输出端之间的电压并且通过所述第二数据I/O焊盘输出。

[0008] 根据示例实施例，在制造半导体存储器件的方法中制造所述半导体存储器件，其中所述半导体存储器件包括：第一数据输入/输出(I/O)焊盘；X射线检测器，连接到所述第一数据I/O焊盘且包括双极结型晶体管(BJT)，在所述BJT中在输入端和输出端之间的电压随着针对所述半导体存储器件的累积X射线剂量而变化；以及第二数据I/O焊盘，连接到所述X射线检测器。基于所述X射线检测器测试所述半导体存储器件。当测试所述半导体存储器件时，测试信号被施加到所述半导体存储器件的所述第一数据I/O焊盘。基于测试结果信号来确定所述半导体存储器件是否有缺陷，所述测试结果信号是由所述X射线检测器基于所述测试信号生成的，指示所述BJT的第一端和第二端之间的电压并且通过所述第二数据I/O焊盘输出。附图说明

[0009] 通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：

[0010] 图1示出了根据示例实施例的半导体存储器件。

[0011] 图2示出了根据示例实施例的X射线检测器。

[0012] 图3示出了在图2的X射线检测器中包括的BJT的示例的截面图。

[0013] 图4A、图4B、图4C和图5示出了用于描述根据示例实施例的X射线检测器的操作的示意图。

[0014] 图6和图7示出了根据示例实施例的X射线检测器。

[0015] 图8A、图8B和图8C示出了用于描述根据示例实施例的半导体存储器件的操作的示意图。

[0016] 图9和图10示出了根据示例实施例的半导体存储器件。

[0017] 图11示出了根据示例实施例的半导体存储器件。

[0018] 图12示出了根据示例实施例的半导体存储器件的布局的平面图。

[0019] 图13示出了包括根据示例实施例的半导体存储器件的存储器系统。

[0020] 图14示出了包括根据示例实施例的半导体存储器件的计算系统。

[0021] 图15示出了测试根据示例实施例的半导体存储器件的方法的流程图。

[0022] 图16示出了图15中确定半导体存储器件是否有缺陷的示例的流程图。

[0023] 图17示出了执行测试根据示例实施例的半导体存储器件的方法的测试系统。

[0024] 图18示出了制造根据示例实施例的半导体存储器件的方法的流程图。

具体实施方式

[0025] 将参考附图更全面地描述各种示例实施例，在附图中示出了实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。在本申请中，类似的附图标记表示类似的元件。

[0026] 图1示出了根据示例实施例的半导体存储器件。参考图1，半导体存储器件100包括第一数据输入/输出(I/O)焊盘102、第二数据I/O焊盘104、X射线检测器110和存储单元阵列130。

[0027] 第一数据I/O焊盘102从外部测试系统(例如，图17的测试系统3000)接收测试信号TS。第二数据I/O焊盘104与第一数据I/O焊盘102分离并区分开，并输出由X射线检测器110生成的测试结果信号TRS。测试结果信号TRS可以提供给外部测试系统，并且可以用于确定半导体存储器件是否有缺陷。例如，第二I/O焊盘104可以是接触焊盘或接触引脚。

[0028] X射线检测器(例如，用于测量X射线照射剂量的设备)110连接到第一数据I/O焊盘102和第二数据I/O焊盘104。X射线检测器110包括双极结型晶体管(BJT)112。BJT 112的两端(即，其输入端和输出端)之间的电压随着针对半导体存储器件100的累积X射线剂量(例如，随着入射到半导体存储器件100上的X射线的总累积量)而改变。X射线检测器110基于测试信号TS生成指示BJT 112的两端之间的电压的测试结果信号TRS。将参考图2详细描述X射线检测器110的配置和操作。

[0029] 存储单元阵列130还可以连接到第一数据I/O焊盘102和第二数据I/O焊盘104。存储单元阵列130可以包括用于存储数据的多个存储单元。存储单元阵列130可以存储从第一数据I/O焊盘102和第二数据I/O焊盘104接收的数据，或者存储在存储单元阵列130中的数据可以通过第一数据I/O焊盘102和第二数据I/O焊盘104输出。

[0030] 在一些示例实施例中，可以根据半导体存储器件100的操作模式启用或禁用X射线检测器110和存储单元阵列130中的每一个，如将参考图8A、图8B和图8C所描述的。

[0031] 根据示例实施例的半导体存储器件100可以不包括用于X射线检测器110的附加数据I/O焊盘和/或信号I/O焊盘。换言之，半导体存储器件100中的X射线检测器110可以接收测试信号TS并且可以使用数据I/O焊盘102和104输出测试结果信号TRS，该数据I/O焊盘102和104连接到存储单元阵列130以存储和/或输出数据。

[0032] 图1示出了X射线检测器110和存储单元阵列130分别直接连接到数据I/O焊盘102和104。作为另一示例，如将参照图11描述的，可以在存储单元阵列130与数据I/O焊盘102和104之间另外设置用于驱动半导体存储器件100的至少一个元件和/或电路。又例如，如将参考图9和图10描述的，X射线检测器110可以包括在用于驱动半导体存储器件100的至少一个元件和/或电路中。

[0033] 图2示出了根据示例实施例的X射线检测器。图3是在图2的X射线检测器中包括的BJT的示例的截面图。参考图2和图3，X射线检测器11Oa包括BJT112a、电流源114a和电压测量器116。

[0034] BJT112a包括发射极EE、基极BE和集电极CE。如参考图1所述，BJT 112a的两端之间的电压随着入射到半导体存储器件100上的累积X射线剂量而变化。例如，BJT 112a的两端之间的电压可以是BJT112a的集电极CE和发射极EE之间的电压VCE。

[0035] 在一些示例实施例中，BJT 112a可以是NPN(或NPN型)BJT。例如，BJT 112a还可以包括第一N型半导体区域1121、P型半导体区域1122、第二N型半导体区域1123、第一结和第二结。第一N型半导体区域1121可以连接到发射极EE。P型半导体区域1122可以连接到基极BE。第二N型半导体区域1123可以连接到集电极CE。第一结可以形成在第一N型半导体区域1121和P型半导体区域1122之间。第二结可以形成在P型半导体区域1122和第二N型半导体区域1123之间。

[0036] 如图3所示，BJT 112a可以形成在半导体衬底101中。例如，第一N型半导体区域1121可以形成在半导体衬底101中，P型半导体区域1122可以形成在半导体衬底101中，使得第一N型半导体区域1121例如在三个侧面上被P型半导体区域1122包围，并且第二N型半导体区域1123可以形成在半导体衬底101中，使得P型半导体区域1122例如在三个侧面上被第二N型半导体区域1123包围。发射极EE、基极BE和集电极CE可以分别连接到第一N型半导体区域1121、P型半导体区域1122和第二N型半导体区域1123。根据示例实施例，可以改变BJT
112a的截面结构。

[0037] 电流源114a连接到半导体存储器件100的第一数据I/O焊盘102，并从第一数据I/O焊盘102接收测试信号TS。电流源114a基于测试信号TS生成第一电流IC。例如，第一电流IC可以施加到BJT 112a的集电极CE。

[0038] 当基于测试信号TS生成的第一电流IC被施加到BJT 112a的集电极CE时，电流IB和电流IE可以分别沿图2所示的方向流到基极BE和流自发射极EE。另外，电压VCB可以在集电极CE和基极BE之间，电压VBE可以在基极BE和发射极EE之间，并且电压VCE可以在集电极CE和发射极E E之间。

[0039] 电压测量器116连接到半导体存储器件100的BJT 112a和第二数据I/O焊盘104。当第一电流IC被施加到BJT 112a的集电极CE时，电压测量器116可以基于BJT 112a的两端之间的电压(例如，BJT112a的集电极CE和发射极EE之间的电压VCE)生成测试结果信号TRS。可以通过第二数据I/O焊盘104输出测试结果信号TRS。

[0040] 在一些示例实施例中，从电流源114a生成的第一电流IC的电平可以始终是固定的。如将参考图4A、图4B、图4C和图5描述的，BJT 112a的集电极CE和发射极EE之间的电压VCE可以随着累积X射线剂量的增加而增加。因此，固定的第一电流IC(例如，具有恒定电平的第一电流IC)可以被施加到集电极CE，以确定在相同条件下电压VCE是否增加。

[0041] 图4A、图4B、图4C和图5是用于描述根据示例实施例的X射线检测器的操作的示意图。

[0042] 图4A是示出了当累积X射线剂量对应于第一时间时图2中的电压V CE随着图2中的电流IC的变化的曲线图。图4B是示出了当累积X射线剂量对应于第二时间时图2中的电压VCE随着图2中的电流IC的变化的曲线图，该第二时间长于第一时间。图4C是示出了当累积X射线剂量对应于第三时间时图2中的电压VCE随着图2中的电流IC的变化的曲线图，该第三时间长于第二时间。例如，第一时间可以是约180秒，第二时间可以是约360秒，并且第三时间可以是约540秒，例如它们可以均匀地间隔开，使得时间线性地增加。

[0043] 另外，在图4A、图4B和图4C中，情形1表示以第一量照射X射线的示例，情形2表示以大于第一量的第二量照射X射线的示例，情形3表示以大于第二量的第三量照射X射线的示例，情形4表示以大于第三量的第四量照射X射线的示例，并且情形5表示以大于第四量的第五量照射X射线的示例。例如，第一量、第二量、第三量、第四量和第五量可以是X射线生成器的管电压分别被设置为约40kVp、60kVp、80kVp、100k Vp和120kVp(例如，它们可以均匀地间隔开，使得量线性地增加)的示例。

[0044] 参照图4A、图4B和图4C，在关于电流IC和X射线的量的相同条件下，BJT 112a的集电极CE和发射极EE之间的电压VCE可以随着X射线的照射时间(例如，累积X射线剂量)的增加而增加。

[0045] 参考图5，基于图4A、图4B和图4C的曲线图示出了在相同条件下电压VCE随着累积X射线剂量X的变化。图5示出了BJT 112a的集电极CE和发射极EE之间的电压VCE随着累积X射线剂量X的增加而增加，例如线性地增加。

[0046] 金属氧化物半导体场效应晶体管(MOSFET)和BJT都是当暴露于X射线时劣化或退化的晶体管类型。例如，当暴露于X射线时，MOSFET可能由于阈值电压的变化而具有增加的漏电流，并且当暴露于X射线时，BJT可能具有减小的电流增益或增加的VCE电压。可以通过辐射退火来恢复MOSFET的劣化特性，但可能不能通过辐射退火来恢复BJT器件的劣化特性。

[0047] 如参考图4A、图4B、图4C和图5描述的，BJT 112a的集电极CE和发射极EE之间的电压VCE可以随着累积X射线剂量的增加而增加。另外，BJT可能无法通过辐射退火来恢复劣化特性或损坏特性。根据示例实施例的X射线检测器可以用不可恢复的BJT实现。因此，可以有效地对被提供给半导体存储器件100的累积X射线剂量进行定量和监测。

[0048] 如上所述，BJT的电流增益(例如，β＝IC/IB)可以随着暴露于X射线时BJT的劣化特性而降低，并且BJT的电流增益可以随着累积X射线剂量的增加而降低。因此，在一些示例实施例中，可以基于BJT的电流增益来对针对半导体存储器件100的累积X射线剂量进行定量和监测。

[0049] 图6和图7示出了根据示例实施例的X射线检测器。将省略与图2重复的描述。

[0050] 参考图6，X射线检测器110b包括BJT 112a、电流源114a和电压测量器116。X射线检测器110b还可以包括数字代码生成器118。

[0051] 除了X射线检测器110b还包括数字代码生成器118之外，图6的X射线检测器110b可以与图2的X射线检测器110基本相同。数字代码生成器118可以在半导体存储器件100的电压测量器116和第二数据I/O焊盘104之间，并且可以将测试结果信号TRS转换为数字代码以生成数字测试结果信号TRS’。例如，数字代码生成器118可以包括模数转换器。

[0052] X射线检测器110b可以将测试结果信号TRS转换为数字代码。因此，可以有效地对针对半导体存储器件100的累积X射线剂量进行定量和监测。

[0053] 参考图7，X射线检测器11()c包括BJT 112c、电流源114c和电压测量器116。除了图7中的BJT 112c和电流源114c的配置被改变之外，图7的X射线检测器110c可以与图2的X射线检测器110基本相同。

[0054] 在一些示例实施例中，BJT 112c可以是PNP(或PNP型)BJT。例如，BJT 112c还可以包括第一P型半导体区域1124、N型半导体区域1125、第二P型半导体区域1126、第一结和第二结。第一P型半导体区域1124可以连接到发射极EE。N型半导体区域1125可以连接到基极BE。第二P型半导体区域1126可以连接到集电极CE。第一结可以形成在第一P型半导体区域1124和N型半导体区域1125之间。第二结可以形成在N型半导体区域1125和第二P型半导体区域1123之间。

[0055] 当BJT 112c被实现为PNP BJT时，电流IC、IB和IE的方向以及电压VCB、VBE和VCE的极性可以与图2中所示的那些相反。BJT 112c的集电极CE和发射极EE之间的电压VCE可以随着累积X射线剂量的增加而增加。BJT 112c的截面结构可以类似于图3中所示的截面结构，或者可以根据示例实施例改变。

[0056] 电流源114c基于从第一数据I/O焊盘102接收的测试信号TS生成第一电流IC。当BJT 112c被实现为PNP BJT时，电流源114c的电流方向与图2所示的电流方向相反。

[0057] 根据示例实施例，电流源114c可以连接到发射极EE以生成电流IE。图7的X射线检测器110c还可以包括图6中所示的数字代码生成器118。

[0058] 图8A、图8B和图8C是用于描述根据示例实施例的半导体存储器件的操作的示意图。参考图8A、图8B和图8C，半导体存储器件100可以以第一操作模式和第二操作模式中的一个模式来操作。第一操作模式可以被称为正常模式或存储器模式，并且第二操作模式可以被称为测试模式。

[0059] 例如，如图8A所示，在第二操作模式期间，可以禁用存储单元阵列130，并且可以启用X射线检测器110。在图8A中用虚线示出了禁用的存储单元阵列130和与其连接的布线。在第二操作模式期间，X射线检测器110可以基于从第一数据I/O焊盘102接收的测试信号TS生成测试结果信号TRS，并且可以通过第二数据I/O焊盘104输出测试结果信号T RS。例如，在第二操作模式期间，半导体存储器件100可以连接到外部测试系统(例如，图17的测试系统3000)，可以从外部测试系统接收测试信号TS，并且可以向外部测试系统提供测试结果信号TRS。

[0060] 另外，如图8B和图8C所示，在第一操作模式期间，可以启用存储单元阵列130，并且可以禁用X射线检测器110。在图8B和图8C中用虚线示出了禁用的X射线检测器110和与其连接的布线。在第一操作模式期间，存储单元阵列130可以使用第一数据I/O焊盘102和第二数据I/O焊盘104中的至少一个来存储接收的数据或输出存储的数据。例如，如图8B所示，存储单元阵列130可以在第一操作模式期间执行数据写入操作以基于从第一数据I/O焊盘102接收的第一数据信号DS1存储第一数据。再例如，如图8C所示，存储单元阵列130可以在第一操作模式期间执行数据读取操作以通过第二数据I/O焊盘104输出所存储的第二数据作为第二数据信号DS2。

[0061] 在一些示例实施例中，可以基于从外部设备(例如，图13中的存储器控制器1210)接收的命令(例如，图13中的命令CMD)来选择第一操作模式和第二操作模式中的一个，该外部设备位于半导体存储器件100的外部。

[0062] 图9和图10示出了根据示例实施例的半导体存储器件。将省略与图1重复的描述。

[0063] 参考图9，半导体存储器件100a包括第一数据I/O焊盘102、第二数据I/O焊盘104、X射线检测器110和存储单元阵列130。半导体存储器件100a还可以包括延迟电路150。

[0064] 除了半导体存储器件100a还包括延迟电路150之外，图9的半导体存储器件100a可以与图1的半导体存储器件100基本相同。延迟电路150可以接收至少一个信号以延迟该至少一个信号。例如，延迟电路150可以包括彼此串联连接的多个延迟元件(例如，反相器)。

[0065] X射线检测器110可以包括、设置或安装在延迟电路150中。例如，延迟电路150可以是在半导体存储器件100a中引起传播延迟的传播延迟电路的至少一部分，并且可以通过在传播延迟电路中安装BJT来实现X射线检测器110。

[0066] 参考图10，半导体存储器件100b包括第一数据I/O焊盘102、第二数据I/O焊盘104、X射线检测器110和存储单元阵列130。半导体存储器件100b还可以包括环形振荡器170。

[0067] 除了半导体存储器件100b还包括环形振荡器170之外，图10的半导体存储器件100b可以与图1的半导体存储器件100基本相同。环形振荡器170可以生成在半导体存储器件100b中使用的振荡信号。例如，振荡信号可以用作半导体存储器件100b中的时钟信号或参考信号。

[0068] X射线检测器110可以包括、设置或安装在环形振荡器170中。例如，可以使用BJT作为环形振荡器170的脚部(footer)来实现X射线检测器110。

[0069] 参考图9和图10描述了X射线检测器110包括在延迟电路150或环形振荡器170中的示例。作为另一示例，例如X射线检测器110可以包括在半导体存储器件中包括的各种元件中的一个元件中。

[0070] 参考图1至图10描述了半导体存储器件包括单个第一数据I/O焊盘102和单个第二数据I/O焊盘104的示例。作为另一示例，接收测试信号TS的数据I/O焊盘(例如，第一数据I/O焊盘102)的数量和输出测试结果信号TRS的数据I/O焊盘(例如，第二数据I/O焊盘104)的数量可以根据示例实施例改变。另外，参照图1至图10描述了接收测试信号T S的第一数据I/O焊盘102和输出测试结果信号TRS的第二数据I/O焊盘104彼此分离且区分开的示例。作为另一示例，接收测试信号TS和输出测试结果信号TRS可以由相同的数据I/O焊盘执行。

[0071] 参考图1至图10描述了半导体存储器件包括单个X射线检测器110的示例。作为另一示例，半导体存储器件可以包括两个或更多个X射线检测器。在半导体存储器件包括两个或更多个X射线检测器的情况下，每个X射线检测器可以包括一个BJT和一个电流源，并且两个或更多个X射线检测器可以共享一个电压测量器和一个数字代码生成器。

[0072] 图11是根据示例实施例的半导体存储器件的示例。参考图11，半导体存储器件200包括控制逻辑电路210、刷新控制电路215、地址寄存器220、存储体控制逻辑电路230、行地址复用器240、列地址锁存器250、行解码器、列解码器、存储单元阵列、读出放大器单元(例如，读出放大器)、I/O选通电路290、数据I/O 缓冲器295、管芯上终结(ODT)电路297、数据I/O焊楹299和X射线检测器310。可以改变组件的具体组合和数量。

[0073] 在一些示例实施例中，半导体存储器件200可以是根据示例实施例的半导体存储器件，例如易失性存储器件。例如，半导体存储器件200可以是各种易失性存储器件中的一种，例如动态随机存取存储器(DRAM)、移动DRAM、双倍数据速率(DDR)DRAM、低功率DDR(LPDDR)DRAM、图形DDR(GDDR)DRAM等。

[0074] 存储单元阵列包括多个存储单元。存储单元阵列可以包括多个存储体阵列，例如第一存储体阵列至第四存储体阵列280a、280b、280c和280d。行解码器可以包括多个存储体行解码器，例如分别连接到第一存储体阵列至第四存储体阵列280a、280b、280c和280d的第一存储体行解码器至第四存储体行解码器260a、260b、260c和260d。列解码器可以包括多个存储体列解码器，例如分别连接到第一存储体阵列至第四存储体阵列280a、280b、280c和280d的第一存储体列解码器至第四存储体列解码器270a、270b、270c和270d。读出放大器单元可以包括多个存储体读出放大器，例如分别连接到第一存储体阵列至第四存储体阵列
280a、280b、280c和280d的第一存储体读出放大器至第四存储体读出放大器285a、285b、
285c和285d。

[0075] 第一存储体阵列至第四存储体阵列280a-280d、第一存储体行解码器至第四存储体行解码器260a-260d、第一存储体列解码器至第四存储体列解码器270a-270d以及第一存储体读出放大器至第四存储体读出放大器285a-285d分别可以形成第一存储体至第四存储体。例如，第一存储体阵列280a、第一存储体行解码器260a、第一存储体列解码器270a和第一存储体读出放大器285a可以形成第一存储体；第二存储体阵列280b、第二存储体行解码器260b、第二存储体列解码器270b和第二存储体读出放大器285b可以形成第二存储体；第三存储体阵列280c、第三存储体行解码器260c、第三存储体列解码器270c和第三存储体读出放大器285c可以形成第三存储体；第四存储体阵列280d、第四存储体行解码器260d、第四存储体列解码器270d和第四存储体读出放大器285d可以形成第四存储体。尽管图11示出了包括四个存储体的半导体存储器件200，但是半导体存储器件200可以包括任何数量的存储体。此外，尽管图11中的组件被示出为彼此具有一一对应的关系，但是实施例可以包括比存储体阵列更多或更少的解码器和/或读出放大器。

[0076] 地址寄存器220可以从存储器控制器(例如，图13中的存储器控制器1210)接收包括存储体地址BANK_ADDR、行地址ROW_ADDR和列地址COL_ADDR的地址ADDR。地址寄存器220可以将接收到的存储体地址BANK_ADDR提供给存储体控制逻辑电路230，可以将接收到的行地址ROW_ADDR提供给行地址复用器240，并且可以将接收到的列地址COL_ADDR提供给列地址锁存器250。

[0077] 存储体控制逻辑电路230可以响应于接收到存储体地址BANK_ADDR而生成存储体控制信号。响应于由存储体控制逻辑电路230生成的存储体控制信号，可以激活第一存储体行解码器至第四存储体行解码器260a-260d中的与接收到的存储体地址BANK_ADDR相对应的存储体行解码器，并且响应于由存储体控制逻辑电路230生成的存储体控制信号，可以激活第一存储体列解码器至第四存储体列解码器270a的270d中的与接收到的存储体地址BANK_ADDR相对应的存储体列解码器。

[0078] 刷新控制电路215可以响应于接收到刷新命令或进入任何自刷新模式而生成刷新地址REF_ADDR。例如，刷新控制电路215可以包括：刷新计数器，其被配置为顺序地将刷新地址REF_ADDR从存储单元阵列的第一地址改变为存储单元阵列的最后一个地址；以及环形振荡器，其生成被提供给刷新计数器的振荡信号或参考信号。刷新控制电路215可以从控制逻辑电路210接收控制信号。

[0079] 行地址复用器240可以从地址寄存器220接收行地址ROW_ADDR，并且可以从刷新控制电路215接收刷新地址REF_ADDR。行地址复用器240可以选择性地输出行地址ROW_ADDR或刷新地址REF_ADDR。从行地址复用器240输出的行地址(例如，行地址ROW_ADDR或刷新地址REF_ADDR)可以应用于第一存储体行解码器至第四存储体行解码器260a-260d。

[0080] 第一存储体行解码器至第四存储体行解码器260a-260d中激活的存储体行解码器可以对从行地址复用器240输出的行地址进行解码，并且可以激活与行地址相对应的字线。例如，所激活的存储体行解码器可以将字线驱动电压施加到与行地址相对应的字线。

[0081] 列地址锁存器250可以从地址寄存器220接收列地址COL_ADDR，并且可以临时存储接收到的列地址COL_ADDR。列地址锁存器250可以将临时存储或接收的列地址COL_ADDR应用于第一存储体列解码器至第四存储体列解码器270a-270d。

[0082] 第一存储体列解码器至第四存储体列解码器270a-270d中激活的存储体列解码器可以对从列地址锁存器250输出的列地址COL_ADDR进行解码，并且可以控制I/O选通电路290，以输出与列地址COL_ADDR相对应的数据。I/O选通电路290可以包括用于对I/O数据进行选通的电路。例如，I/O选通电路290可以包括：输入数据屏蔽逻辑器件；用于存储从第一存储体阵列至第四存储体阵列280a-280d输出的数据的读取数据锁存器；以及用于将数据写入第一存储体阵列至第四存储体阵列280a-280d的写入驱动器。

[0083] 要从第一存储体阵列至第四存储体阵列280a-280d中的一个读取的数据DQ可以由耦合到相应存储体阵列的读出放大器来读出，并且可以存储在读取数据锁存器中。存储在读取数据锁存器中的数据DQ可以经由数据I/O缓冲器295和数据I/O焊盘299被提供给存储器控制器。可以从存储器控制器向数据I/O缓冲器295提供经由数据I/O焊盘299接收的要写入第一存储体阵列至第四存储体阵列280a-280d中的一个的数据DQ。经由数据I/O焊盘299接收并被提供给数据I/O缓冲器295的数据DQ可以经由I/O选通电路290中的写入驱动器被写入相应的存储体阵列。

[0084] 控制逻辑电路210可以控制半导体存储器件200的操作。例如，控制逻辑电路210可以生成用于使半导体存储器件200执行数据写入操作或数据读取操作的控制信号。控制逻辑电路210可以包括：对从存储器控制器接收的命令CMD进行解码的命令解码器211；以及设置半导体存储器件200的操作模式的模式寄存器212。例如，命令解码器211可以通过对写启用信号(例如，/WE)、行地址选通信号(例如，/RAS)、列地址选通信号(例如，/CAS)、芯片选择信号(例如，/CS)等进行解码来生成与命令CMD相对应的控制信号。控制逻辑电路210还可以接收用于以同步方式操作半导体存储器件200的时钟信号(例如，CLK)和时钟启用信号(例如，/CKE)。

[0085] ODT电路297可以连接到数据I/O焊盘299和数据I/O缓冲器295。当ODT电路297被启用时，可以执行ODT操作。ODT操作可以通过使用终端电阻器来减少(和/或防止)信号被反射，从而改善信号完整性。

[0086] X射线检测器310可以是根据示例实施例的X射线检测器。例如，X射线检测器310包括BJT，其中BJT的两端之间的电压随着针对半导体存储器件200的累积X射线剂量而改变(例如，增加)。X射线检测器310可以在测试模式下被启用，可以从数据I/O焊盘299接收测试信号TS，并且可以生成指示BJT的两端之间的电压的测试结果信号TRS，以通过数据I/O焊盘299输出测试结果信号TRS。可以使用X射线检测器310有效地对针对半导体存储器件200的累积X射线剂量进行定量和监测。因此，可以容易地确定半导体存储器件200是否有缺陷。

[0087] 在一些示例实施例中，当如参考图9所述X射线检测器110包括在延迟电路150中时，图11中的I/O选通电路290和数据I/O缓冲器295可以对应于图9中的延迟电路150。因此，X射线检测器310可以包括在I/O选通电路290和数据I/O缓冲器295中的至少一个中。在其他示例实施例中，当如参考图10所述X射线检测器110包括在环形振荡器170中时，刷新控制电路215中包括的环形振荡器可以对应于图10中的环形振荡器170。因此，X射线检测器310可以包括在刷新控制电路215中。

[0088] 通常，图11的半导体存储器件200的元件不包括BJT，使得形成附加BJT元件以实现X射线检测器310。如参考图3所述，由于BJT具有仅包括掺杂区域和电极的简单结构，因此可以使用用于制造半导体存储器件200的一般工艺(即，无需任何附加工艺)来形成BJT。

[0089] 参考图1描述了半导体存储器件200是易失性存储器件的示例。作为另一示例，根据示例实施例的半导体存储器件可以是各种非易失性存储器件中的一种，例如闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等。

[0090] 图12是示出了根据示例实施例的半导体存储器件的布局的平面图。参考图12，半导体存储器件500可以包括多个存储体阵列510。尽管图12示出了半导体存储器件500包括四个存储体阵列510的示例，但是半导体存储器件中包括的存储体阵列的数量可以根据示例实施例改变。其中形成存储体阵列510的区域可以被称为半导体衬底上的存储器区域或核心区域。

[0091] 行解码器520和列解码器530可以分别与存储体阵列510相邻。行解码器520可以沿半导体存储器件500的字线方向布置，并且列解码器530可以沿半导体存储器件500的位线方向布置。分别分配给两个相邻存储体阵列的两个行解码器可以彼此相邻地设置，并且可以在它们之间共享控制线。

[0092] 焊盘PD可以位于半导体存储器件500的边缘和中心处的外围区域中，例如围绕其中形成存储体阵列510的存储器区域的区域。焊盘PD可以用于与外部设备(例如，主机)通信。另外，X射线检测器541和542可以位于半导体存储器件500的中心处的外围区域中。行解码器520、列解码器530和X射线检测器541和542可以构成外围电路。焊盘PD可以在X射线检测器541和542与列解码器530之间，并且在存储体阵列510的与行解码器520相对的侧面上。

[0093] 尽管图12示出了半导体存储器件500包括两个X射线检测器541和542的示例，但是一个半导体衬底或一个半导体管芯中包括的X射线检测器的数量可以根据示例实施例改变。

[0094] 图13示出了包括根据示例实施例的半导体存储器件的存储器系统。参考图13，存储器系统1200包括存储器控制器1210和半导体存储器件1220。

[0095] 存储器控制器1210可以经由命令传输线向半导体存储器件1220发送命令信号CMD，可以经由地址传输线向半导体存储器件1220发送地址信号ADDR，并且可以经由一个或多个数据传输线与半导体存储器件1220交换数据DQ。存储器控制器1210可以基于来自主机的请求将数据输入到半导体存储器件1220，或者可以接收从半导体存储器件1220输出的数据。

[0096] 半导体存储器件1220可以是根据示例实施例的半导体存储器件，并且可以包括X射线检测器1230。X射线检测器1230可以包括BJT，其中BJT的两端之间的电压随着针对半导体存储器件1200的累积X射线剂量而改变(例如，增加)。可以使用X射线检测器1230有效地对针对半导体存储器件1220的累积X射线剂量进行定量和监测。因此，可以有效地确定半导体存储器件1220是否有缺陷。

[0097] 图14示出了包括根据示例实施例的半导体存储器件的计算系统。参考图14，计算系统1300包括至少一个处理器1310、系统控制器1320和存储器系统1330。计算系统1300还可以包括输入设备1350、输出设备1360和存储设备1370。

[0098] 存储器系统1330包括至少一个半导体存储器件1334和用于控制半导体存储器件1334的存储器控制器1332。半导体存储器件1334可以是根据示例实施例的半导体存储器件，并且可以包括X射线检测器1336。存储器控制器1332可以包括在系统控制器1320中。

[0099] 处理器1310包括硬件，例如集成电路，以执行各种计算功能，例如执行用于执行特定计算或任务的特定软件指令。处理器1310可以经由处理器总线连接到系统控制器1320。系统控制器1320可以经由扩展总线连接到输入设备1350、输出设备1360和存储设备1370。
控制器还可以包括硬件，例如集成电路。这样，处理器1310可以使用系统控制器1320来控制输入设备1350、输出设备1360和存储设备1370。

[0100] 图15是示出了测试根据示例实施例的半导体存储器件的方法的流程图。

[0101] 参照图15，在测试根据示例实施例的包括X射线检测器的半导体存储器件的方法中，将测试信号施加到半导体存储器件的第一数据I/O焊盘(操作S1100)。例如，X射线检测器包括BJT，其中两端之间的电压随着针对半导体存储器件的累积X射线剂量而改变(例如，增加)。

[0102] 根据由X射线检测器基于测试信号生成的并通过半导体存储器件的第二数据I/O焊盘输出的测试结果信号来确定半导体存储器件是否有缺陷(操作S1200)。例如，测试结果信号指示BJT的两端之间的电压。

[0103] 半导体存储器件和其中包括的X射线检测器的配置可以与参照图1至图14描述的配置基本相同。可以使用X射线检测器有效地对针对半导体存储器件的累积X射线剂量进行定量和监测。因此，可以有效地确定半导体存储器件是否有缺陷。

[0104] 图16是示出了在图15的操作S1200中确定半导体存储器件是否有缺陷的示例的流程图。

[0105] 参考图15和图16，当测试结果信号指示BJT的两端之间的电压低于参考电压(操作S1210：是)时，可以确定半导体存储器件是正常的(操作S1220)。换言之，当BJT元件的两端的电压低于参考电压时，累积X射线剂量小于参考值。因此，可以判断半导体存储器件是正常的。

[0106] 当测试结果信号指示BJT的两端之间的电压高于或等于参考电压(操作S1210：否)时，可以确定半导体存储器件有缺陷(操作S1230)。换言之，当BJT元件的两端(即，输入端和输出端)的电压高于或等于参考电压时，累积X射线剂量大于或等于参考值。在累积X射线剂量大于或等于参考值的情况下，由于易失性存储器件的刷新特性的劣化、组装时的布线故障(例如，颈部损坏)等，半导体存储器件可能不具有正常状态。因此，可以判断半导体存储器件是有缺陷的。

[0107] 在一些示例实施例中，当基于BJT的电流增益对针对半导体存储器件的累积X射线剂量进行定量和监测时，当电流增益高于参考增益时，半导体存储器件可以被判断为是正常的，并且当电流增益低于或等于参考增益时，可以半导体存储器件可以被判断为是有缺陷的。

[0108] 图17示出了执行测试根据示例实施例的半导体存储器件的方法的测试系统。参考图17，测试系统3000可以包括测试控制器3100、多个被测设备(DUT)3200a、3200b、……、3200k、存储设备3300、测试数据生成器3400和测试结果生成器3500。多个DUT 3200a-3200k中的每个DUT可以是根据示例实施例的半导体存储器件，并且可以包括根据示例实施例的X射线检测器。

[0109] 测试控制器3100可以通过控制测试系统3000中包括的元件来控制针对多个DUT 3200a-3200k中的每个DUT的测试。存储设备3300可以存储用于测试的数据。测试数据生成器3400可以生成测试信号TS以将测试信号TS提供给多个DUT 3200a-3200k。测试结果生成器3500可以从多个DUT 3200a-3200k接收测试结果信号TRS，以确定多个DUT 3200a-3200k中的每个DUT是否有缺陷。换言之，图15中的操作S1100可以由测试数据生成器3400执行，并且图15中的操作S1200可以由测试结果生成器3500执行。

[0110] 图18是示出了制造根据示例实施例的半导体存储器件的方法的流程图。

[0111] 参照图18，在制造根据示例实施例的半导体存储器件的方法中，可以制造包括X射线检测器的半导体存储器件(操作S2100)。例如，X射线检测器包括BJT，其中两端之间的电压随着针对半导体存储器件的累积X射线剂量而改变(例如，增加)。

[0112] 测试半导体存储器件(操作S2200)。例如，可以基于参考图15描述的测试半导体存储器件的方法来执行图18中的操作S2200。可以实时地检测由于X射线检查导致的半导体存储器件的损坏或缺陷，因此可以提高制造效率。

[0113] 参考图18描述使用测试半导体存储器件的方法制造半导体存储器件的方法。作为另一示例，当完成半导体存储器件的制造并且在产品被装运并交付给客户之前，可以基于测试根据示例实施例的半导体存储器件的方法来测试所制造的半导体存储器件以生成第一测试结果，并且可以存储半导体存储器件的第一测试结果。之后，当已经装运的半导体存储器件作为缺陷产品被返回时，可以基于测试根据示例实施例的半导体存储器件的方法另外测试所返回的半导体存储器件，以生成第二测试结果，并且因此可以通过将第一测试结果与第二测试结果进行比较来确定半导体存储器件的损坏或缺陷是在装运之前还是装运之后发生的。

[0114] 至少一个示例实施例提供了一种半导体存储器件，其包括能够对X射线剂量进行定量和监测的X射线检测器。至少一个示例实施例提供了一种能够对X射线剂量进行定量和监测的X射线检测器。至少一个示例实施例提供了一种测试和制造包括X射线检测器的半导体存储器件的方法。

[0115] 根据示例实施例的X射线检测器可以用BJT实现。当照射X射线时，BJT的特性可能劣化或退化。例如，当照射X射线时，BJT可以具有减小的电流增益或增加的VCE电压。另外，BJT器件的劣化特性可能无法通过辐射退火恢复。因此，可以有效地对针对半导体存储器件的累积X射线剂量进行定量和监测。

[0116] 在根据示例实施例的半导体存储器件、测试半导体存储器件的方法和制造半导体存储器件的方法中，半导体存储器件可以包括用BJT实现的X射线检测器。因此，可以确定半导体存储器件是否有缺陷。

[0117] 实施例可以应用于包括半导体存储器件的各种电子设备和电子系统。例如，实施例可以应用于诸如移动电话、智能电话、平板电脑、膝上型计算机，个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(IoT)设备、万联网(IoE)设备、电子书阅读器、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备等系统。

[0118] 本文已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般的描述性意义，而不是为了限制的目的。在一些情况下，如提交本申请的本领域普通技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元素可以单独使用或与结合其它实施例描述的特征、特性和/或元素相结合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

标题	发布/更新时间	阅读量
具有每比特位2个存储单元的、具有公共字线的快速存取DRAM架构	2020-05-11	188
X射线检测器、半导体存储器件及其测试方法和制造方法	2020-05-11	96
一种预失真系数处理方法和装置	2020-05-11	852
片上网络处理系统和片上网络数据处理方法	2020-05-08	819
目标行产生器、动态随机存取存储器以及目标行的判定方法	2020-05-11	811
用于改进动态随机存取存储器(DRAM)中组件可靠性的系统和方法	2020-05-08	197
动态随机存取存储器、内存管理方法、系统及存储介质	2020-05-11	373
逻辑到物理映射	2020-05-08	400
存储模块以及包括其的存储系统	2020-05-11	377
一种多针绗缝机控制器	2020-05-08	800

X射线检测器、半导体存储器件及其测试方法和制造方法

X射线检测器、半导体存储器件及其测试方法和制造方法

技术领域

背景技术

具体实施方式

该功能需要专业版企业版VIP权限，您可以：