技术领域
[0001] 本
发明是有关于一种随机位电路，特别是指一种能够产生并储存随机位的随机位电路。
背景技术
[0002] 随着
电子装置的应用越来越广泛，电子装置之间及其内部的信息安全也受到了大众的关注。由于芯片及电子装置的逆向工程的自动化程度提高，物理及旁通道攻击也变得越来越强大且能够负担。因此，要防止未授权者存取电子装置中的信息也就变得越来越困难。
[0003] 在
现有技术中，因为物理不可克隆函数(Physical Unclonable Function，PUF)电路的原生特质，使得物理不可克隆函数电路常被用来产生随机数值以作为保护系统免受物理攻击的安全密钥。举例来说，物理不可克隆函数电路常会包括两组组件，由于这两组组件在其制程中会产生微小的特质差异，因此可以在注册操作中，透过强化两者的特质差异来产生随机位。然而，随着物理不可克隆函数电路所使用的组件不同，以及其在注册操作中强化两者差异的程度不同，物理不可克隆函数电路也可能会不同，导致控制上的困难。
发明内容
[0004] 本发明的一
实施例提供一种随机位电路，随机位电路包括易失性
存储器单元、第一
非易失性存储器单元、第二非易失性存储器单元、第一选择晶体管及第二选择晶体管。
[0005] 易失性存储器单元具有第一数据端及第二数据端。第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。
[0006] 第一选择晶体管具有第一端、第二端及控制端，第一选择晶体管的第一端耦接于易失性存储器单元的第一数据端，第一选择晶体管的第二端耦接于第一位线，而第一选择晶体管的控制端耦接于字符线。第二选择晶体管具有第一端、第二端及控制端，第二选择晶体管的第一端耦接于易失性存储器单元的第二数据端，第二选择晶体管的第二端耦接于第二位线，而第二选择晶体管的控制端耦接于字符线。
[0007] 在注册操作中，第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态被改变。在注册操作之后的载入操作中，易失性存储器单元根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态储存随机位。
[0008] 本发明的另一实施例提供一种操作随机位电路的方法，随机位电路包括易失性存储器单元、第一非易失性存储器单元及第二非易失性存储器单元。易失性存储器单元具有第一数据端及第二数据端，第一非易失性存储器单元耦接于易失性存储器单元的第一数据端，而第二非易失性存储器单元耦接于易失性存储器单元的第二数据端。
[0009] 随机位电路的操作方法包括执行注册操作以根据第一非易失性存储器单元及第二非易失性存储器单元的原生特性，改变第一非易失性存储器单元及第二非易失性存储器单元中的其中一者的编程状态，及在执行注册操作后，执行加载操作以根据第一非易失性存储器单元及第二非易失性存储器单元的编程状态将随机位储存至易失性存储器单元。
附图说明
[0010] 图1是本发明一实施例的随机位电路的示意图。
[0011] 图2是图1的随机位电路的操作方法的
流程图。
[0012] 图3是本发明另一实施例的随机位电路的示意图。
[0013] 图4是图3的随机位电路在注册操作时所接收到的
电压示意图。
[0014] 图5是图3的随机位电路在加载操作时所接收到的电压示意图。
[0015] 其中，附图标记说明如下：
[0016] 100、300 随机位电路
[0017] 110、310 易失性存储器单元
[0018] 120A、120B、320A、320B 非易失性存储器单元[0019] 130A、130B、330A、330B 选择晶体管
[0020] ND1、ND2 资料端
[0021] WL 字符线
[0022] BL1、BL2 位线
[0023] 200 方法
[0024] S210至S240 步骤
[0025] 312、314 致能晶体管
[0027] 322A、322B 反熔丝变容
[0028] 324A、324B 随栅晶体管
[0029] AF 反熔丝控制线
[0030] FL 随栅控制线
[0031] IL 隔离控制线
[0032] 340 隔离晶体管
[0033] NVS 参考电压端
[0034] NVR 电压源端
[0035] SIGEN1、SIGEN2 致能
信号[0036] VL 参考电压
[0037] VPP 编程电压
[0038] VH1、VH2、VH3 操作电压
具体实施方式
[0039] 图1是本发明一实施例的随机位电路100的示意图。随机位电路100包括易失性存储器单元110，非易失性存储器单元120A及120B，以及选择晶体管130A及130B。
[0040] 易失性存储器单元110具有第一数据端ND1及第二数据端ND2。非易失性存储器单元120A可耦接于易失性存储器单元110的第一数据端ND1，而非易失性存储器单元120B可耦接于易失性存储器单元110的第二数据端ND2。
[0041] 选择晶体管130A具有第一端、第二端及控制端，选择晶体管130A的第一端耦接于易失性存储器单元110的第一数据端ND1，选择晶体管130A的第二端耦接于位线BL1，而选择晶体管130A的控制端耦接于字符线WL。选择晶体管130B具有第一端、第二端及控制端，选择晶体管130B的第一端耦接于易失性存储器单元110的第二数据端ND2，选择晶体管130B的第二端耦接于位线BL2，而选择晶体管130B的控制端耦接于字符线WL。
[0042] 在有些实施例中，随机位电路100可以利用非易失性存储器单元120A及120B产生随机位，并将随机位储存在易失性存储器单元110中。
[0043] 图2是本发明一实施例的随机位电路100的操作方法200的流程图。方法200包括步骤S210至S240。
[0044] S210：执行注册操作以改变非易失性存储器单元120A及120B中的其中一者的编程状态；
[0045] S220：执行加载操作以将随机位储存至易失性存储器单元110；
[0046] S230：执行读取操作以读取易失性存储器单元110中所储存的随机位；
[0047] S240：执行再编程操作以强化非易失性存储器单元120A及120B的编程状态差异。
[0048] 在步骤S210的注册操作中，由于非易失性存储器单元120A及120B的原生特性有所差异，因此非易失性存储器单元120A及120B的其中一者的编程状态会产生变化，而另一者则会保持不变。
[0049] 在随机位电路100完成注册之后，非易失性存储器单元120A及120B的编程状态就可以用来表示随机位电路100的随机位。在此情况下，步骤S220便会在注册操作之后执行加载操作。在加载操作中，随机位会被加载到易失性存储器单元110中并加以储存。
[0050] 由于随机位可以加载到易失性存储器单元110中，因此当系统需要随机位时，便可自易失性存储器中读取。举例来说，在步骤S230的读取操作中，就可以通过选择晶体管130A及130B以及位线BL1及BL2将储存在易失性存储器单元110中的随机位读取出来。由于读取操作可以通过易失性存储器单元110来执行，因此读取速度及准确度都可以提升，使得随机位电路100的读取控制能够被简化。
[0051] 在有些实施例中，在随机位被读取之后，还可执行步骤S240中的再编程操作以强化非易失性存储器单元120A及120B的编程状态差异。也就是说，非易失性存储器单元120A及120B的编程状态差异可以再被放大，使得随机位能够更加快速地加载至易失性存储器单元110。
[0052] 然而，在有些实施例中，如果非易失性存储器单元120A及120B的编程状态差异已经足够明显，则也可以将步骤S240省略。也就是说，再编程操作可以是选择性的，并且可以只有在有需要的时候才执行。
[0053] 此外，在有些实施例中，在随机位电路100提供系统所需的随机位之后，易失性存储器单元110也可以用作系统暂存数据的储存空间。也就是说，系统可以将预定的数据写入易失性存储器单元110中以供后续使用。由于非易失性存储器单元120A及120B的编程状态仍然记录着随机位，因此在重新执行加载操作及读取操作之后，系统仍然可以存取到先前产生的随机位。也就是说，随机位电路100可以用来提供随机位，并且也可以用来提供系统所需的常规储存空间。
[0054] 在图1中，非易失性存储器单元120A及120B可以是磁阻式
随机存取存储器(magnetoresistive random access memory，MRAM)单元或可变
电阻式存储器(resistive random access memory，ReRAM)单元。此外，易失性存储器单元110可以是静态随机存取存储器(static random access memory，SRAM)单元。然而，在有些其他实施例中，非易失性存储器单元120A及120B以及易失性存储器单元110也可以根据系统的需求而利用其他类型的存储器单元来实作。
[0055] 图3是本发明另一实施例的随机位电路300的示意图。随机位电路300及100具有相似的结构并且可以根据相似的原理操作。非易失性存储器单元320A及320B可以利用反熔丝变容来实作，而易失性存储器单元310可以利用交互耦合(cross coupled)的闩
锁器来实作。
[0056] 在图3中，非易失性存储器单元320A可包括反熔丝变容322A及随栅晶体管324A。反熔丝变容322A具有第一端、第二端及控制端，反熔丝变容322A的控制端耦接于反熔丝控制线AF。随栅晶体管324A具有第一端、第二端及控制端，随栅晶体管324A的第一端耦接于反熔丝变容322A的第二端，随栅晶体管324A的第二端耦接于易失性存储器单元310的第一数据端ND1，而随栅晶体管324A的控制端耦接于随栅控制线FL。
[0057] 此外，非易失性存储器单元320B可包括反熔丝变容322B及随栅晶体管324B。反熔丝变容322B具有第一端、第二端及控制端，反熔丝变容322B的控制端耦接于反熔丝控制线AF。随栅晶体管324B具有第一端、第二端及控制端，随栅晶体管324B的第一端耦接于反熔丝变容322B的第二端，随栅晶体管324B的第二端耦接于易失性存储器单元310的第二数据端ND2，而随栅晶体管324B的控制端耦接于随栅控制线FL。
[0058] 此外，随机位电路300还可包括隔离晶体管340。隔离晶体管340具有第一端、第二端及控制端，隔离晶体管340的第一端可耦接于反熔丝变容322A的第一端，隔离晶体管340的第二端可耦接于反熔丝变容322B的第一端，而隔离晶体管340的控制端可耦接于隔离控制线IL。
[0059] 易失性存储器单元310可包括致能晶体管312及314，及反相器316及318。致能晶体管312具有第一端、第二端及控制端，致能晶体管312的第一端可耦接于电压源端NVS，而致能晶体管312的控制端可接收致能信号SIGEN1。反相器316具有输入端、输出端、第一电源端及第二电源端，反相器316的输入端可耦接于易失性存储器单元310的第一数据端ND1，反相器316的输出端可耦接于易失性存储器单元310的第二数据端ND2，而反相器316的第一电源端可耦接于致能晶体管312的第二端。反相器318具有输入端、输出端、第一电源端及第二电源端，反相器318的输入端可耦接于易失性存储器单元310的第二数据端ND2，反相器318的输出端可耦接于易失性存储器单元310的第一数据端ND1，而反相器318的第一电源端可耦接于致能晶体管312的第二端。此外，致能晶体管314具有第一端、第二端及控制端，致能晶体管314的第一端可耦接于反相器316及318的第二电源端，致能晶体管314的第二端可耦接于参考电压端NVR，而致能晶体管314的控制端可接收致能信号SIGEN2。
[0060] 在有些实施例中，方法200也可以用来操作随机位电路300。举例来说，图4是本发明一实施例中随机位电路300在步骤S210的注册操作时所接收到的电压示意图。
[0061] 在图4的注册操作中，反熔丝控制线AF可以在编程电压VPP，随栅控制线FL可以在第一操作电压VH1，字符线WL可以在第二操作电压VH2，位线BL1及BL2可以在参考电压VL，而隔离控制线IL可以在第一操作电压VH1或第二操作电压VH2。此外，易失性存储器单元310在注册操作的期间可以被失能。举例来说，致能信号SIGEN1可以在第二操作电压VH2，而致能信号SIGEN2可以在参考电压VL，使得致能晶体管312及314被截止。
[0062] 在有些实施例中，编程电压VPP可以大于第一操作电压VH1，第一操作电压VH1可以大于第二操作电压VH2，而第二操作电压VH2可以大于参考电压VL。例如但不限于，编程电压VPP可以是6V，第一操作电压VH1可以是1.8V，第二操作电压VH2可以是1.4V，而参考电压VL可以是0V。
[0063] 在此情况下，选择晶体管330A及330B以及随栅晶体管324A及324B可被导通，因此反熔丝变容322A及322B的第二端会接收到参考电压VL。如此一来，施加在反熔丝变容322A及322B上的巨大电压差就会倾向将反熔丝变容322A及322B击穿。然而，由于反熔丝变容322A及322B具有不同的原生特性，因此反熔丝变容322A及322B中的其中一者可能会具有较弱的结构，而会先被击穿。一旦反熔丝变容322A及322B中的其中一者被击穿，编程电压VPP就会经由被击穿的结构以及隔离晶体管340而传送至另一个反熔丝变容的第一端，使得尚未被击穿的反熔丝变容不会被击穿。
[0064] 也就是说，在注册操作之后，反熔丝变容322A及322B中的其中一者会被击穿，而另一者则不会被击穿，因此反熔丝变容322A及322B会具有相异的编程状态。在有些实施例中。反熔丝变容322A及322B的编程状态可以用来表示随机位。例如但不限于，若反熔丝变容
322A被编程(被击穿)，而反熔丝变容322B未被编程(未被击穿)，此时两者的编程状态可表示随机位的值为“1”。反之，若反熔丝变容322A未被编程，而反熔丝变容322B被编程，此时两者的编程状态可表示随机位的值为“0”。
[0065] 在图4中，在注册操作前，还可先执行设定操作以确保非易失性存储器单元320A及320B会在注册操作前处于相同的条件，进而确保随机位电路300产生随机位时的随机性。
[0066] 在设定操作中，反熔丝控制线AF及随栅控制线FL可以在参考电压VL，字符线WL可以先设定在第二操作电压VH2一段时间后再设定到参考电压VL。位线BL1及BL2可以在第二操作电压VH2，而隔离控制线IL可以在第一操作电压VH1或第二操作电压VH2。
[0067] 在此情况下，选择晶体管330A及330B会被导通一段时间，并将随栅晶体管324A及324B的第二端充电至第二操作电压VH2。如此一来，在进行注册操作之前，非易失性存储器单元320A及320B就会处在相同的条件下。
[0068] 在图4中，在设定操作之后的注册操作中，字符线WL可以在反熔丝控制线AF被设定至编程电压VPP且随栅控制线FL被设定至第一操作电压VH1之后，才被设定至第二操作电压VH2。此外，位线BL1及BL2可以在字符线WL被设定到第二操作电压VH2之后再同时设定到参考电压VL。因此，当位线BL1及BL2被设定到参考电压VL时，非易失性存储器单元320A及320B会同时处在可击穿的条件。
[0069] 在完成注册操作之后，就可以执行步骤S220的加载操作，并将随机位加载到易失性存储器单元310。图5是本发明一实施例中随机位电路300在步骤S220的加载操作时所接收到的电压示意图。
[0070] 在图5的加载操作中，反熔丝控制线AF及随栅控制线FL可以在第三操作电压VH3，字符线WL及隔离控制线IL可以在参考电压VL，而易失性存储器单元310可以被致能。在有些实施例中，致能晶体管312及314会被导通，而电压源端NVS可以提供第三操作电压VH3，使得易失性存储器单元310会被致能。
[0071] 在有些实施例中，第三操作电压VH3可大于参考电压VL。例如但不限于，第三操作电压VH3可以是1V，而参考电压VL可以是0V。
[0072] 在此情况下，若反熔丝变容322A在注册操作中被击穿，则会有显著的漏
电流自反熔丝变容322A的控制端流至反熔丝变容322A的第一端，使得易失性存储器单元310的第一数据端ND1的电压被提升。如此一来，交互耦合的反相器316及318就可将第一数据端ND1的电压闩锁在第三操作电压VH3，并将第二数据端ND2的电压闩锁在参考电压VL。因此，易失性存储器单元310就可以根据反熔丝变容322A及322B的编程状态储存对应的随机位。
[0073] 在图5中，在加载操作之前，可以先执行重置操作以确保易失性存储器单元310可以在没有受到偏置的情况下自非易失性存储器单元320及320B中加载随机位。
[0074] 在重置操作中，反熔丝控制线AF及随栅控制线FL可以在参考电压VL，字符线WL可以在第三操作电压VH3一段时间后再被设定置参考电压VL，而位线BL1及BL2可以在参考电压VL。也就是说，在加载操作之前的重置操作中，易失性存储器单元310的第一数据端ND1及第二数据端ND2可以通过选择晶体管330A及330B及位线BL1及BL2而被设定到参考电压VL。
[0075] 再者，在图5中，在载入操作中，易失性存储器单元310可以在反熔丝控制线AF及随栅控制线FL被设定到第三操作电压VH3之后才被致能。因此，在可能受到易失性存储器单元310的影响之前，第一数据端ND1及第二数据端ND2的电压可以先行建立。
[0076] 在有些实施例中，易失性存储器单元310的致能时机可以由电压源端NVS来控制。举例来说，在图5的重置操作中，致能信号SIGEN2可以在第三操作电压VH3，而致能信号SIGEN1可以在参考电压VL。然而，直到电压源端NVS稍后在加载操作中开始提供第三操作电压VH3时，易失性存储器单元310才会被致能。藉由控制电压源端来控制致能的时机，可以让反相器316及318在没有被偏置的情况下，闩锁住第一数据端ND1及第二数据端ND2的电压。
[0077] 在易失性存储器单元310自非易失性存储器单元320A及320B中加载随机位后，就可以执行步骤S230以读取易失性存储器单元310中的随机位。
[0078] 在读取操作中，反熔丝控制线AF、随栅控制线FL及隔离控制线IL可以在参考电压VL，字符线WL可以在第三操作电压VH3，而易失性存储器单元310会被致能。在此情况下，随机位将会通过位线BL1及BL2输出。在有些实施例中，可以通过差动的方式感测位线BL1及BL2上的电压以读取随机位，进而提升读取的速度及准确度。
[0079] 在步骤S240中，在读取随机位之后，还可以执行再编程操作来强化非易失性存储器单元320A及320B的编程状态差异。举例来说，如果非易失性存储器单元320A已被编程，而非易失性存储器单元320B未被编程，则再编程操作将会进一步的再次击穿非易失性存储器单元320A的反熔丝变容322A的结构。因此非易失性存储器单元320A及320B的编程状态差异就会更加的显著。
[0080] 在此情况下，在再编程操作中，反熔丝控制线AF可以在编程电压VPP，随栅控制线FL可以在第一操作电压VH1，字符线WL可以在第二操作电压VH2，位线BL1可以在参考电压VL，而位线BL2可以在第二操作电压VH2。此外，隔离控制电压IL可以在参考电压VL，而易失性存储器单元310会被失能。如此一来，非易失性存储器单元320A的反熔丝变容322A就会再次被高压击穿，而非易失性存储器单元320B的反熔丝变容322B则会被保护而不被编程。
[0081] 藉由执行再编程操作，就可以提升下一次执行加载操作时，将随机位加载至易失性存储器单元310的速度。
[0082] 此外，一旦注册操作执行完毕，反熔丝变容322A及322B的结构变化就会保持随机位的记录。由于随机位可以在每当需要时自非易失性存储器单元320A及320B中载入至易失性存储器单元310，因此易失性存储器单元310还可以做为系统暂存数据的储存空间。
[0083] 举例来说，易失性存储器单元310可以根据系统的需求而写入预定的资料。写入操作时可将非易失性存储器单元320A及320B失能，并将易失性存储器310致能，而位线BL1及BL2的电压则会根据所欲写入的位值而设定在参考电压VL及第二操作电压VH2。举例来说，当要对易失性存储器单元310写入第一类型的数据，例如但不限于为“0”时，位线BL1会在参考电压VL，而位线BL2会在第二操作电压VH2。然而，当要对易失性存储器单元310写入第二类型的数据，例如但不限于为“1”时，位线BL1会在第二操作电压VH2，而位线BL2会在参考电压VL。
[0084] 综上所述，本发明的实施例所提供的随机位电路及操作随机位电路的方法可以利用非易失性存储器单元来注册随机位，并可将随机位自非易失性存储器单元加载至挥发存储器单元以提升后续的读取速度。此外，由于非易失性存储器单元会维持随机位的纪录，因此易失性存储器单元也可以根据系统的需要用来储存其他的数据，并在系统需要随机位时，再从非易失性存储器中加载随机位，使得系统对于存储器的使用能够更加弹性。
[0085] 以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何
修改、等同替换、改进等，均应包括在本发明的保护范围之内。
