位恢复系统专利检索-磁阻随机存取存储器非易失性存储器资料储存系统专利检索查询-专利查询网

位恢复系统

阅读：1025发布：2020-05-23

专利汇可以提供位恢复系统专利检索，专利查询，专利分析的服务。并且特定设备包括基于电阻的存储器器件、标记随机存取存储器 (RAM)、以及位恢复(BR)存储器。基于电阻的存储器器件被配置成存储数据值以及与该数据值相关联的纠错码(ECC)数据。标记RAM被配置成存储将主存储器的存储器地址映射到高速缓存存储器的字线的信息，其中该高速缓存存储器包括基于电阻的存储器器件。BR存储器被配置成存储与该数据值相关联的附加纠错数据，其中BR存储器对应于易失性存储器器件。，下面是位恢复系统专利的具体信息内容。

权利要求

1.一种与位恢复有关的装置，包括：
基于电阻的存储器器件，其被配置成存储数据值以及与所述数据值相关联的纠错码ECC数据；
标记随机存取存储器RAM，其被配置成存储将主存储器的存储器地址映射到高速缓存存储器的字线的信息，其中所述高速缓存存储器包括所述基于电阻的存储器器件；以及位恢复BR存储器，其被配置成从另一存储器接收与所述数据值相关联的附加纠错数据并存储所述附加纠错数据，其中所述BR存储器对应于易失性存储器器件且所述另一存储器为非易失性存储器器件。
2.如权利要求1所述的装置，其特征在于，进一步包括包含所述BR存储器和所述标记RAM的总标记存储器。
3.如权利要求1所述的装置，其特征在于，所述标记RAM被配置成响应于接收到所述主存储器的存储器地址而提供对应于所述主存储器的所述存储器地址的所述高速缓存存储器的存储器地址或指示所述高速缓存存储器未存储对应于所述主存储器的所述存储器地址的数据。
4.如权利要求1所述的装置，其特征在于，所述基于电阻的存储器器件包括级3L3高速缓存。
5.如权利要求1所述的装置，其特征在于，所述BR存储器被配置成响应于所述标记RAM接收到对与所述数据值相关联的映射的请求而提供所述附加纠错数据。
6.如权利要求1所述的装置，其特征在于，所述基于电阻的存储器器件包括多条字线，其中所述数据值和所述ECC数据被存储在所述多条字线中的第一字线处，并且其中所述BR存储器为包括在所述基于电阻的存储器器件中的所述多条字线中的每条字线存储附加纠错数据。
7.如权利要求6所述的装置，其特征在于，所述数据值包括多个字，其中所述ECC数据启用对所述多个字中的每个字中的第一有错位的纠正，并且其中所述附加纠错数据启用对所述多个字中的每个字中的第二有错位的纠正。
8.如权利要求1所述的装置，其特征在于，进一步包括第二BR存储器，其中所述第二BR存储器是所述另一存储器，其中所述附加纠错数据被镜像在所述BR存储器与所述第二BR存储器之间，并且其中存储在所述第二BR存储器处的所述附加纠错数据被用于响应于包括所述BR存储器和所述第二BR存储器的电子设备通电而初始化所述BR存储器。
9.如权利要求8所述的装置，其特征在于，进一步包括控制器，其用于生成与所述数据值相关联的所述附加纠错数据并将所述附加纠错数据存储在所述BR存储器处和所述第二BR存储器处。
10.如权利要求9所述的装置，其特征在于，所述BR存储器包括静态随机存取存储器SRAM器件且所述第二BR存储器包括磁阻随机存取存储器MRAM器件。
11.如权利要求1所述的装置，其特征在于，所述基于电阻的存储器器件包括磁阻随机存取存储器MRAM器件。
12.如权利要求11所述的装置，其特征在于，所述MRAM设备包括磁性隧道结MTJ器件。
13.如权利要求1所述的装置，其特征在于，进一步包括控制器，其被配置成基于由所述基于电阻的存储器器件确定已发生将所述数据值写入所述基于电阻的存储器器件的错误使所述附加纠错数据被删除。
14.如权利要求1所述的装置，其特征在于，所述装置被集成到至少一个管芯中。
15.如权利要求1所述的装置，其特征在于，进一步包括选自下组的电子设备：移动电话、平板设备、计算机、通信设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理PDA、以及位置固定的数据单元，这些电子设备中集成有所述基于电阻的存储器器件、所述标记RAM、以及所述BR存储器。
16.一种与位恢复有关的方法，包括：
将接收自第一存储器的位恢复BR数据存储在BR存储器处，其中所述BR存储器对应于易失性存储器器件；
接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息；
从所述BR存储器接收与所述数据值相关联的所述BR数据；
在接收到所述标记信息之后向所述非易失性存储器器件请求所述数据值；
从所述非易失性存储器器件接收所述数据值以及与所述数据值相关联的纠错码ECC数据，其中所述BR数据不同于所述ECC数据；以及
基于所述BR数据来执行第一纠错操作以纠正所述数据值的第一有错位，
其中所述第一存储器对应于第二非易失性存储器器件。
17.如权利要求16所述的方法，其特征在于，进一步包括基于所述ECC数据来执行第二纠错操作以纠正所述数据值的第二有错位，其中所述第二纠错操作是在所述第一纠错操作之后执行的。
18.如权利要求16所述的方法，其特征在于，所述标记信息是从所述易失性存储器器件接收的。
19.如权利要求18所述的方法，其特征在于，所述BR存储器被配置成响应于所述易失性存储器器件接收到对所述标记信息的请求而提供所述BR数据。
20.如权利要求16所述的方法，其特征在于，进一步包括响应于执行与所述数据值相关联的刷新操作而生成所述BR数据，其中所述BR数据指示包括在所述非易失性存储器器件的特定字线中的存储器元件处的复现数据错误，并且其中所述数据值被存储在所述非易失性存储器器件的所述特定字线处。
21.如权利要求20所述的方法，其特征在于，所述存储器元件是故障存储器元件。
22.如权利要求16所述的方法，其特征在于，将所述BR数据存储在所述BR存储器处进一步包括响应于包括所述BR存储器和所述第一存储器的电子设备通电而将来自所述第一存储器的所述BR数据写入所述BR存储器，其中所述第一存储器是第二BR存储器。
23.如权利要求16所述的方法，其特征在于，进一步包括：
响应于接收到将被写入所述非易失性存储器器件的特定字线的新数据，生成与所述非易失性存储器器件的所述特定字线相关联的刷新数据；
确定所述刷新数据是否指示存在包括在所述非易失性存储器器件的所述特定字线中的存储器元件处的复现数据错误；
当所述刷新数据指示存在所述复现数据错误时，更新所述BR存储器处的所述BR数据以包括将被写入所述存储器元件的位值；以及
将所述新数据写入所述非易失性存储器器件的所述特定字线。
24.如权利要求23所述的方法，其特征在于，所述第一存储器是对应于第二非易失性存储器器件的第二BR存储器并进一步包括在与所述特定字线相关联的所述刷新数据指示存在所述复现数据错误时更新所述第二BR存储器处的所述BR数据以包括将被写入所述存储器元件的位值。
25.如权利要求16所述的方法，其特征在于，请求所述数据值和执行所述第一纠错操作是由集成到电子设备中的处理器发起的。
26.一种与位恢复有关的装备，包括：
用于存储数据值以及与所述数据值相关联的纠错码ECC数据的装置；
用于存储将用于存储主数据的装置的存储器地址映射到用于存储高速缓存数据的装置的字线的映射信息的装置，其中所述用于存储高速缓存数据的装置包括用于存储所述数据值和所述ECC数据的装置；以及
用于存储接收自第一存储器的恢复位的装置，其中所述恢复位包括与所述数据值相关联的附加纠错数据，其中所述用于存储恢复位的装置包括易失性存储器器件且所述第一存储器为非易失性存储器器件。
27.如权利要求26所述的装备，其特征在于，所述装备被集成到至少一个管芯中。
28.如权利要求26所述的装备，其特征在于，进一步包括选自下组的电子设备：移动电话、平板设备、计算机、通信设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理PDA、以及位置固定的数据单元，这些电子设备中集成有所述用于存储所述数据值和所述ECC数据的装置、所述用于存储映射信息的装置、以及所述用于存储恢复位的装置。
29.一种存储指令的非瞬态计算机可读介质，所述指令在由处理器执行时使所述处理器：
将接收自第一存储器的位恢复BR数据存储在BR存储器处，其中所述BR存储器对应于易失性存储器器件；
接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息；
从所述BR存储器接收与所述数据值相关联的所述BR数据；
在接收到所述标记信息之后向所述非易失性存储器器件请求所述数据值；
从所述非易失性存储器器件接收所述数据值以及与所述数据值相关联的纠错码ECC数据，其中所述BR数据不同于所述ECC数据；以及
基于所述BR数据来执行第一纠错操作以纠正所述数据值的第一有错位，
其中所述第一存储器对应于第二非易失性存储器器件。
30.如权利要求29所述的非瞬态计算机可读介质，其特征在于，进一步包括其中集成有所述非瞬态计算机可读介质的设备，所述设备选自：固定位置的数据单元以及计算机。
31.一种与位恢复有关的方法，包括：
接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息；
从位恢复BR存储器接收与所述数据值相关联的BR数据，其中所述BR存储器对应于易失性存储器器件；
在接收到所述标记信息之后向所述非易失性存储器器件请求所述数据值；
从所述非易失性存储器器件接收所述数据值以及与所述数据值相关联的纠错码ECC数据，其中所述BR数据不同于所述ECC数据；
基于所述BR数据来执行第一纠错操作以纠正所述数据值的第一有错位；
响应于执行与所述数据值相关联的刷新操作而生成所述BR数据，其中所述BR数据指示包括在所述非易失性存储器器件的特定字线中的存储器元件处的复现数据错误，并且其中所述数据值被存储在所述非易失性存储器器件的所述特定字线处；以及
更新第二BR存储器处的所述BR数据，其中所述第二BR存储器对应于第二非易失性存储器器件。
32.如权利要求31所述的方法，其特征在于，所述存储器元件是故障存储器元件。
33.一种与位恢复有关的方法，包括：
响应于包括位恢复BR存储器和第一存储器的电子设备通电而将来自所述第一存储器的BR数据写入所述BR存储器，其中所述BR存储器对应于易失性存储器器件，并且其中所述第一存储器是与第二非易失性存储器器件相对应的第二BR存储器；
接收将对应于数据值的主存储器地址映射到第一非易失性存储器器件的字线的标记信息；
从所述BR存储器接收与所述数据值相关联的BR数据；
在接收到所述标记信息之后向所述非易失性存储器器件请求所述数据值；
从所述非易失性存储器器件接收所述数据值以及与所述数据值相关联的纠错码ECC数据，其中所述BR数据不同于所述ECC数据；以及
基于所述BR数据来执行第一纠错操作以纠正所述数据值的第一有错位，其中所述第一存储器对应于第二非易失性存储器器件。
34.一种与位恢复有关的方法，包括：
接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息；
从位恢复BR存储器接收与所述数据值相关联的BR数据，其中所述BR存储器对应于易失性存储器器件；
在接收到所述标记信息之后向所述非易失性存储器器件请求所述数据值；
从所述非易失性存储器器件接收所述数据值以及与所述数据值相关联的纠错码ECC数据，其中所述BR数据不同于所述ECC数据；
基于所述BR数据来执行第一纠错操作以纠正所述数据值的第一有错位；
响应于接收到将被写入所述非易失性存储器器件的特定字线的新数据，生成与所述非易失性存储器器件的所述特定字线相关联的刷新数据；
确定所述刷新数据是否指示存在包括在所述非易失性存储器器件的所述特定字线中的存储器元件处的复现数据错误；
当所述刷新数据指示存在所述复现数据错误时，更新所述BR存储器处的所述BR数据以包括将被写入所述存储器元件的位值；
将所述新数据写入所述非易失性存储器器件的所述特定字线；以及
在与所述特定字线相关联的所述刷新数据指示存在所述复现数据错误时更新第二BR存储器处的所述BR数据以包括将被写入所述存储器元件的位值，其中所述第二BR存储器对应于第二非易失性存储器器件。

说明书全文

位恢复系统

[0001] 相关申请的交叉引用

[0002] 本申请要求共同拥有的于2013年11月25日提交的美国非临时专利申请No.14/088,867的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。

[0003] 领域

[0004] 本公开一般涉及位恢复系统。

[0005] 相关技术描述

[0006] 技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些无线电话可包括显著的计算能力。

[0007] 计算设备可包括用于存储数据的存储器(例如，磁阻随机存取存储器(MRAM))。MRAM设备可包括磁性隧道结(MTJ)器件作为存储元件。MTJ器件包括自由层和固定层，并且可基于自由层相对于固定层的取向来存储数据。例如，MTJ器件可在该MTJ器件的自由层和固定层在同一方向上被磁化时存储逻辑0。可在读操作期间通过确定该MTJ器件的电阻处于某个范围内来检测逻辑0。MTJ器件可在自由层在与固定层磁化的相反方向上被磁化(例如，反平行状态)时存储逻辑1。可在读操作期间通过确定MTJ器件的电阻处于第二较高范围内来检测逻辑1(因为处于反平行状态的MTJ器件具有比处于平行状态的MTJ器件更高的电阻)。MTJ器件进一步包括位于自由层与固定层之间的绝缘层。例如，绝缘层可由氧化镁(MgO)形成。

[0008] 在该存储器处可能发生数据错误，从而使得从该存储器读取的数据不同于写入该存储器的数据。这些数据错误可以是瞬态的(例如，可通过向该存储器重新写入数据来纠正的数据错误)、或者这些数据错误可以是复现的(例如，不能通过向该存储器重新写入数据来纠正的数据错误)。例如，复现数据错误可由绝缘层击穿(例如，当该MTJ被写电压加以过应力时)导致。当绝缘层击穿时，在MTJ器件中的自由层与固定层之间形成的路径可以被短路，从而使得该MTJ器件的电阻被卡在非常低的值处。当MTJ器件的电阻被卡在非常低的值处时，读操作可总是在该MTJ器件处检测到逻辑0。

[0009] 该存储器可包括纠错码(ECC)模块，其被配置成纠正该存储器处的错误。然而，该ECC模块可能只能纠正特定数目的错误(例如，32位字中的单个有错位)。当该存储器处的数据错误数目超过该ECC模式可纠正的错误数目时，可能发生硬故障。一种处置硬故障的方法可包括使用冗余或镜像存储器器件(例如，冗余或镜像MTJ器件)。

[0010] 概述

[0011] 本公开给出了位恢复系统的诸实施例。该位恢复系统可包括基于电阻的存储器器件(例如，高速缓存存储器)、标记随机存取存储器(RAM)、以及位恢复(BR)存储器。基于电阻的存储器器件可以是基于存储器元件(例如，磁性隧道结(MTJ)存储器元件)的电阻来存储数据值的设备。基于电阻的存储器器件可存储存储数据值以及与该数据值相关联的纠错码(ECC)数据。标记RAM可存储将主存储器的存储器地址映射到基于电阻的存储器器件的字线的信息。BR存储器可存储与该数据值相关联的附加纠错数据。易失性存储器器件(例如，静态随机存取存储器(SRAM))可包括标记RAM和BR存储器，并且可向该特定字线提供映射连同与特定字线相关联的附加纠错数据。包括该位恢复系统的电子设备可以能够从硬故障恢复而不使用冗余存储器器件或镜像存储器器件。与仅使用ECC数据来纠正数据错误的电子设备相比，该电子设备可进一步使用BR存储器来更快地纠正数据错误。

[0012] 在一特定实施例中，一种装置包括基于电阻的存储器器件，其被配置成存储数据值以及与该数据值相关联的纠错码(ECC)数据。该装置进一步包括标记随机存取存储器(RAM)，其被配置成存储将主存储器的存储器地址映射到高速缓存存储器的字线的信息，其中高速缓存存储器包括基于电阻的存储器器件。该装置进一步包括位恢复(BR)存储器，其被配置成存储与该数据值相关联的附加纠错数据，其中BR存储器对应于易失性存储器器件。

[0013] 在另一特定实施例中，一种方法包括接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息。该方法进一步包括从BR存储器接收与该数据值相关联的位恢复(BR)数据，其中该BR存储器对应于易失性存储器器件。该方法进一步包括在接收到该标记信息之后向该非易失性存储器器件请求该数据值。该方法进一步包括从非易失性存储器器件接收该数据值以及与该数据值相关联的纠错码(ECC)数据，其中BR数据不同于ECC数据。该方法进一步包括基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位。

[0014] 在另一特定实施例中，一种装备包括用于存储数据值以及与该数据值相关联的纠错码(ECC)数据的装置。该装备进一步包括用于存储将用于存储主数据的装置的存储器地址映射到用于存储高速缓存数据的装置的字线的映射信息的装置，其中该用于存储高速缓存数据的装置包括用于存储该数据值和该ECC数据的装置。该装置进一步包括用于存储恢复位的装置，其存储与该数据值相关联的附加纠错数据，其中该用于存储恢复位的装置包括易失性存储器器件。

[0015] 在另一特定实施例中，一种方法包括用于接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息的步骤。该方法进一步包括用于从BR存储器接收与该数据值相关联的位恢复(BR)数据的步骤，其中该BR存储器对应于易失性存储器器件。该方法进一步包括用于在接收到该标记信息之后向该非易失性存储器请求该数据值的步骤。该方法进一步包括用于从非易失性存储器器件接收该数据值以及与该数据值相关联的纠错码(ECC)数据的步骤，其中BR数据不同于ECC数据。该方法进一步包括用于基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位的步骤。

[0016] 在另一特定实施例中，一种非瞬态计算机可读介质存储指令，该指令在由处理器执行时使处理器接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息。该非易失性计算机可读介质进一步存储在由处理器执行时使得处理器从BR存储器接收与该数据值相关联的位恢复(BR)数据的指令，其中BR存储器对应于易失性存储器器件。该非易失性计算机可读介质进一步存储在由处理器执行时使得处理器在接收到该标记信息之后向该非易失性存储器器件请求该数据值的指令。该非易失性计算机可读介质进一步存储在由处理器执行时使得处理器从该非易失性存储器器件接收该数据值以及与该数据值相关联的纠错码(ECC)数据的指令，其中BR数据不同于ECC数据。该非易失性计算机可读介质进一步存储在由处理器执行时使得处理器基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位。

[0017] 在另一特定实施例中，一种方法包括接收包括与电子设备相对应的设计信息的数据文件。该方法进一步包括根据该设计信息制造电子设备。该电子设备包括基于电阻的存储器器件，其被配置成存储数据值以及与该数据值相关联的纠错码(ECC)数据。该电子设备进一步包括标记随机存取存储器(RAM)，其被配置成存储将主存储器的存储器地址映射到高速缓存存储器的字线的信息，其中高速缓存存储器包括基于电阻的存储器器件。该电子设备进一步包括位恢复(BR)存储器器件，其被配置成存储与该数据值相关联的附加纠错数据，其中BR存储器对应于易失性存储器器件。

[0018] 由所公开的实施例中的至少一个实施例提供的一个特定优点在于包括该位恢复系统的电子设备可使用BR存储器来纠正数据错误并使用纠错码(ECC)模块来纠正另一数据错误。由此，该电子设备可在该电子设备正操作且不使用冗余存储器器件或镜像存储器器件的情况下从硬故障恢复。与仅使用ECC数据来纠正数据错误的电子设备相比，该电子设备可进一步使用BR存储器来更快地纠正数据错误。

[0019] 本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求书。

[0020] 附图简述

[0021] 图1是描绘包括存储器、标记存储器、和位恢复存储器的系统的特定实施例的示图；

[0022] 图2是描绘包括存储器、标记存储器、第一位恢复存储器、和第二位恢复存储器的系统的特定实施例的示图；

[0023] 图3是解说恢复位的方法的流程图；

[0024] 图4是解说包括存储器、标记存储器、和位恢复存储器的通信设备的框图；以及[0025] 图5是解说用于制造包括存储器、标记存储器、和位恢复存储器的电子器件的制造过程的特定解说性实施例的数据流图。

[0026] 详细描述

[0027] 参照图1，示出了包括控制器120、基于电阻的存储器器件110(例如，高速缓存存储器)、以及包括位恢复(BR)存储器器件150和标记随机存取存储器(RAM)160的总标记存储器162的系统100的特定解说性实施例。基于电阻的存储器器件110可包括一行或多行，诸如代表性行130。基于电阻的存储器器件110可进一步包括数据部分112和纠错码(ECC)部分114。
基于电阻的存储器器件110的每行的数据部分可对应于数据部分112。基于电阻的存储器器件110的每行的ECC部分可对应于ECC部分114。存储在一行的ECC部分处的数据可对应于存储在该行的数据部分处的数据。在图1中所解说的示例中，行130包括包含第一字132、第二字134、第三字136、和第四字138的数据部分。在该示例中，行130进一步包括包含对应于存储在该数据部分中的数据的ECC数据140的ECC部分。

[0028] ECC数据140可由控制器120用以纠正每字的特定数目有错位(例如，由读或写故障导致的1位错误)。例如，字132-138中的每个字可包括32位数据字。在该示例中，ECC数据140的前6个位可由控制器120用来纠正包括在第一字132中的一个有错位，ECC数据140的第二6个位可由控制器120用来纠正包括在第二字134中的一个有错位，等等。由此，在该示例中，关于基于电阻的存储器器件110的读或写操作涉及总共152个位(例如，128个数据位和24个ECC数据位)。

[0029] 在一特定实施例中，基于电阻的存储器器件110是具有各自包括划分成4个32位数据字的128个数据位以及24个ECC数据位的4k(4096)行的64千字节(kb)磁阻随机存取存储器(MRAM)器件。替换地，基于电阻的存储器器件110可包括更多行或更少行，并且每行可包括更多位或更少位。存储在基于电阻的存储器器件110的每行中的数据可被划分成其他大小(例如，这些数据可被划分成16位半字或被划分成64位长字)。在另一特定实施例中，基于电阻的存储器器件110是级3(L3)高速缓存存储器。尽管图1中示出了一个基于电阻的存储器器件，但在其他实施例中，系统100可包括不止一个基于电阻的存储器器件110。

[0030] 总标记存储器162包括BR存储器器件150和标记RAM 160。总标记存储器162可以是易失性存储器器件(例如，静态随机存取存储器(SRAM))。标记RAM 160可以是标识存储在第二存储器的一部分(例如，高速缓存存储器的字线)中的来自第一存储器(例如，主存储器)的数据的存储器器件。由此，标记RAM 160可被配置成存储将第一存储器(例如，主存储器)的存储器地址映射到第二存储器(例如，高速缓存存储器的字线)的存储器地址的信息。可访问(例如，由控制器120访问)标记RAM 160以确定第二存储器(例如，基于电阻的存储器器件110)是否存储了对应于第一存储器的存储器地址的数据值。在一特定实施例中，当基于电阻的存储器器件110存储了对应于主存储器地址的数据值时，标记RAM 160可响应于接收到该主存储器地址而提供基于电阻的存储器器件110的存储器地址(例如，对应于行130的地址)。在该特定实施例中，当基于电阻的存储器器件110未存储对应于该主存储器地址的数据值时，标记RAM 160可提供指示该主存储器地址未存储在基于电阻的存储器器件110处的信号。

[0031] BR存储器器件150可以是包括多个BR行的易失性存储器器件。BR存储器器件150的每行(例如，BR行152)可对应于存储器器件的行(例如，基于电阻的存储器器件110的行130)。BR存储器器件150的BR行中的每行可存储指示基于电阻的存储器器件110的相应行的特定存储器元件(例如，MTJ器件)是否遭遇到数据错误(例如，绝缘层击穿)的信息。存储在BR存储器器件150处的信息可以是用于纠正与在基于电阻的存储器器件110处的相应数据值相关联的数据错误的纠错数据。尽管图1解说了存储数据值的单个存储器器件(例如，基于电阻的存储器器件110)，但BR存储器器件150可包括对应于不止一个存储数据值的存储器器件(例如，4个64kb MRAM，其中每个MRAM包括4k 128位行)的行的BR行。BR存储器器件
150可被配置成比非易失性BR存储器器件更快地提供纠错数据，因为易失性存储器器件(例如，SRAM设备)可被配置成比相应大小(例如，包括类似数目可用存储位置的设备)的非易失性存储器器件(例如，MRAM设备或相变随机存取存储器(PCRAM)设备)更快地响应数据请求。

[0032] 在图1中所解说的示例中，BR存储器器件150包括BR行152。BR行152可存储指示基于电阻的存储器器件110的行130的特定存储器元件是否遭遇到数据错误的信息。存储在BR行152处的信息可包括指示行130的特定存储器元件是否已发生故障的第一信息154(例如，主位)以及标识行130中已遭遇数据错误的地址的第二信息156。例如，第一信息154可以是在行130中已发生存储器元件故障时被设置成二进制1并在行130中尚未检测到存储器元件故障时被设置成二进制0的主位。第二信息156可标识对应于故障存储器元件的位位置(bit position)。在一特定实施例中，BR存储器器件150可存储本应存储在该故障存储器元件中的正确数据值作为第三信息158。例如，如果二进制1将由控制器120写入该故障存储器元件，则控制器120可将第三信息158(其可以是单个位)设置成值1。替换地，如果二进制0将由控制器120写入该故障存储器元件，则控制器120可将第三信息158设置成值0。

[0033] 在操作期间，控制器120可接收输入数据(DIN)。输入数据(DIN)可对应于将写入基于电阻的存储器器件110的行的数据值。例如，如图1所示，控制器120可执行写操作以向行1 3 0 的数据部分 1 1 2 写入数据值 1 2 2 ( 例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”)。如图1所示，在完成该写操作之后，第一字132可存储十六进制“aaaaaaaa”值，第二字134可存储十六进制“aaaaaaaa”值，并且第三字136可存储十六进制“aaaaaaaa”值。第四字138可存储十六进制“aaaaaaa8”值而不是十六进制“aaaaaaaa”值(例如，二进制0而不是二进制1被存储在第四字138的位位置1处)。当数据值
122被写入行130时，控制器120可删除存储在BR存储器器件150的BR行152中的信息。

[0034] 当在基于电阻的存储器器件110处完成写操作时，数据错误(例如，存储在第四字138中的值中的十六进制“8”)是由瞬态数据错误还是复现数据错误(例如，MTJ器件的绝缘层故障)导致的可能是未知的。控制器120可从外部控制器接收刷新命令。响应于该刷新命令，控制器120可执行第一读操作以从基于电阻的存储器器件110的行(例如，行130)取回数据值和ECC数据、使用该ECC数据对该数据值执行纠错、以及将经纠正数据值写入基于电阻的存储器器件110的行。在向基于电阻的存储器器件110的行写入经纠正数据之后，控制器
120可执行第二读操作以再次从基于电阻的存储器器件110的行取回该数据值和该ECC数据。控制器120可将该经纠正数据值与使用第二读操作取回的数据值作比较。如果这些数据值不匹配，并且第一读操作的错误位位置对应于第二读操作的错误位位置，则控制器120可确定已发生复现数据错误(例如，存储器元件故障)。

[0035] 为了解说，响应于刷新命令，控制器120可读取基于电阻的存储器器件110的行130以取回存储在数据部分112中的数据值(例如，数据值124)并从行130取回ECC数据140。如图1所示，数据值124对应于十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa8”而不是数据值
122(例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”)。控制器120可使用ECC数据
1 4 0 对数据值 1 2 4 执行纠错并将正确数据值 ( 例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”值)写回到行130的数据部分112。控制器120可执行第二次读取来再次读取行130以取回存储在行130的数据部分112中的数据值，并且将通过第二次读取取回的数据值与该经纠正数据值作比较以生成刷新数据。

[0036] 如果通过第二次读取取回的数据值与该经纠正数据值相匹配，则控制器120可确定该刷新数据指示瞬态数据错误。控制器120可进一步确定基于电阻的存储器器件110的对应于行130的存储器元件(例如，MTJ元件)未发生故障(例如，未发生绝缘层击穿)，并且可更新存储在BR存储器器件150的BR行152中的信息。例如，控制器120可将第一信息154更新成二进制0值以指示未在行130中检测到存储器元件故障。

[0037] 如果通过第二次读取取回的数据值与该经纠正数据值不匹配且第一读操作的错误位位置对应于第二读操作的错误位位置，则控制器120可确定该刷新数据指示复现数据错误。在一特定实施例中，复现数据错误由于故障存储器元件而发生。例如，行130的MTJ元件可能已发生故障(例如，可能已发生绝缘层击穿)。响应于确定该刷新数据指示复现数据错误，控制器120可标识行130内的复现数据错误位置。例如，经纠正数据值与所取回的数据值相匹配，除了第四字138以外。控制器120可确定故障存储器元件对应于第四字138的位位置1(例如，十六进制“a”值以二进制表示为1010且十六进制“8”值以二进制表示为1000)。控制器120可更新存储在BR存储器器件150的BR行152中的信息以指示从行130取回的数据值将基于存储在BR存储器器件150的BR行152中的信息来纠正。例如，BR存储器器件150可在BR行152处存储数据值“100000001”，其中第一信息154对应于“1”值(其中“1指示故障存储器元件”)且第二信息156对应于“00000001”值(例如，故障存储器元件的位位置)。BR存储器器件150可进一步在第二信息156之后存储数据值“1”作为第三信息158，其中第三信息158指示应当出现在由第二信息156指示的位位置处的值。

[0038] 在数据被存储在BR存储器器件150的BR行152处之后，可向标记RAM160提供存储器地址。该存储器地址可对应于与BR存储器器件150的BR行152对应的行(例如，基于电阻的存储器器件110的行130)。BR存储器器件150可被配置成响应于接收到标记RAM 160处的存储器地址而向控制器120提供纠错数据(例如，对应于第二信息156的位置处的数据值应当被反相的指示或对应于第二信息156的位置处的数据值应当对应于第三信息158的指示)。在第一实施例中，控制器120可在从基于电阻的存储器器件110接收到该数据值之后通过将对应于由第二信息156标识的存储器元件的位值反相来纠正第一有错位。在该实施例中，总标记RAM 160中未存储第三信息158。例如，控制器120可将第四字138的位位置1中的“0”反相。在第二实施例中，控制器120可通过用第三信息158替代该位来纠正第一有错位。例如，BR存储器器件150可在第三信息158处存储数据值“1”，并且控制器120可用第三信息158的“1”替代第四字138的位位置1中的“0”。

[0039] 另外，控制器120可在刷新操作之后发生的读操作期间使用ECC数据140来纠正该数据值的第二有错位。可在纠正第一有错位之后使用BR存储器器件150来执行第二纠错操作。作为解说性示例，作为刷新操作的一部分，控制器120可确定基于电阻的存储器器件110的行 1 3 0 包括复现数据错误 ( 例如，数据值 1 2 4 对应于十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa8”而不是数据值122(例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”))。控制器120可指令BR存储器器件150在BR行152处存储数据值，从而指示存储器元件在行130的位位置1处发生故障。在对行130的后续读取期间，控制器120可从行130接收对应于十六进制“aaaaaaaaaaaaaaaaaaaaaaaa2aaaaaa8”的数据值(例如，第四字138包括位位置1处的复现数据错误以及位位置31处的瞬态数据错误(“0”而非“1”))。ECC数据140单独可能无法纠正复现数据错误和瞬态数据错误两者(例如，在解说性示例中，ECC数据140只能纠正每字的1位错误)。控制器120可使用存储在BR行152处的数据来纠正复现数据错误。随后，控制器120可使用ECC数据140和经纠正数据值(例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaa2aaaaaaa”，其中已纠正复现数据错误)来纠正瞬态数据错误以产生数据值122(例如，十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”)。由此，BR存储器器件150的BR行152实现了原本只使用ECC数据140无法纠正的附加有错位纠正。

[0040] 包括系统100的电子器件可使用BR存储器器件150来纠正数据错误并使用ECC数据140来纠正另一数据错误。由此，该电子器件可在该电子器件正操作且不使用冗余存储器器件或镜像存储器器件的情况下从硬故障恢复。与仅使用ECC数据来纠正数据错误的电子器件相比，该电子器件可进一步使用BR存储器器件150来更快地纠正数据错误。

[0041] 参照图2，示出了包括控制器120、基于电阻的存储器器件110、图1的总标记存储器162、和第二位恢复(BR)存储器器件202的系统200的特定解说性实施例。控制器120、基于电阻的存储器器件110、和总标记存储器162可如以上参照图1所描述的那样起作用。

[0042] 在图2解说的实施例中，第二BR存储器器件202是非易失性存储器(例如，磁阻随机存取存储器(MRAM)或相变随机存取存储器(PCRAM))且BR存储器器件150是易失性存储器(例如，静态随机存取存储器(SRAM))。从BR存储器器件150读取数据可快于从非易失性存储器读取数据。第二BR存储器器件202可包括多个BR行，诸如代表性BR行210。第二BR存储器器件202的每行可对应于存储器器件的一行。例如，BR行210可对应于基于电阻的存储器器件110的行130。另外，第二BR存储器器件202的每行可对应于(例如，镜像)另一BR存储器器件的一行。在该示例中，BR行210可对应于BR存储器器件150的BR行152。由此，在该示例中，BR行210对应于BR行152，并且BR行210和BR行152两者对应于行130。作为解说性示例，BR存储器器件150的每行对应于基于电阻的存储器器件110的一不同行。在该解说性示例中，存储在BR存储器器件150的每行中的数据被镜像到第二BR存储器器件202的相应行中。

[0043] 第二BR存储器器件202的BR行中的每行可存储指示基于电阻的存储器器件110的相应行的特定存储器元件(例如，MTJ器件)是否遭遇到数据错误(例如，绝缘层击穿)的信息。存储在第二BR存储器器件202处的信息可包括用于纠正与在基于电阻的存储器器件110处的相应数据值相关联的数据错误的纠错数据。尽管图2解说了存储数据值的单个存储器器件(例如，基于电阻的存储器器件110)以及单个其他BR存储器(例如，BR存储器器件150)，但第二BR存储器器件202可包括对应于不止一个存储数据值的存储器器件的行的BR行以及不止一个其他BR存储器器件。

[0044] 第二BR存储器器件202可被配置成响应于信息被存储在BR存储器器件150的相应行而在BR行存储信息。例如，第二BR存储器器件202可被配置成响应于信息被存储在BR行152而在BR行210存储对应于第一信息154的第一信息204、对应于第二信息156的第二信息
206、以及对应于第三信息158的第三信息208。如以上参照图1所解释的，由于BR存储器器件
150在易失性存储器中存储信息，因此与从非易失性存储器取回该信息相比可更快地取回该信息。然而，如果系统200断电，则可能丢失存储在易失性存储器(例如，BR存储器器件
150)中的信息，但存储在非易失性存储器中的数据和信息(例如，存储在基于电阻的存储器器件110处的数据、存储在第二BR存储器器件220处的信息、或者两者)可被保留。当丢失存储在BR存储器器件150中的信息时，可执行附加检错处理(例如，刷新操作)以检测(例如，重新检测)在系统200断电之前检测到的在基于电阻的存储器器件110处的复现数据错误。第二BR存储器器件202可被用于响应于系统200通电而经由控制器120初始化BR存储器器件
150。由此，关于在基于电阻的存储器器件110处的数据错误的信息(例如，存储在第二BR存储器器件210中的信息)可在BR存储器器件150处可用而不执行用于检测(例如，重新检测)在系统200断电之前检测到的复现数据错误的附加刷新操作。

[0045] 在图2所解说的示例中，BR存储器器件150包括BR行152。在一特定实施例中，BR行152包括对应于基于电阻的存储器器件110的行130的纠错信息。在该特定实施例中，第二BR存储器器件202包括对应于BR行152的BR行210。当系统200损失功率时，可能丢失BR行152处的纠错信息。当系统200重新获得功率时，可通过将存储在BR行210中的信息转移到BR行152来初始化(例如，由控制器120初始化)BR存储器器件150。由此，可恢复BR存储器器件150处的信息而不在基于电阻的存储器器件110处执行刷新操作。随后，系统200可响应于接收到对应于标记RAM 160处的行130的存储器地址而使用纠错信息来纠正有错位。控制器120可通过将对应于由第二信息156所标识的存储器元件的位值反相或通过用第三信息158替代该位来纠正第一有错位。另外，如以上参照图1所描述的，控制器120可使用ECC数据140来纠正该数据值的第二有错位。如以上参照图1所描述的，可跟随刷新命令或响应于信息被存储在行130处而更新BR行152的纠错信息。可跟随刷新命令或响应于信息被存储在行130处而进一步在BR行210处存储该纠错信息。

[0046] 图3是解说恢复位的方法300的特定实施例的流程图。该方法包括在302接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息。例如，图1的控制器120可从标记随机存取存储器(RAM)160接收标记信息。该标记信息可将对应于数据值的主存储器地址映射到基于电阻的存储器器件110的行130。该方法进一步包括在304从BR存储器接收与该数据值相关联的位恢复(BR)数据，其中该BR存储器对应于易失性存储器器件。例如，图1的控制器120可从BR存储器器件150接收与该数据值相关联的BR数据，其中BR存储器器件150对应于易失性存储器器件(例如，静态随机存取存储器(SRAM))。可在该BR数据之前接收该标记信息，可在该标记信息之前接收该BR数据，或者可并发地或同时接收该标记信息和该BR数据。

[0047] 该方法进一步包括在306在接收到该标记信息之后向该非易失性存储器请求该数据值。例如，图1的控制器120可在接收到该标记信息之后请求基于电阻的存储器器件110的行130的该数据值。该方法进一步包括在308接收该数据值以及与来自该非易失性存储器器件的该数据值相关联的纠错码(ECC)数据。例如，图1的控制器120可接收数据值122以及与来自基于电阻的存储器器件110的数据值122相关联的ECC数据140。BR数据可不同于ECC数据。例如，图1的BR行152的数据不同于ECC数据140。

[0048] 该方法进一步包括在310基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位。例如，图1的控制器120可执行纠错操作以纠正数据值124的位位置1。为了解说，可纠正数据值124以提供输出DOUT十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”而非十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa8”。可使用ECC数据140在控制器120处或在另一设备处进一步纠正该经纠正数据值。为了解说，可使用该BR数据来纠正数据值十六进制“aaaaaaaaaaaaaaaaaaaaaaaa2aaaaaa8”以提供经纠正数据值十六进制“aaaaaaaaaaaaaaaaaaaaaaaa2aaaaaaa”，并且ECC数据140可被用于进一步纠正该经纠正数据值以提供输出DOUT十六进制“aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa”。

[0049] 图3的方法300可由处理单元(诸如中央处理单元(CPU))、现场可编程门阵列(FPGA)设备、专用集成电路(ASIC)、控制器、另一硬件设备、固件设备、或其任何组合来发起。作为示例，图3的方法300可由执行指令的一个或多个处理器来执行，如参考图4进一步描述的。

[0050] 根据方法300来操作的电子器件可使用BR存储器器件来纠正第一数据错误，并且使用ECC数据来纠正第二数据错误。由此，该电子器件可在该电子器件正操作且不使用冗余存储器器件或镜像存储器器件的情况下从硬故障恢复。与仅使用ECC数据来纠正数据错误的电子器件相比，该电子器件可进一步使用BR存储器器件来更快地纠正数据错误。

[0051] 参照图4，框图描绘了包括存储器402(例如，高速缓存存储器)、控制器404、以及包括标记随机存取存储器(RAM)408和位恢复(BR)存储器410的总标记存储器406的移动设备的特定解说性实施例，该移动设备被一般地标示为400。移动设备400或其组件可包括、实现或被包括在诸如以下设备中：通信设备、移动电话、蜂窝电话、计算机、便携式计算机、平板计算机、接入点、机顶盒、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、移动位置数据单元、台式计算机、监视器、计算机监视器、电视机、调谐器、无线电装置、卫星无线电装置、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频碟(DVD)播放器、或便携式数字视频播放器。

[0052] 移动设备400可包括处理器412，诸如数字信号处理器(DSP)。处理器412可耦合至存储器432(例如，非瞬态计算机可读介质)。处理器412可进一步耦合至控制器404。控制器404可进一步耦合至存储器402以及耦合至总标记存储器406。存储器402可被配置成存储数据值以及与该数据值相关联的纠错码(ECC)数据。标记RAM 408可被配置成存储将主存储器(例如，存储器432)的存储器地址映射到高速缓存存储器的字线的信息。该高速缓存存储器可包括或对应于存储器402。BR存储器410可被配置成存储与该数据值相关联的附加纠错数据。BR存储器410可对应于易失性存储器器件。例如，存储器402可对应于图1或图2的基于电阻的存储器器件110。控制器404可对应于图1或图2的控制器120。总标记存储器406可对应于总标记存储器162。标记RAM 408可对应于图1或图2的标记RAM 160。例如，BR存储器410可对应于图1或图2的BR存储器器件150。

[0053] 图4还示出了耦合至处理器412和显示器426的显示控制器428。编码器/解码器(CODEC)434也可耦合至处理器412。扬声器436和话筒438可耦合至CODEC 434。无线控制器440可耦合至处理器412且可进一步耦合至天线442。

[0054] 在特定实施例中，处理器412、显示器控制器426、存储器432、CODEC434、无线控制器440、存储器402、控制器404和总标记存储器406被包括在系统级封装或片上系统设备422中。输入设备430和电源444可耦合至片上系统设备422。此外，在特定实施例中，并且如图4中所解说的，显示器428、输入设备430、扬声器436、话筒438、天线442和电源444在片上系统设备422的外部。然而，显示器428、输入设备430、扬声器436、话筒438、天线442和电源444中的每一者可被耦合到片上系统设备422的组件，诸如接口或控制器。存储器402、控制器404、和/或总标记存储器406可被包括在片上系统设备422中(如图4所示)，或者可被包括在一个或多个分开的组件中。

[0055] 结合所描述的诸实施例，一种装备(诸如移动设备400)可包括用于存储数据值以及与该数据值相关联的ECC数据的装置(例如，图1或图2的基于电阻的存储器器件110或者图4的存储器402)。该装备可进一步包括用于存储将用于存储主数据的装置的存储器地址映射到用于存储高速缓存数据的装置的字线的映射信息的装置(例如，图1或图2的标记RAM 160或者图4的标记RAM 408)。例如，用于存储主数据的装置可包括或对应于图4的存储器
432。用于存储高速缓存数据的装置可包括用于存储该数据值和该ECC数据的装置。该装备可进一步包括用于存储恢复位的装置(例如，图1或图2的BR存储器器件150或者图4的BR存储器410)，其存储与该数据值相关联的附加纠错数据。用于存储恢复位的装置可包括易失性存储器器件。

[0056] 作为解说性示例，控制器404、处理器412、或这两者可发起用于接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息的步骤。例如，处理器412可向控制器404传送存储器地址(例如，对应于存储器432的存储器地址)，并且控制器404可向标记RAM 408传送该存储器地址。控制器404可从标记RAM 408接收标记信息。该标记信息可将主存储器地址(例如，存储器432的地址)映射到高速缓存存储器的字线(例如，存储器402的字线)。

[0057] 控制器404、处理器412、或这两者还可发起用于从BR存储器接收与该数据值相关联的BR数据的步骤。BR存储器可对应于易失性存储器器件。例如，控制器404可从BR存储器410接收与该数据值相关联的BR数据。控制器404、处理器412、或这两者还可发起用于在接收到该标记信息之后向该非易失性存储器器件请求该数据值的步骤。例如，控制器404可在接收到该标记信息之后向存储器402请求该数据值。

[0058] 控制器404、处理器412、或这两者还可发起用于从该非易失性存储器接收该数据值以及与该数据值相关联的ECC数据的步骤。BR数据可不同于ECC数据。例如，控制器404可从存储器402接收该数据值和该ECC数据。控制器404、处理器412、或这两者还可发起用于基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位的步骤。例如，控制器404可基于该BR数据来执行对该数据值的纠错操作。

[0059] 上文公开的设备和功能性可被设计和配置在存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给制造处理人员以基于此类文件来制造设备。结果产生的产品包括晶片，其随后被切割成管芯并被封装成芯片。这些芯片随后被用在以上描述的设备中。图5描绘了电子器件制造过程500的特定解说性实施例。

[0060] 物理器件信息502在制造过程500处(诸如在研究计算机506处)被接收。物理器件信息502可包括表示电子器件的至少一个物理性质的设计信息，该电子设备包括一个或多个存储器，诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110)、标记随机存取存储器(RAM)(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器)。例如，物理器件信息502可包括经由耦合至研究计算机504的用户接口506输入的物理参数、材料特性、以及结构信息。研究计算机506包括耦合至计算机可读介质(诸如存储器508)的处理器510，诸如一个或多个处理核。存储器510可存储计算机可读指令，其可被执行以使处理器508将物理器件信息502转换成遵循文件格式并生成库文件512。

[0061] 在一特定实施例中，库文件512包括至少一个包括经转换的设计信息的数据文件。例如，库文件512可包括被提供与电子设计自动化(EDA)工具520联用的电子设备(例如，半导体器件)的库，该电子设备包括一个或多个存储器，诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或BR存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器)。

[0062] 库文件512可在设计计算机520处与EDA工具514协同使用，设计计算机516包括耦合至存储器518的处理器816，诸如一个或多个处理核。EDA工具520可被存储为存储器518处的处理器可执行指令，以使得设计计算机514的用户能够使用库文件512来设计包括一个或多个存储器(诸如，基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或BR存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的电路。例如，设计计算机514的用户可经由耦合至设计计算机522的用户接口524来输入电路设计信息514。电路设计信息522可包括表示电子设备的至少一个物理性质的设计信息，该电子设备包括一个或多个存储器，诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器)。作为解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示电子设备的物理性质的其他信息。

[0063] 设计计算机514可被配置成转换设计信息(包括电路设计信息522)以遵循某一文件格式。作为解说，该文件格式化可包括以分层格式表示关于电路布局的平面几何形状、文本标记、及其他信息的数据库二进制文件格式，诸如图形数据系统(GDSII)文件格式。设计计算机514可被配置成生成包括经转换的设计信息的数据文件，诸如包括描述一个或多个存储器(基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或BR存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的信息以及其他电路或信息的GDSII文件526。为了解说，该数据文件可包括与包含一个或多个存储器(基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或BR存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))且还包含片上系统(SOC)内的附加电子电路和组件的SOC或芯片中介体组件相对应的信息。

[0064] 可根据GDSII文件526中的经转换信息在用于制造一个或多个存储器(基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM160的标记RAM)、和/或BR存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的制造过程528处接收GDSII文件526。例如，器件制造过程可包括将GDSII文件526提供给掩模制造商530以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，其在图5中被解说为代表性掩模532。掩模532可在制造过程期间被用于生成一个或多个晶片533，晶片536可被测试并被分成管芯，诸如代表性管芯936。管芯536包括包含一个或多个存储器(诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的电路。

[0065] 在一特定实施例中，制造过程528可由处理器534来发起或控制。处理器534可访问包括可执行指令(诸如计算机可读指令或处理器可读指令)的存储器535。可执行指令可包括可由计算机(诸如处理器534)执行的一个或多个指令。

[0066] 制造过程528可由全自动化或部分自动化的制造系统来实现。例如，制造过程528可以是自动化的，并且可以根据调度来执行处理步骤。制造系统可包括用于执行一个或多个操作以形成电子设备的制造装备(例如，处理工具)。例如，该制造装备可被配置成使用集成电路制造工艺(例如，湿法蚀刻、干法蚀刻、沉积、平坦化、光刻、或其组合)来形成集成电路元件。

[0067] 该制造系统可具有分布式架构(例如，层级结构)。例如，该制造系统可包括根据该分布式架构分布的一个或多个处理器(诸如处理器534)、一个或多个存储器(诸如存储器535)、和/或控制器。该分布式架构可包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程528的高级部分可包括一个或多个处理器(诸如处理器534)，并且低级系统可各自包括一个或多个相应控制器或可受其控制。特定低级系统的特定控制器可从高级系统接收一个或多个指令(例如，命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级系统传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件相应制造装备(例如，处理工具)相关联。在一特定实施例中，该制造系统可包括分布在该制造系统中的多个处理器。例如，该制造系统的低级系统组件的控制器可包括处理器，诸如处理器534。

[0068] 替换地，处理器534可以是该制造系统的高级系统、子系统、或组件的一部分。在另一实施例中，处理器534包括制造系统的各种等级和组件处的分布式处理。

[0069] 由此，存储器535可包括处理器可执行指令，该指令在由处理器534执行时使处理器534发起或控制形成一个或多个存储器，诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器)。

[0070] 管芯536可被提供给封装过程538，其中管芯536被纳入到代表性封装540中。例如，封装540可包括单个管芯536或多个管芯，诸如系统级封装(SiP)安排。封装540可被配置成遵循一个或多个标准或规范，诸如电子设备工程联合委员会(JEDEC)标准。

[0071] 关于封装540的信息可诸如经由存储在计算机546处的组件库被分发给各产品设计者。计算机546可包括耦合至存储器548的处理器550，诸如一个或多个处理核。印刷电路板(PCB)工具可作为处理器可执行指令被存储在存储器550处以处理经由用户接口542从计算机546的用户接收的PCB设计信息544。PCB设计信息542可包括经封装电子设备在电路板上的物理定位信息，该经封装电子设备对应于包括一个或多个存储器(诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的封装540。

[0072] 计算机546可被配置成转换PCB设计信息542以生成数据文件，诸如具有包括经封装电子设备在电路板上的物理定位信息、以及电连接(诸如迹线和通孔)的布局的数据的GERBER文件552，其中经封装电子设备对应于包括一个或多个存储器(诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的封装540。在其他实施例中，由经转换的PCB设计信息生成的数据文件可具有GERBER格式以外的其他格式。

[0073] GERBER文件552可在板组装过程554处被接收并且被用于创建根据GERBER文件556内存储的设计信息来制造的PCB，诸如代表性PCB 552。例如，GERBER文件552可被上传到一个或多个机器以执行PCB生产过程的各个步骤。PCB 556可填充有电子组件(包括封装540)以形成代表性印刷电路组装件(PCA)558。

[0074] PCA 558可在产品制造商560处被接收，并被集成到一个或多个电子设备中，诸如第一代表性电子设备562和第二代表性电子设备564。作为解说性非限定示例，第一代表性电子设备562、第二代表性电子设备564、或这两者可选自：移动电话、平板设备、计算机、通信设备、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、以及位置固定的数据单元，这些设备中集成有一个或多个存储器，诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的基于电阻的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器)。作为另一解说性而非限定性示例，电子设备562和564中的一者或多者可以是远程单元(诸如移动电话)、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用全球定位系统(GPS)的设备、导航设备、位置固定的数据单元(诸如仪表读数装备)、或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。尽管图5解说了根据本公开的教导的远程单元，但本公开并不限于这些所解说的单元。本公开的实施例可合适地用在包括具有存储器和片上电路系统的有源集成电路系统的任何设备中。

[0075] 包括一个或多个存储器(诸如基于电阻的存储器器件(例如，对应于图1或图2的基于电阻的存储器器件110的存储器器件)、标记RAM(例如，对应于图1或图2的标记RAM 160的标记RAM)、和/或位恢复(BR)存储器(例如，对应于图1或图2的BR存储器器件150的BR存储器))的器件可被制造、处理、以及纳入到电子设备中，如在解说性制造过程500中所描述的。关于图1-4所公开的实施例的一个或多个方面可被包括在各个处理阶段，诸如被包括在库文件512、GDSII文件526、以及GERBER文件552内，以及被存储在研究计算机506的存储器
510、设计计算机514的存储器518、计算机546的存储器550、在各个阶段(诸如在板组装过程
554处)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还被纳入到一个或多个其他物理实施例中，诸如掩模532、管芯536、封装540、PCA 558、其他产品(诸如原型电路或设备(未示出))、或其任何组合。尽管参照图1-4描绘了各种代表性阶段，但在其他实施例中，可使用较少阶段或者可包括附加阶段。类似地，图5的过程500可由单个实体或由执行制造过程500的各个阶段的一个或多个实体来执行。

[0076] 结合所描述的实施例，一种非瞬态计算机可读介质存储指令，该指令在由处理器执行时使处理器接收将对应于数据值的主存储器地址映射到非易失性存储器器件的字线的标记信息。该非易失性计算机可读介质可进一步存储在由处理器执行时使得处理器从BR存储器接收与该数据值相关联的位恢复(BR)数据的指令。BR存储器可对应于易失性存储器器件。该非易失性计算机可读介质可进一步存储在由处理器执行时使得处理器在接收到该标记信息之后向该非易失性存储器器件请求该数据值的指令。该非易失性计算机可读介质可进一步存储在由处理器执行时使得处理器从该非易失性存储器器件接收该数据值以及与该数据值相关联的纠错码(ECC)数据的指令。BR数据可不同于ECC数据。该非易失性计算机可读介质可进一步存储在由处理器执行时使得处理器基于该BR数据来执行第一纠错操作以纠正该数据值的第一有错位。

[0077] 该非瞬态计算机可读介质可对应于图4的存储器402或存储器432或者对应于图5的存储器510、存储器518、或存储器550。该处理器可对应于图4的处理器412或对应于图5的处理器508、处理器516、或处理器548。该非易失性存储器器件可对应于图1或图2的基于电阻的存储器器件110或对应于图4的存储器402。BR存储器可对应于图1或图2的BR存储器器件150或者图4的BR存储器410。

[0078] 技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。

[0079] 结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在存储器中，诸如随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)。存储器可以是本领域已知的任何形式的非瞬态存储介质。示例性存储介质(例如，存储器)耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。

[0080] 提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

标题	发布/更新时间	阅读量
可减少干扰的交叉开关矩阵	2020-05-08	588
超低功率神经元形态人工智能计算加速器	2020-05-08	830
用于产生随机位的相关方法	2020-05-11	790
一种存储器装置以及用于感测存储器单元的逻辑状态的方法	2020-05-12	716
基于人工智能应用程序的数据储存的装置、系统和方法	2020-05-12	567
基于局部源极线MRAM架构的合并写入驱动器	2020-05-15	61
嵌入式磁阻式随机存取存储器的制造方法	2020-05-12	547
半导体结构、存储器装置和系统以及形成它们的方法	2020-05-12	224
半导体结构、存储器装置和系统以及形成它们的方法	2020-05-12	772
半导体结构、存储器装置和系统以及形成它们的方法	2020-05-12	739

位恢复系统

位恢复系统

该功能需要专业版企业版VIP权限，您可以：