磁阻式随机存取存储器
阅读：110发布：2020-05-11
专利汇可以提供磁阻式随机存取存储器专利检索，专利查询，专利分析的服务。并且本 发明 公开一种磁阻式随机存取 存储器 (Magnetoresistive Random Access Memory,MRAM)，其主要包含多个元件串(device strings)以并联方式耦接，各该元件串包含多个磁隧穿接面(magnetic tunneling junction,MTJ)以 串联 方式耦接，其中各该元件串的MTJ数量等于该元件串的数量，且该等MTJ的等效 电阻 等于该等MTJ中其中一者的高电阻以及另一者的低电阻的平均值。，下面是磁阻式随机存取存储器专利的具体信息内容。
1.一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)，其特征在于，包含：
多个元件串(device strings)，以并联方式耦接，各该元件串包含多个磁隧穿接面(magnetic tunneling junction,MTJ)，以串联方式耦接，其中各该元件串的MTJ数量等于该元件串的数量，且该等MTJ的等效电阻等于该等MTJ中其中一者的低电阻以及另一者的高电阻的平均值。
2.如权利要求1所述的磁阻式随机存取存储器，其中各该元件串包含第一元件串以及第二元件串以并联方式耦接。
3.如权利要求2所述的磁阻式随机存取存储器，其中该第一元件串包含第一参考单元以及第二参考单元。
4.如权利要求3所述的磁阻式随机存取存储器，其中该第一参考单元以及该第二参考单元以串联方式耦接。
5.如权利要求3所述的磁阻式随机存取存储器，其中该第一参考单元包含第一MTJ且该第二参考单元包含第二MTJ。
6.如权利要求5所述的磁阻式随机存取存储器，其中各该第一MTJ以及该第二MTJ包含固定层以及自由层。
7.如权利要求6所述的磁阻式随机存取存储器，其中该第一MTJ的固定层耦接该第二MTJ的固定层。
8.如权利要求6所述的磁阻式随机存取存储器，其中该第一MTJ的自由层耦接该第二MTJ的自由层。
9.如权利要求1所述的磁阻式随机存取存储器，其中各该元件串包含第一元件串、第二元件串、第三字串以及第四字串以并联方式耦接。
10.如权利要求9所述的磁阻式随机存取存储器，其中该第一元件串包含第一参考单元、第二参考单元、第三参考单元以及第四参考单元。
11.如权利要求10所述的磁阻式随机存取存储器，其中该第一参考单元、该第二参考单元、该第三参考单元以及该第四参考单元以串联方式耦接。
12.如权利要求10所述的磁阻式随机存取存储器，其中该第一参考单元包含第一MTJ、该第二参考单元包含第二MTJ、该第三参考单元包含第三MTJ以及该第四参考单元包含第四MTJ。
13.如权利要求12所述的磁阻式随机存取存储器，其中各该第一MTJ、该第二MTJ、该第三MTJ以及该第四MTJ包含自由层以及固定层。
14.如权利要求13所述的磁阻式随机存取存储器，其中该第一MTJ的固定层耦接该第二MTJ的固定层。
15.如权利要求13所述的磁阻式随机存取存储器，其中该第二MTJ的自由层耦接该第三MTJ的自由层。
16.如权利要求13所述的磁阻式随机存取存储器，其中该第三MTJ的固定层耦接该第四MTJ的固定层。
17.如权利要求1所述的磁阻式随机存取存储器，另包含感测放大器，其中该感测放大器包含：
第一输入端，耦接一存储单元；以及
第二输入端，耦接一结点，且该结点又耦接该等元件串的一者。
18.如权利要求17所述的磁阻式随机存取存储器，其中该存储单元包含：
晶体管，包含源极端耦接MTJ、栅极端耦接字符线以及漏极端耦接扫描线以及该感测放大器；以及
位线，耦接该MTJ。
19.如权利要求18所述的磁阻式随机存取存储器，另包含反向读取电流，由该位线流向该晶体管的漏极端。
磁阻式随机存取存储器
技术领域
[0001] 本发明涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)，尤其是涉及一种MRAM的参考电路(reference circuit)。
背景技术
[0002] 已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
[0003] 上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electronic compass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿接面(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
[0004] 本发明一实施例揭露一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)，其主要包含多个元件串(device strings)以并联方式耦接，各该元件串包含多个磁隧穿接面(magnetic tunneling junction,MTJ)以串联方式耦接，其中各该元件串的MTJ数量等于该元件串的数量，且该MTJ的等效电阻等于该等MTJ中其中一者的高电阻以及另一者的低电阻的平均值。
[0005] 依据本发明一实施例各该元件串包含一第一元件串以及一第二元件串以并联方式耦接，其中第一元件串包含一第一参考单元以及一第二参考单元，第一参考单元以及第二参考单元以串联方式耦接，且第一参考单元包含一第一MTJ且第二参考单元包含一第二MTJ。依据本发明一实施例各第一MTJ以及第二MTJ包含一自由层以及一固定层，其中第一MTJ的固定层耦接第二MTJ的固定层，或第一MTJ的自由层耦接该第二MTJ的自由层。附图说明
[0006] 图1为本发明一实施例的一MRAM的电路图；
[0007] 图2为本发明一实施例的一参考阵列的示意图；
[0008] 图3为图2实施例的参考阵列中以MTJ的固定层连接另一MTJ的固定层的上视图；
[0009] 图4为图2实施例的参考阵列中以MTJ的自由层连接另一MTJ的自由层的上视图；
[0010] 图5为本发明一实施例的一参考阵列的示意图；
[0011] 图6为图5的参考阵列利用金属内连线进行耦接的上视图。
[0012] 主要元件符号说明
[0013] 12 存储单元 14 感测放大器
[0014] 16 参考阵列 18 第一输入端
[0015] 20 第二输入端 22 晶体管
[0016] 24 MTJ 26 栅极端
[0017] 28 固定层 30 阻障层
[0018] 32 自由层 34 结点
[0019] 36 结点 38 金属内连线
[0020] 40 金属内连 42 输出端
[0021] BL 位线
[0022] WL 字符线
[0023] SL 扫描线
[0024] S 源极端
[0025] D 漏极端
[0026] DS1 第一元件串
[0027] DS2 第二元件串
[0028] DS3 第三元件串
[0029] DS4 第四元件串
[0030] RC1-1、RC2-1、RC3-1、RC4-1 第一参考单元
[0031] RC1-2、RC2-2、RC3-2、RC4-2 第二参考单元
[0032] RC1-3、RC2-3、RC3-3、RC4-3 第三参考单元
[0033] RC1-4、RC2-4、RC3-4、RC4-4 第四参考单元
具体实施方式
[0034] 请参照图1，图1为本发明一实施例的一MRAM的电路图。如图1所示，本实施例的MRAM主要包含一存储单元12、一感测放大器(sense amplifier)14以及一参考阵列(reference array)16，其中感测放大器14具有第一输入端18耦接存储单元12、第二输入端20耦接参考阵列16以及一输出端42。
[0035] 从细部来看，存储单元12又包含一晶体管22、一MTJ 24、一位线BL、一字符线WL以及一扫描线SL，其中晶体管22包含一源极端S耦接MTJ 24一端、一栅极端26耦接字符线WL以及一漏极端D耦接扫描线SL及感测放大器14，位线BL则耦接MTJ 24另一端。
[0036] 在本实施例中，MTJ 24可依据制作工艺需求包含例如一或下电极(图未示)、一固定层(pinned layer)28、一阻障层30、一自由层(free layer)32、一遮盖层(capping layer)(图未示)以及一上电极(图未示)。在本实施例中，下电极与上电极较佳包含导电材料，例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层28可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层30可包含但不局限于例如氧化镁(MgO)、氮化铝(AlN)、氮氧化铝(AlON)、其他非磁性材料甚至介电材料。自由层32可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层32的磁化方向会受外部磁场而「自由」改变。遮盖层可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。
[0037] 需注意的是，本实施例晶体管22的源极端S较佳直接电连接或耦接于MTJ 24的固定层28或固定层端而位线BL则较佳耦接于MTJ 24的自由层32或自由层端，或从MTJ 24的角度来看自由层32或自由层端是接地而固定层28或固定层端则耦接源极端S，且本实施例较佳包含一反向读取电流(IR)由位线BL流向晶体管22的漏极端D以及感测放大器14。通过反向读取电流由扫描线SL端输入感测放大器14，本实施例可由此产生所谓源极衰退(source degeneration)现象进而增加读取边界(read margin)。
[0038] 请继续参照图2至图4，图2为本发明一实施例的一参考阵列的示意图，图3为图2实施例的参考阵列中以MTJ的固定层连接另一MTJ的固定层的上视图，图4为图2实施例的参考阵列中以MTJ的自由层连接另一MTJ的自由层的上视图。如图2所示，本实施例的参考阵列包含多个元件串(device strings)以并联方式耦接于结点34、36，感测放大器14经由结点34连接至各元件串，各元件串包含多个MTJ以串联方式耦接且各元件串的MTJ数量等于元件串的数量。更具体而言，本实施例包含第一元件串DS1以及一第二元件串DS2以并联方式耦接，其中各第一元件串DS1与第二元件串DS2又包含两组参考单元，例如第一元件串DS1包含第一参考单元RC1-1与第二参考单元RC1-2以串联方式耦接，第二元件串DS2包含第一参考单元RC2-1与第二参考单元RC2-2以串联方式耦接，其中各元件串的第一参考单元以及第二参考单元又包含一MTJ 24。
[0039] 在本实施例中，各参考单元中的MTJ 24均至少包含前述的固定层28、阻障层30以及自由层32，且各元件串第一参考单元中MTJ 24的固定层28或自由层32较佳耦接第二参考单元中MTJ 24的相同固定层28或自由层32。例如本实施例中第一元件串DS1的耦接方式可通过将第一参考单元RC1-1中MTJ 24的固定层28耦接第二参考单元RC1-2中MTJ 24的固定层28，或是将第一参考单元RC1-1中的自由层32耦接第二参考单元RC1-2中的自由层32。此外第二元件串DS2的耦接方式也可通过将第一参考单元RC2-1中MTJ 24的固定层28耦接第二参考单元RC2-2中MTJ 24的固定层28，或是将第一参考单元RC2-1中的自由层32耦接第二参考单元RC2-2中的自由层32，这些变化型均属本发明所涵盖的范围。
[0040] 换句话说，本实施例的参考阵列总共包含四颗MTJ 24，其中第一元件串DS1中的两颗MTJ 24与第二元件串DS2中的两颗MTJ 24较佳以相同方式排列，亦即若第一元件串DS1中第一参考单元RC1-1的MTJ 24是以固定层28耦接第二参考单元RC1-2中MTJ 24的固定层28则第二元件串DS2中的第一参考单元RC2-1也是以MTJ 24的固定层28耦接第二参考单元RC2-2中MTJ 24的固定层28。反之若第一元件串DS1中第一参考单元RC1-1的MTJ 24是以自由层32耦接第二参考单元DS2中MTJ 24的自由层32，则第二元件串DS2中的第一参考单元RC2-1也是以MTJ 24的自由层32耦接第二参考单元RC2-2中MTJ 24的自由层32。
[0041] 另外如图3所示，若第一元件串DS1中第一参考单元RC1-1耦接第二参考单元RC1-2时是以第一参考单元RC1-1中MTJ 24的固定层28耦接第二参考单元RC1-2中MTJ 24的固定层28，则耦接第一元件串DS1第一参考单元RC1-1与第二参考单元RC1-2的金属内连线38较佳为一较下层的金属内连线，耦接第二元件串DS2第一参考单元RC2-1与第二参考单元RC2-2的金属内连线38同样为一较下层的金属内连线，耦接第一元件串DS1第一参考单元RC1-1中MTJ 24与相邻第二元件串DS2第一参考单元RC2-1中MTJ 24则为不同层或更具体而言较上层的金属内连线40，且耦接第一元件串DS1第二参考单元RC1-2中MTJ 24 28与相邻第二元件串DS2第二参考单元RC2-2中MTJ 24也同样为较上层的金属内连线40。换句话说，在本实施例中耦接第一元件串DS1第一参考单元RC1-1至第二参考单元RC1-2的金属内连线38与第二元件串DS2第一参考单元RC2-1至第二参考单元RC2-2的金属内连线38均属于较下层的金属内连线，而耦接第一元件串DS1第一参考单元RC1-1至第二元件串DS2第一参考单元RC2-1的金属内连线40及耦接第一元件串DS1第二参考单元RC1-2至第二元件串DS2第二参考单元RC2-2的金属内连线40则同样属于较上层的金属内连线。
[0042] 此外依据本发明一实施例，如图4所示，若第一元件串DS1中第一参考单元RC1-1耦接第二参考单元RC1-2时是以第一参考单元RC1-1中MTJ 24的自由层32耦接第二参考单元RC1-2中MTJ 24的自由层32，则耦接第一元件串DS1第一参考单元RC1-1与第二参考单元RC1-2的金属内连线40较佳为一较上层的金属内连线，且耦接第二元件串DS2第一参考单元RC2-1与第二参考单元RC2-2的金属内连线40较佳为一较上层的金属内连线。此外耦接第一元件串DS1第一参考单元RC1-1中MTJ 24与相邻第二元件串DS2第一参考单元RC2-1中MTJ 24则为较下层的金属内连线38，以及耦接第一元件串DS1第二参考单元RC1-2中MTJ 24与相邻第二元件串DS2第二参考单元RC2-2中MTJ 24也同样为较下层的金属内连线38。
[0043] 值得注意的是，本实施例各元件串中的各MTJ 24较佳依据阻值型态包含低阻值(R0或可称之为P型态(P state))MTJ或高阻值(R1或可称之为AP型态(AP state))MTJ。以第一元件串DS1为例，第一参考单元RC1-1的MTJ 24较佳为一低阻值MTJ 24而第二参考单元RC1-2的MTJ 24则为高阻值MTJ，且相较于现有参考阵列中MTJ的等效电阻(Req)等于所有MTJ 24中其中一者的高电阻或低电阻，在本实施例中整个参考阵列的MTJ 24的等效电阻(Req)较佳依据MTJ起始状态(initial condition)等于所有MTJ 24中其中一者的高电阻以及另一者的低电阻的平均值。换句话说，参考阵列16中MTJ 24的等效电阻(Req)较佳不局限任何MTJ 24的排列方式等于阵列中任一低电阻MTJ的阻值以及另一高电阻MTJ的阻值加总后再除以二。依据本发明的较佳实施例，此方式所计算的等效电阻可降低因异常值(outlier)所造成的影响并可由此得到更稳定的参考电压输出。
[0044] 请继续参照图5至图6，图5为本发明一实施例的一参考阵列的示意图，图6为图5的参考阵列利用金属内连线进行耦接的上视图。如图5所示，本实施例的参考阵列16包含多个元件串(device strings)以并联方式耦接，各元件串包含多个MTJ以串联方式耦接且各元件串的MTJ数量等于元件串的数量。相较于图2的实施例包含两个元件串，本实施例包含第一元件串DS1、第二元件串DS2、第三元件串DS3以及第四元件串DS4以并联方式耦接于结点34、36，其中各第一元件串DS1、第二元件串DS2、第三元件串DS3以及第四元件串DS4又包含四组参考单元，例如第一元件串DS1包含第一参考单元RC1-1、第二参考单元RC1-2、第三参考单元RC1-3以及第四参考单元RC1-4以串联方式耦接，第二元件串DS2包含第一参考单元RC2-1、第二参考单元RC2-2、第三参考单元RC2-3以及第四参考单元DS2-4以串联方式耦接，第三元件串DS3包含第一参考单元RC3-1、第二参考单元RC3-2、第三参考单元RC3-3以及第四参考单元RC3-4以串联方式耦接，第四元件串DS4包含第一参考单元RC4-1、第二参考单元RC4-2、第三参考单元RC4-3以及第四参考单元RC4-4以串联方式耦接，其中各元件串的第一参考单元、第二参考单元、第三参考单元以及第四参考单元又包含一MTJ 24。
[0045] 在本实施例中，各参考单元中的MTJ 24均至少包含前述的固定层28、阻障层30以及自由层32，其中各元件串中第一参考单元MTJ的固定层28或自由层32较佳耦接第二参考单元中MTJ 24的相同固定层28或自由层32，第二参考单元中MTJ 24的固定层28或自由层32较佳耦接第三参考单元中MTJ 24的相同固定层28或自由层32，以及第三参考单元中MTJ 24的固定层28或自由层32较佳耦接第四参考单元中MTJ 24的相同固定层28或自由层32。
[0046] 例如本实施例第一元件串DS1的耦接方式可将第一参考单元RC1-1中MTJ 24的固定层28耦接第二参考单元RC1-2中MTJ 24的固定层28，第二参考单元RC1-2中MTJ 24的自由层32耦接第三参考单元RC1-3中MTJ 24的自由层32，以及第三参考单元RC1-3中MTJ 24的固定层28耦接第四参考单元RC1-4中MTJ 24的固定层28。第二元件串DS2的耦接方式可将第一参考单元RC2-1中MTJ 24的固定层28耦接第二参考单元RC2-2中MTJ 24的固定层28，第二参考单元RC2-2中MTJ 24的自由层32耦接第三参考单元RC2-2中MTJ 24的自由层32，以及第三参考单元RC2-3中MTJ 24的固定层28耦接第四参考单元RC2-4中MTJ 24的固定层28。第三元件串DS3的耦接方式可将第一参考单元RC3-1中MTJ 24的固定层28耦接第二参考单元RC3-2中MTJ 24的固定层28，第二参考单元RC3-2中MTJ 24的自由层32耦接第三参考单元RC3-3中MTJ 24的自由层32，以及第三参考单元RC3-3中MTJ 24的固定层28耦接第四参考单元RC3-4中MTJ 24的固定层28。第四元件串DS4的耦接方式可将第一参考单元RC4-1中MTJ 24的固定层28耦接第二参考单元RC4-2中MTJ 24的固定层28，第二参考单元RC4-2中MTJ 24的自由层32耦接第三参考单元RC4-3中MTJ 24的自由层32，以及第三参考单元RC4-3中MTJ 24的固定层28耦接第四参考单元RC4-4中MTJ 24的固定层28。
[0047] 换句话说，本实施例的参考阵列总共包含十六颗MTJ 24，其中第一元件串DS1中的四颗MTJ 24与第二元件串DS2、第三元件串DS3以及第四元件串DS4中的四颗MTJ 24较佳以相同方式排列，亦即若第一元件串DS1中第一参考单元RC1-1的MTJ 24是以固定层28耦接第二参考单元RC1-2中MTJ 24的固定层28则第二元件串DS2至第四元件串DS4中各第一参考单元也是以MTJ 24的固定层28耦接第二参考单元中MTJ 24的固定层32。但不局限于此，依据本发明一实施例若第一元件串DS1中第一参考单元RC1-1的MTJ 24是以自由层32耦接第二参考单元RC1-2中MTJ 24的自由层32，则第二参考单元RC1-2的MTJ 24较佳以固定层28耦接第三参考单元RC1-3中MTJ 24的固定层28，第三参考单元RC1-3中的MTJ 24较佳以自由层32耦接第四参考单元RC1-4中MTJ 24的自由层32，且第二元件串DS2至第四元件串DS4中各第一参考单元至第四参考单元件的排列方式均较佳比照第第一元件串DS1的排列方式，这些变化型均属本发明所涵盖的范围。
[0048] 以MTJ的连接方式来看，如图6所示，本实施例沿着第一方向(例如Y方向)耦接第一元件串DS1、第二元件串DS2、第三元件串DS3以及第四元件串DS4中各第一参考单元固定层28以及各第二参考单元固定层28的金属内连线较佳为一较下层的金属内连线38，同样沿着Y方向耦接各第三参考单元中固定层28以及各第四参考单元固定层28的金属内连线38也为一较下层的金属内连线，而沿着第Y方向耦接各第二参考单元件自由层32以及各第三参考单元自由层32的金属内连线40、沿着第二方向(例如X方向)耦接第一元件串DS1第一参考单元RC1-1至第四元件串DS4第一参考单元RC4-1的金属内连线40、以及同样沿着X方向耦接第一元件串DS1第四参考单元RC1-4至第四元件串DS4第四参考单元RC4-4的金属内连线40则较佳为较上层的金属内连线。
[0049] 需注意的是，前述实施例与本实施例中的元件串虽分别以二元件串以及四元件串为例，但不局限于此，依据本发明其他实施例MRAM的参考阵列16可包含N元件串，其中N大于或等于2且N较佳为偶数。换句话说，除了前述实施例所列举N为2或4的实施例之外本发明又可依据前述实施例中各参考单元的排列方式将MTJ的阵列延展至N大于4的参考阵列，这些变化型均属本发明所涵盖的范围。
[0050] 此外又如同前述实施例，本实施例中各元件串中的各MTJ 24较佳依据阻值型态包含低阻值(R0或可称之为P型态)MTJ或高阻值(R1或可称之为AP型态)MTJ。以第一元件串DS1为例，第一参考单元RC1-1的MTJ 24较佳为一低阻值MTJ、第二参考单元RC1-2的MTJ 24较佳为高阻值MTJ、第三参考单元RC1-3的MTJ 24较佳为一低阻值MTJ以及第四参考单元RC1-4的MTJ 24为高阻值MTJ，且在本实施例中整个参考阵列16的MTJ等效电阻(Req)较佳依据MTJ起始状态(initial condition)等于所有MTJ 24中其中一者的高电阻以及另一者的低电阻的平均值。换句话说，参考阵列16中MTJ 24的等效电阻(Req)较佳等于阵列中任一低电阻MTJ的阻值以及另一高电阻MTJ的阻值加总后再除以二。如前所述，依据此方式所计算的等效电阻可降低因异常值(outlier)所造成的影响并可由此得到更稳定的参考电压输出。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 可减少干扰的交叉开关矩阵 | 2020-05-08 | 588 |
| 超低功率神经元形态人工智能计算加速器 | 2020-05-08 | 830 |
| 用于产生随机位的相关方法 | 2020-05-11 | 790 |
| 一种存储器装置以及用于感测存储器单元的逻辑状态的方法 | 2020-05-12 | 716 |
| 基于人工智能应用程序的数据储存的装置、系统和方法 | 2020-05-12 | 567 |
| 基于局部源极线MRAM架构的合并写入驱动器 | 2020-05-15 | 61 |
| 嵌入式磁阻式随机存取存储器的制造方法 | 2020-05-12 | 547 |
| 半导体结构、存储器装置和系统以及形成它们的方法 | 2020-05-12 | 224 |
| 半导体结构、存储器装置和系统以及形成它们的方法 | 2020-05-12 | 772 |
| 半导体结构、存储器装置和系统以及形成它们的方法 | 2020-05-12 | 739 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
磁阻随机存取存储器热门专利
QQ群二维码
意见反馈
意见反馈