技术领域
[0001] 本实用新型涉及一种集成电路，尤其是一种用于波束控制的系统集成电路。
背景技术
[0002]
相控阵技术在业界受到高度重视，其中波束指向和
能量分
配对多目标处理、快速相应十分关键。目前，对波束控制的电路一般都采用FPGA实现，并利用相关集成电路模
块组成的板级系统完成。
发明内容
[0003] 本实用新型的目的是克服
现有技术中存在的不足，提供一种用于波束控制并具备运算功能的集成电路，将上述由板级系统完成的功能集成到一块芯片上，使整个控制电路的性能得到极大提升。
[0004] 按照本实用新型提供的技术方案，所述用于波束控制的集成电路包括：一个
中央处理器，所述中央处理器通过AMBA总线模块连接有外部
存储器接口模块、时钟及复位和功耗管理模块、存储电路启动代码的
只读存储器模块、存放用户程序和数据的随机存储器模块、提供中断处理的中断控
制模块、异步串行口模块、
定时器及看
门狗模块、波束控制及运算模块、通用接口模块；
[0005] 还包括一个由外部提供时钟的
锁相环模块，所述
锁相环模块的输出端连接时钟及复位模块和功耗管理模块的输入端；所述时钟及复位和功耗管理模块的复位
信号端连接外部复位端口；所述中断
控制模块连接外部快速中断信号端口；所述外部存储器接口模块连接片外存储器。
[0006] 所述中央处理器为32位中央处理器，采用冯·诺伊曼结构，寻址空间为0x00000000H～0XFFFFFFFFH，所述中央处理器内部数据存储器的寻址空间为0x00000000H～0x03FFFFFFH。
[0007] 本实用新型集成电路的优点是：本实用新型在系统工作时，能够完成自启动和用户程序的加载，根据用户指令进行工作，在单片完成复杂的系统功能，使整个控制电路的性能得到极大的提升，缩小系统板的面积，可靠性和可维护性得到提高，降低整个系统板的功耗，同时用户程序简易化，降低整个系统的开发成本。
附图说明
具体实施方式
[0009] 下面结合附图和
实施例对本实用新型作进一步说明。
[0010] 如图1所示，本实用新型所述的波束控制集成电路包括：一个中央处理器，所述中央处理器通过AMBA总线模块连接有外部存储器接口模块、时钟及复位和功耗管理模块、只读存储器模块、随机存储器模块、中断控制模块、异步串行口模块、定时器及看门狗模块、波束控制及运算模块、通用接口模块；电路中还有一块锁相环模块。
[0011] 所述锁相环模块的输入端直接由外部晶振提供
时钟信号，输出端连接时钟及复位和功耗管理模块的输入端；所述时钟及复位和功耗管理模块的复位信号由外部端口直接提供；所述中断控制模块的快速中断信号由外部提供，由中断处理器处理所有的中断源信号；异步串行口模块提供与电脑通讯的接口，用户可以通过此接口与电路进行数据通讯；所述外部存储器接口模块是与外部存储器进行数据通讯，接口时序可通过
软件进行配置；只读存储器模块存储电路的启动代码；随机存储器模块存放用户程序和数据；波束控制及运算模块接收外部设备的
控制信号，并在内部进行运算，输出运算结果再控制外部设备。
[0012] 各部分详细说明如下：
[0013] 所述中央处理器为32位中央处理器(CPU)，采用冯·诺伊曼结构，
数据总线和
地址总线复用，寻址空间范围：0x00000000H～0xFFFFFFFFH；内部数据存储器的寻址空间范围：0x00000000H～0x03FFFFFFH；能够提供软中断和硬中断；支持基于JTAG的调试方案。
[0014] 所述只读存储器(ROM)，主要存放电路的启动代码。
[0015] 锁相环模块接外部低频输入时钟，输出高频时钟到时钟复位模块；具体为在外部提供2-5MHz的输入参考时钟，能提供100MHz-300MHz输出时钟。输出时钟可通过
分频器因子进行配置成所需要的时钟。
[0016] 中断控制模块有32个中断源，提供快速中断方式，支持软件中断。中断
控制器模块支持29个普通中断和三个快速中断，支持软件强制中断和静态配置中断优先级选择，支持沿触发、电平触发，极性可配。
[0017] 通用异步串行口模块提供与外部系统进行数据异步交换功能，2通道全双工操作，波特率可为9600～56K可调，5～8字符操作，可配置奇偶校验，Break产生和探测功能，16级深度的接收/发送先进先出(FIFO)结构，可配置触发级和超时中断，4个可屏蔽中断源。
[0018] 异步串行口模块一端接AMBA总线模块，另外一端接电脑的相应接口。
[0019] 时钟及复位和功耗管理模块，支持电路工作
频率软件可配，支持正常工作模式和低功耗工作模式的切换，所有的外围模块可单独关闭时钟，上电缺省为低功耗模式。时钟及复位和功耗管理模块连接锁相环模块的输出时钟和端口输入异步复位信号，经过处理提供整个电路使用。
[0020] 外部存储器接口模块支持与SRAM/SDRAM/NAND FLASH/NOR FALSH等外部存储器数据交换，支持大端/小端两种字节序，支持8/16/32位存储器接口，最大支持64M字节的地址空间。
[0021] 通用接口模块的接口是双向口定义；可以通过软件配置单个引脚的输入输出方向是作为外部中断还是一般用途，作为一般用途时可以写数据到通用用途数据寄存器然后将其送出片外；通用接口模块的接口也可以配置成为外部中断输入引脚，最多向中断控制器产生16个外部中断信号，并且中断的触发类型可以是上升沿、下降沿、高电平或者低电平。通用接口模块能处理各种中断输入，去除毛刺、同步到AMBA总线时钟并最终一律转换成为正电平中断信号输入中断控制器单元。最终中断的清除可通过写中断清除寄存器将中断信号清除。
[0022] 片内存储器模块的容量为64K字节，其特点是存储速度快，对电路存储系统性能有很大的优化作用。
[0023] 波束控制及运算模块一端接AMBA总线模块，另外一端接外部电路。波束控制模块主要根据不同的天线波束指向要求，完成每个单元
移相器的移相量计算，并提供控制信号。具有多次独立运算和智能控制能
力。完成波控系统中所需的天线波束
定位、随机馈相、天
馈线相位误差补偿、天线波束指向修正、波束赋形、幅度调整、
开关控制与阵面监测等功能，可根据不同的工作/监测方式完成相应的逻辑控制功能，工作/监测信号中的监测只对第一级流
水线即第一波束有效。用于波束控制电路的引导程序
固化在只读存储器模块中。
[0024] 定时器及看门狗模块提供单通道32位定时器，具备重启计数和自由计数两种计数模式，看门狗通过定时设置，超过定时重启复位。
[0025] 上电后，中央处理器(CPU)通过只读存储器(ROM)中的Boot loader启动程序引导。系统工作在低频模式下，就是外部输入的频率，通过配置程序可将数字锁相环的输出频率提高，电路就开始正常工作，接下来程序实现一个搬运的过程，会通过外部存储器接口模块将外部FLASH中的用户程序读入片内64K字节随机存储(SRAM)中实现程序加载，加载完成后，程序实现重映射到片内64K字节SRAM起始地址处，
指针跳转到0地址，电路重新启动，开始工作。接下来通过程序会通过JTAG口将包括波控补偿系数值等也被读入放置到存储器相应的
位置，完成之后外部开始施加波控
输入信号，通过运算，输出结果。
[0026] 整个电路对数据信息的处理都可以通过异步串行口模块输出到计算机上显示出来，用户可利用自己开发的用户程序，通过计算机对集成电路的工作情况进行监控。
