기생캐패시터 구조를 갖는 액정표시장치
专利汇可以提供기생캐패시터 구조를 갖는 액정표시장치专利检索，专利查询，专利分析的服务。并且PURPOSE: A liquid crystal display device having a parasitic capacitor structure is provided to form pixel electrodes overlapped with gate lines, thereby reducing flickering and increasing an aperture ratio. CONSTITUTION: A gate line(30) and data lines(40) vertically cross each other to define unit pixel areas. A thin film transistors is arranged on an area whether the gate line and the data lines vertically cross. A pixel electrode(45) is arranged on the unit pixel area. One side of the pixel electrode is overlapped with the gate line in a predetermined width, so that the gate line functions as a black matrix. Parasitic capacitor(B) is formed on the overlapped part of the pixel electrode and the gate line. A black matrix(47) is formed on the pixel electrode.，下面是기생캐패시터 구조를 갖는 액정표시장치专利的具体信息内容。
기생캐패시터 구조를 갖는 액정표시장치{Liquid Crystal Display having a parasitic capacitor}
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 화소내의 개구율을 증대시켜 소비전력을 감소시킬 수 있는 기생캐패시터 구조를 갖는 액정표시장치에 관한 것이다.
일반적으로, 능동액정표시소자의 경우, 소비전력을 줄이기 위하여 다방면으로 연구가 활발히 진행되어 왔다.
그 예로서, 투과율을 증가시키거나 고성능 편광자(polarizer)를 사용하여 투과율을 향상시킨다든지 또는 개구율을 향상시켜 투과율을 증가시키는 등의 다양한 방법들이 제안되어 왔다.
또한, 대화면화할수록 게이트라인의 딜레이(delay)가 커지므로 발생하는 문제점들이 있다. 패널의 입력단(gate pad 부)과 끝단 (주입구부)의 라인 딜레이가 패널의 좌우 편차때문에 화면떨림(플리커) 현상으로 보이는 경우도 있다.
이러한 현상은 패널의 입력단에서는 게이트라인의 딜레이가 거의 없는 상태에서 파형이 출력되기 때문에 입력단의 화소는 박막트랜지스터가 온(on)될때 라이팅 시간(writing time)동안 화소를 충전시키고, 박막트랜지스터가 오프(off)될때 ΔVp(feedthrough voltage)만큼 화소전압이 감소하게 된다.
그러므로, 입력단의 경우는 게이트라인 딜레이가 거의 없는 상태이기 때문에 재충전이 시간은 없지만 끝단의 경우는 다르다.
딜레이가 있는 상태이기 때문 (예를들어, XGA 패널기준 : 3 내지 4 μm)에딜레이된 만큼 재충전의 시간을 갖게 된다.
따라서, 각 화소에 대한 충전시간이 다르기때문에 화소충전율 측면에서 좌우 편차가 발생하는 것이다. 화소충전전압의 차이는 계조전압의 차이로 나타나기 때문에 전체 패널 기준으로 보면 화면떨림 현상으로 나타나는 것이다.
이러한 현상으로 인해, 게이트라인펄스 입력단과 라인 딜레이에 의한 화소전압 충전파형을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 액정표시장치에 있어서, 게이트라인 펄스 입력단과 라인 딜레이에 의한 화소전압 충전파형을 나타낸 도면이다.
도 1에 도시된 바와같이, 항상 입력단과 끝단이 느끼는 전압차는 발생하게 되므로 화면떨림 현상은 당연시된다.
이러한 문제점을 해결하기 위하여 제안된 종래기술에 따른 액정표시장치의 화소구조를 도 2를 참조하여 설명하면 다음과 같다.
도 2는 종래기술에 따른 기생 캐패시터 구조를 갖는 액정표시장치에 있어서, 기생캐패시턴스와 스토리지노드 캐패시턴스 및 액정과 투명전극간 캐패시턴스의 회로구성을 나타낸 도면이다.
도 3은 종래기술에 따른 기생 캐패시터 구조를 갖는 액정표시장치에 있어서, ITO전극이 게이트라인과 오버랩되면서 형성되는 기생캐패시터를 설명하기 위한 레이아웃도이다.
종래기술에 따른 기생 캐패시터 구조를 갖는 액정표시장치은, 도 2 및 3에 도시된 바와같이, 수직 교차하는 게이트라인(10)과 데이타라인(20)이 단위 화소영역을 한정하고, 상기 게이트라인(10)과 데이터라인(20)이 수직으로 교차되는 영역상에는 스위칭 역할을 하는 박막 트랜지스터(미도시)가 형성되어 있다.
또한, 상기 단위 화소 공간상에는 ITO로된 화소전극(25이 상기 데이터라인 (20)과 소정간격만큼 이격되어 배치되어 있다.
그리고, 상기 화소전극(25)의 일부분은 상기 게이트라인(10)의 일부분과 오버랩되어 이 오버랩되는 부분에 캐패시터(A)가 형성된다.
한편, 상기 ITO로된 화소전극(25)상에는 화소전극의 면적보다 작은 블랙매트릭스(27)가 형성되어 있다.
따라서, 상기 종래기술은, 도 2 및 3에 도시된 바와같이, 일반적인 화소구조에서 발생하는 재충전 효과를 감소시키기 위해 후속 게이트단(n+1)에 기생캐패시터 (Cgs')를 형성하여 후속게이트신호가 오프(off)될때 그 다음 후속단 게이트신호는 온(on)되므로 화소전압이 캐패시터(Cgs')만큼 변화되도록 하므로써 화소간 전압편차를 감소시키게 된다.
또한, 상기 종래기술에 있어서는, 기생캐패시터(Cgs)와 기생캐패시터(Cgs')는 동일하게 하는 것이 일반적인 경우이다.
따라서, 상기 종래기술에 있어서는, 대화면화할수록 발생확률이 높은 화면떨림현상을 감소시킬 수가 있다고 볼 수 있다.
그러나, 종래기술에 있어서는, 화면떨림현상은 어느 정도 감소시킬 수 있지만 대화면화 고정세화할수록 소비전력 측면에서 화소내 개구부가 차지하는 부분이더욱 커지게 되는 문제점이 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 화면떨림 현상을 안정화시키고 개구율을 증가시켜 소비전력을 감소시킬 수 있는 기생 캐패시터 구조를 갖는 액정표시장치을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 액정표시장치를 설명하기 위한 레이아웃도.
도 2는 종래기술에 따른 액정표시장치에 있어서, 기생캐패시턴스와 스토리지노드 캐패시턴스 및 액정과 투명전극간 캐패시턴스의 연결을 설명하기 위한 회로구성도.
도 3은 종래기술에 따른 액정표시장치에 있어서, ITO전극이 게이트라인과 오버랩되면서 형성되는 기생캐패시터를 설명하기 위한 레이아웃도.
도 4는 본 발명에 따른 기생캐패시터 구조를 갖는 액정표시장치를 설명하기 위한 레이아웃도.
[도면부호의설명]
30 : 게이트라인 40 : 데이타라인
45 : ITO전극 막 47 : 블랙매트릭스
B : 기생캐패시터부 Cgs, Cgs' : 기생캐패시터
Cst : 스토리지 캐패시터 Clc : 투명전극과 액정간 캐패시터
C : 개구율 증가면적
상기 목적을 달성하기 위한 본 발명에 따른 기생 캐패시터 구조를 갖는 액정표시장치는, 수직 교차하여 단위화소영역을 한정하는 게이트라인 및 데이타라인과, 상기 게이트라인과 데이터라인이 수직으로 교차되는 영역상에 배열되어 스위칭 역할을 하는 박막 트랜지스터와, 상기 단위 화소 영역상에 배열되는 화소전극과, 상기 화소전극상에 배열되는 블랙매트릭스를 포함하는 액정표시장치에 있어서, 상기 화소전극의 일측전체가 상기 게이트라인상에 소정폭만큼 오버랩되어 있는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 기생 캐패시터 구조를 갖는 액정표시장치를 첨부된 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 기생 캐패시터 구조를 갖는 액정표시장치를 설명하기 위한 레이아웃도이다.
본 발명에 따른 기생 캐패시터 구조를 갖는 액정표시장치는, 도 4에 도시된 바와같이, 먼저 도 4에 도시된 바와같이, 수직 교차하는 게이트라인(21)과 데이타라인(23)이 단위 화소영역을 한정하고, 상기 게이트라인(30)과 데이터라인(40)이수직으로 교차되는 영역상에는 스위칭 역할을 하는 박막 트랜지스터(미도시)가 형성되어 있다.
또한, 상기 단위 화소 공간상에는 ITO로된 화소전극(45)의 양측 가장자리부분이 상기 데이터라인(40)과 소정간격만큼 이격되어 배치되어 있다.
그리고, 상기 ITO로된 화소전극(45)의 일측 전체가 상기 게이트라인(30)과 소정폭만큼 오버랩되어 이 오버랩되는 부분에 기생캐패시터(B)가 형성되어 있다. 여기서, 상기 오버랩되는 부분(B)의 면적은, 도 3에 도시된 종래기술에서의 오버랩되는 부분(A)의 면적과 동일하게 형성한다.
한편, 상기 ITO로된 화소전극(45)상에는 블랙매트릭스(47)가 형성되어 있다. 여기서, 상기 블랙매트릭스(47)는 게이트라인(30)과 동일선상에 형성되어 있다.
이는 상기 ITO로된 화소전극(45)이 게이트라인(30)위에 넓게 형성되어 있어 게이트라인(30)이 블랙매트릭스 역할을 대신하기 때문에 가능하다.
상기에서 설명한 바와같이, 본 발명에 따른 기생 캐패시터 구조를 갖는 액정표시장치에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 기생 캐패시터를 갖는 액정표시장치에 있어서는, ITO로된 화소전극을 게이트라인위에 넓게 형성하게 되면 게이트라인이 블랙매트릭스 역할을 대신하게 되므로써 블랙매트릭스를 게이트라인과 동일선상에 형성할 수가 있다.
또한, 본 발명에 의하면, 화소전극이 게이트라인위에 넓게 오버랩되어 기생캐패시터를 형성하므로써 기생캐패시터 형성에 의한 화면떨림 현상을 감소시킬 수가 있다.
따라서, 본 발명에 의하면, 게이트라인이 블랙매트릭스 역할을 대신하므로 인해, 예를들어 도 4에서의 개구율증가분 "C", 약 3 내지 5% 이상의 개구율 증가 효과를 얻을 수가 있으며, 이러한 개구율 증가로 인해 소비전력도 감소시킬 수가 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种治疗痛风的中成药 | 2020-05-08 | 453 |
| 一种角馈式宽带高隔离度双极化天线 | 2020-05-08 | 134 |
| 降压药 | 2020-05-08 | 222 |
| 一种天线单元及MIMO天线和终端 | 2020-05-11 | 722 |
| 一种方向图可重构左/右旋圆极化天线 | 2020-05-08 | 226 |
| 一种燃料电池系统 | 2020-05-08 | 866 |
| 一种SIDO Buck开关变换器及数字控制方法 | 2020-05-08 | 277 |
| 一种圆形横截面磁环及θ型圆形横截面磁环电感器 | 2020-05-11 | 722 |
| ESD保護機能付き実装型複合部品 | 2020-05-08 | 566 |
| 挿入板を用いた移動コイル構造の容量感知 | 2020-05-08 | 150 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
