首页 / 专利库 / 生物学 / 重寄生 / Semiconductor ic chip

Semiconductor ic chip

阅读:625发布:2024-01-01

专利汇可以提供Semiconductor ic chip专利检索,专利查询,专利分析的服务。并且PROBLEM TO BE SOLVED: To provide a high-speed operable semiconductor IC chip in which a parasitic capacitance is reduced between a pad/chip core connection line and a power supply line.
SOLUTION: The semiconductor IC chip (40) comprises a chip core (12) having a semiconductor integrated circuit, a pad (34) arranged in proximity to the outside of the chip core as an electrical connection terminal between the chip core and the outside, and a power supply line (16) and a ground line (18) arranged on the outside of the pad in order to supply power to the chip core wherein a pad/chip core connection line (35) does not overlap the power supply line and the ground line.
COPYRIGHT: (C)2003,JPO,下面是Semiconductor ic chip专利的具体信息内容。

  • 【特許請求の範囲】 【請求項1】 半導体ICチップ(40)であって:半導体集積回路を有しているチップコア部(12);前記チップコア部の外側に近接して配置され、チップコア部と外部との電気的接続用端子としてのパッド(34);ならびにパッドの外側に配置され、チップコア部に電源を供給する電源ライン(16)およびグランドライン(1
    8);から成り、パッド・チップコア部間接続ライン(35)が電源ラインおよびグランドラインに重ならないことを特徴とする半導体ICチップ。 【請求項2】 請求項1に記載された半導体ICチップであって、さらに:電源ラインおよびグランドラインの近傍に配置された静電保護回路(20);およびパッド・
    静電保護回路間接続ライン(36);から成り、パッド・静電保護回路間接続ライン(36)と電源ラインおよびグランドラインとが重なる面積を小さくしたことを特徴とする半導体ICチップ。
  • 说明书全文

    【発明の詳細な説明】 【発明の属する技術分野】本発明は、半導体ICチップに関し、特にパッドを電源ラインよりも内側に配置した半導体ICチップに関するものである。 【従来の技術】図1に従来の半導体ICチップの一例を示す。 半導体ICチップ10の中央部にチップコア部12があり、ここに半導体回路を構成するトランジスタが集積されている。 チップコア部12の外周に沿って電源ライン16があり、そこからチップコア部に電源が供給される。 電源ライン16の外側にグランドライン18があり、そこからチップコア部にグランド電源が供給される。 グランドライン18の外側に複数のパッド14が配置される。 チップコア部12とパッド14との間を、パッド・チップコア部間接続ライン15(図2参照)によって電気的に接続する。 パッドと外部リード(図示せず)間を封止前にワイヤボンディングにより電気的に接続する。 外部からの電気信号がパッドを介して、チップコア部内部のトランジスタのゲートに入る。 内部トランジスタの入ゲート耐圧は数ボルト程度で非常に弱い。
    例えば外部リードに触れたりしてリードに蓄積した静電電荷による高圧(例えば1000ボルト)が、内部トランジスタのゲートに加えられる場合があり、トランジスタが破壊されることがある。 このようなパッドに印加された静電気のサージ等の異常な急峻電圧を電源ラインやグランドラインに逃がすために、通常、静電保護回路2
    0を設ける。 静電保護回路20は、例えばダイオード等を用いて、パッド上の電荷を電源ラインまたはグランドに逃がすことができる。 このようにして、パッド上に生じた静電気からチップコア部内のトランジスタ入力ゲートを保護することができる。 保護回路には、電源ラインおよびグランドラインから電源が供給される。 図2を参照しながら、従来の問題点を説明する。 パッド・チップコア部間の接続ライン15は、大電流を流すために、幅広にしなければならない。 この接続ライン15が電源ラインおよびグランドラインの上を交差しているために、
    それらの間に寄生容量30が生じて動作上好ましくない。 特に大電流のために接続ライン15を幅広にしたときに寄生容量が大きくなり、高速動作にとって特に好ましくない。 そこで、本発明は、パッド・チップコア間接続ラインと電源ライン等との間の寄生容量が小さく高速動作可能な半導体ICチップを提供することを目的としている。 【実施例】以下に本発明の実施例について図面を参照して説明する。 図3に本発明の一実施例である半導体ICチップ40を示す。 半導体ICチップ40の中央部にチップコア部12があり、ここに半導体回路を構成するトランジスタが集積されている。 チップコア部12の外側にパッド34が配置される。 パッド34の外側に電源ライン16があり、そこからチップコア部に電源が供給される(図示せず)。 電源ライン16の外側にグランドライン18があり、そこからチップコア部にグランド電源が供給される(図示せず)。 チップコア部12とパッド34
    との間を、パッド・チップコア部間接続ライン35によって電気的に接続する。 パッドと外部リード(図示せず)間を封止前にワイヤボンディングにより電気的に接続する。 大電流のためにパッド・チップコア部間接続ライン35を幅広にするが、電源ラインやグランドラインに交差していないので、これらの間の寄生容量による問題点は生じない。 また、パッド・チップコア部間は短い配線で済む。 パッドに印加される静電気のサージ等の異常な急峻電圧を電源ラインやグランドラインに逃がすために、静電保護回路20を電源ライン近傍に設けることができる。 静電保護回路20は、例えばダイオード等を用いて、パッド上の電荷を電源ラインまたはグランドに逃がす。 保護回路20には、電源ラインおよびグランドラインから電源が供給される。 パッドと静電保護回路とを接続するライン36は、特に大電流を流す必要が無いので、細くすることができ、電源ライン等との間の交差面積60を小さくでき、その結果寄生容量を小さくすることが可能である。 複数のパッドの全てを電源ライン内側に配置することも可能であり、あるいは高速または大電流を要するパッドのみを電源ライン内側に配置して、
    他のパッドを電源ライン外側に配置することも可能である。 【実施例の効果】本発明の実施例は、上述のとおり構成されているので、パッド・電源ライン間の寄生容量の問題点が解消され、高速動作が可能である。 アナログデジタル混載ICに応用し、パッドの用途に応じて種々の位置にパッドを配置することもできる。

    【図面の簡単な説明】 【図1】従来の半導体ICチップの一部を示す。 【図2】図1の半導体ICチップの部分拡大詳細図である。 【図3】本発明の実施例に従った半導体ICチップの部分拡大詳細図である。 【符号の説明】 40 半導体ICチップ12 チップコア部34 パッド16 電源ライン18 グランドライン35 パッド・チップコア部間接続ライン20 静電保護回路36 パッド・静電保護回路間接続ライン

    ───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F038 BE07 BH04 BH13 CA09 CA10 CD02 DF12 EZ20 5F064 CC01 CC21 DD14 DD42 EE09 EE17 EE52 EE53

    高效检索全球专利

    专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

    我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

    申请试用

    分析报告

    专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

    申请试用

    QQ群二维码
    意见反馈