使用局部选择氧化在绝缘体上形成的体硅和应变硅
专利汇可以提供使用局部选择氧化在绝缘体上形成的体硅和应变硅专利检索，专利查询，专利分析的服务。并且一种形成单晶 半导体 层下掩埋 氧 化区的方法，包括形成氧化速率与具有较快氧化速率的下层不同的 外延 层和通过掩模内的开口氧化这些层的步骤。可以形成多个氧化物隔离的FET。本 发明 减少了源/漏寄生电容和短 沟道 效应，同时通过选择性氧化半导体层隔离FET并消除了FET的浮体效应。，下面是使用局部选择氧化在绝缘体上形成的体硅和应变硅专利的具体信息内容。
1.一种在单晶半导体层的区域下形成掩埋氧化区的方法，包括步骤：
选择单晶硅衬底，
在所述衬底的上表面上形成由Si1-xGex或(Si(1-x)Gex)aC1-a构成的第一外 延层，所述第一外延层具有第一氧化速率，
在所述第一外延层上形成含硅的第二外延层，所述第二外延层具有小 于所述第一氧化速率的第二氧化速率，
在所述第二外延层上形成掩模，
构图所述掩模以在所述掩模内形成掩模开口，以及
通过所述掩模开口氧化所述第二外延层和所述第一外延层，由此在所 述第一和第二外延层内形成氧化区，且所述氧化区的一部分代替了所述第 二外延层下的那部分所述第一外延层。
2.根据权利要求1的方法，特征在于所述氧化步骤继续一段时间形 成所述氧化区，且所述氧化区的所述部分在所述第二外延层下延伸预定距 离。
3.根据权利要求2的方法，特征在于还包括使两个掩模开口分开定 位的步骤，以在所述第二外延层下提供由预定距离隔开的所述氧化区的两 个各自的部分。
4.根据权利要求1的方法，特征在于所述掩模开口中的一个沿路径 延伸形成掩模图形。
5.根据权利要求4的方法，特征在于所述掩模图形选自由矩形、方 形和圆形组成的组中。
6.根据权利要求1的方法，特征在于所述掩模开口使所述掩模形成 为分别对应于有源MOS器件尺寸的多个矩形。
7.根据权利要求6的方法，特征在于所述掩模形成的所述多个矩形 为1μm×1μm以下。
8.根据权利要求6的方法，特征在于所述氧化步骤继续一段时间以 在所述未氧化的第一外延层的所述各矩形的中心内留下有限的面积。
9.根据权利要求8的方法，特征在于还包括在所述第二外延层内形 成源和漏区以限定出所述第一外延层的所述有限面积上两者之间的沟道以 避免FET的浮体效应的步骤。
10.根据权利要求9的方法，特征在于还包括在所述沟道上形成栅介 质和栅电极以便形成所述FET的步骤。
11.根据权利要求8的方法，特征在于还包括在所述氧化区上所述源 和漏区内形成欧姆接触离子注入由此减少寄生结电容的步骤。
12.根据权利要求1的方法，特征在于所述氧化步骤包括在700℃到 800℃温度范围内的湿热氧化。
13.根据权利要求1的方法，特征在于所述氧化步骤包括在650℃到 800℃温度范围内的高压氧化(HIPOX)。
14.根据权利要求1的方法，特征在于还包括除去由所述氧化步骤形 成的部分所述氧化物的步骤。
15.根据权利要求14的方法，特征在于还包括基本上除去由所述氧化 步骤形成的全部所述氧化物的步骤。
16.根据权利要求14的方法，特征在于还包括所述除去步骤后继续所 述氧化步骤的步骤。
17.根据权利要求16的方法，特征在于还包括重复多次所述除去和氧 化步骤的步骤。
18.根据权利要求1的方法，特征在于所述形成掩模的步骤包括形成 氮化硅层的步骤。
19.根据权利要求1的方法，特征在于形成所述第一外延层的所述步 骤包括形成渐变组分的层。
20.根据权利要求19的方法，特征在于形成所述第一外延层的所述步 骤包括形成具有晶格参数大于所述第二层的晶格参数的上表面的层，以提 供所述第二层内的抗拉应变。
21.根据权利要求1的方法，特征在于形成所述第一外延层的所述步 骤包括生长所述第一外延层直到其晶格常数弛豫到大于要形成的所述第二 外延层的晶格常数的步骤，由此在抗拉应变下形成所述第二外延层时具有 高电子和空穴迁移率。
22.根据权利要求1的方法，特征在于所述氧化步骤继续一段时间形 成所述氧化区向下延伸到所述衬底内。
23.根据权利要求1的方法，特征在于还包括用硼掺杂所述第一外延 层的区域以促进氧化速率的步骤。
24.根据权利要求1的方法，特征在于所述第一外延层Ge的组分渐 变以促进氧化速率。
25.一种电子器件形成于其中的结构，包括：
单晶硅衬底，
第一外延层，位于所述衬底的上表面上，由Si1-xGex或(Si(1-x)Gex)aC1-a 构成，
所述第一外延层上含硅的第二单晶层，以及
第一和第二氧化区相互分开，每个所述第一和第二氧化区在所述第二 单晶层下所述第一外延层内延伸。
26.根据权利要求25的结构，特征在于所述第一和第二氧化区形成在 所述第一外延层和所述第二单晶层内。
27.根据权利要求25的结构，特征在于所述第一和第二氧化区在所述 第一外延层内分隔开0.01到0.5μm的范围。
28.根据权利要求25的结构，特征在于所述第一和第二氧化区包围部 分所述第二单晶层。
29.根据权利要求28的结构，特征在于所述第二单晶层的所述包围部 分在它的上表面形成选自矩形、方形和圆形组成的组中的形状。
30.根据权利要求29的结构，特征在于还包括多个所述第二单晶层的 所述包围部分，每个所述第一层的所述包围部分小于1μm×1μm。
31.根据权利要求28的结构，特征在于所述第一和第二氧化区之间的 所述第一外延层在所述第二单晶层的所述包围部分下面并与之接触。
32.根据权利要求25的结构，特征在于所述第一外延层包括Ge的组 分渐变层。
33.根据权利要求25的结构，特征在于所述第一外延层包括硼掺杂。
34.根据权利要求25的结构，特征在于由于所述第一外延层的上表面 的晶格参数，所述第二单晶层处于应力变形。
35.根据权利要求25的结构，特征在于所述第一和第二氧化区延伸穿 过所述第一外延层进入所述衬底。
36.根据权利要求25的结构，特征在于还包括所述第二单晶层内分隔 开的源和漏区，分别向下延伸到所述第一和第二氧化区的上表面，限定出 所述第二单晶层内的沟道。
37.根据权利要求36的结构，特征在于还包括所述沟道上的介质和所 述介质上的栅电极以形成场效应晶体管。
38.根据权利要求37的结构，特征在于还包括与所述源和漏的欧姆接 触，延伸到所述第一和第二氧化区的上表面。
39.根据权利要求37的结构，特征在于所述沟道处于应力变形。
40.根据权利要求37的结构，特征在于所述第一外延层具有对应于所 述第二单晶层内所述沟道晶格应变的Ge的渐变组分。
41.根据权利要求37的结构，特征在于所述第一外延层弛豫。
42.根据权利要求37的结构，特征在于所述第二单晶层与所述第一外 延层相当。
43.根据权利要求37的结构，特征在于还包括分别为n型和p型的 多个所述场效应晶体管。
44.根据权利要求43的结构，特征在于还包括形成互补金属氧化物半 导体(CMOS)电路的互连布线。
技术领域
本发明涉及在绝缘体上或与之邻接形成体或应变的Si/SiGe层区域，特 别涉及局部选择氧化SiGe形成用于器件应用的半导体区下的绝缘区，器件 的应用例如互补金属氧化物半导体(CMOS)场效应晶体管(FET)、调 制掺杂场效应晶体管(MODFET)、动态随机存取存储器(DRAM)、混 合的DRAM和CMOS、静态随机存取存储器(SRAM)、BiCMOS、rf 等。
背景技术
发明内容
本发明的另一目的是提供具有高电子和空穴传输特性的绝缘体上应变 硅结构。
根据本发明，在单晶半导体层的区域下形成掩埋氧化区的方法包括以 下步骤：选择单晶硅衬底，在具有第一氧化速率的衬底上表面上形成不变 或渐变的SiGe的第一外延层。该层可以是应变的或弛豫(relaxed)的SiGe或晶格匹配的SiGeC。然后在具有小于第一氧化速率的第二氧化速率的第 一层上形成含硅的第二外延层，在第二层上形成掩模，构图掩模以在掩模 内形成开口，通过掩模开口氧化第二层和第一层，由此形成具有代替部分 或所有第二层下的第一层的部分的氧化区。
本发明还提供形成FET，它的沟道位于第一层剩余部分之上的第二层 内。
通过使用本发明，可消除绝缘体覆盖整个晶片所导致的“浮体”缺陷， 可有效抑制加工成本，并且本发明的绝缘体上应变硅结构能够获得较高的 电子和空穴传输性能。
当结合附图研究本发明下面的详细说明时，本发明的这些和其它特点、 目的和优点将变得显而易见。
附图说明
图3为示出本发明的一个实施例氧化步骤后沿图2的线3-3截取的剖面 图。
图4为在不同的温度和环境硅的氧化速率与硼浓度的曲线图。
图5为图3示出的实施例的所制备样品的TEM；以及
图6为本发明第二实施例的截面图，示出多个FET。
图7为去除氧化步骤期间形成的氧化物的附加步骤的层结构截面图。
图8为示出氧化的附加步骤的剖面图。
具体实施方式
接下来Si或Si1-YGeY的外延层20形成在外延层16的上表面17上。 外延层20具有不变或渐变的Ge含量Y，其中Y小于X，并且可以为零。 选择层20的组分以便层20具有小于层16的氧化速率的第二氧化速率，并 具有需要的电特性。
接下来，将掩模24形成在层20的上表面21上。掩模24可以是氮化 硅或如慢氧化或抗氧化材料的其它材料或已为氧化物的材料的覆盖层。氮 化硅为优选材料，因为相对于氧化物即二氧化硅可以被选择性地除去。构 图掩模24形成如图2所示的开口26。开口26可以沿路径或图形延伸以形 成图2所示的掩模图形29或多个掩模图形30。掩模图形30可以形成为矩 形、方形和/或圆形。通过开口26的图形也可以形成其它形状。掩模图形 30可以为尺寸为1μm×1μm以下的多个矩形和/或方形。可以选择掩模图 形和尺寸以便接纳完全由氧化物环绕的Si或SiGe的单独区域上的一个器 件，SiGe的剩余部分与衬底14接触或者SiGe完全不与衬底14接触。
接下来，叠层结构12放置在氧化环境中，在某温度下通过开口26氧 化外延层16和20，因此氧化了掩模图形30的周边。根据SiGe中Ge的三 维组分的分布，层16和20中硼的三维掺杂的分布和氧化时间，形成氧化 物33和34如图3所示，氧化物33和34终止于中止层16’内或延伸穿过层 16’并终止在衬底14内。氧化环境可以为水蒸气、氧气和/或盐酸中的湿热 氧化，温度范围从700℃～950℃，优选在700℃到800℃的范围。例如在750 ℃，Si的氧化速率在0.5～1nm/min的范围。具有7％Ge的SiGe氧化速率 约3.5nm/min。具有16％Ge的SiGe氧化速率约5.2nm/min。具有53.5％Ge 的SiGe氧化速率约44nm/min。具有76.6％Ge的SiGe氧化速率约 66nm/min。有关SiGe的氧化速率与温度的函数关系以及用于快速热干和 湿氧化(RTO)的组分的函数关系的更多数据，可以参考U.Konig和J. Hersener的出版物，题目为“Needs of Low Thermal Budget Processing in SiGe Technology”，Solid State Phenomena，卷47-48(1996)17-32页， 由瑞士的Scitec Publications出版。
图3为通过图2所示的开口26氧化掩模29的边缘周围的外延层16和 20后沿图2的线3-3的剖面图。如图3所示，除了掩模图形29以下，外延 层20完全由氧化区33和34消耗。开口26下的外延层16几乎或全部消耗， 并在层20’下层16内横向延伸。形成的氧化物为SirGesO2，其中r和s为0 到2范围内的值，取决于层16内Ge含量与厚度的函数关系和氧化条件。
氧化物33和34在层16内层20’下延伸，其中层16’的氧化速率大于层 20’的氧化速率，层20’的氧化速率由SiGe中Ge的渐变和硼的掺杂分布(如 果存在的话)控制。可以掺杂硼达到1021原子/cc以增强SiGe的氧化。锗 的量提供了氧化速率的相应增加。硼的量提供了如图4所示的氧化速率的 相应增加。在图4中，纵坐标代表氧化速率(埃/min)，横坐标代表硼浓 度(cm-3)。曲线41显示出在700℃氧气中1个大气压力下硅氧化速率与 硼浓度的函数关系。曲线42显示出在600℃氧气和水蒸气中10个大气压力 也称做高压氧化(HIPOX)下硅氧化速率与硼浓度的函数关系。曲线43 显示出在700℃氧气和水蒸气中10个大气压力下硅氧化速率与硼浓度的函 数关系。HIPOX可以发生在含氧的环境中在1到20个大气压力范围内的 压力，通常为12个大气压力。Ge和B的存在提供了氧化速率的累积增加。 由此层16内SiGe中Ge组分的三维分布和层14、16和20中硼浓度的三维 分布提供了作为时间函数的氧化物33和34的周边表面或前缘35和36的 预定分布。箭头37和38示出了在掩模图形29下延伸的氧化物33和34的 各自长度l1和l2。相对于掩模图形29层20’也被氧化，但由于较低的氧化 速率在掩模图形29下延伸少得多。对于Si和SiGe层的氧化，所得氧化材 料的厚度如图3所示增加(没有按比例)。
通过继续与时间成函数关系的一个或多个温度的氧化步骤，可以确定 或控制l1和l2，在层16和20的生长平面内对于不变组分l1和l2相等。同 样可以确定或控制箭头39示出的间距d。间距d允许层20’通过层16’与衬 底14欧姆接触，以控制在层20’内形成的场效应晶体管本体上的电压，由 此可以防止由堆积的电荷造成的浮体效应。一般来说，间距d小于FET的 栅长度。当层20’与衬底14电隔离间距d为零的情况下，氧化物33和34 可以结合在一起。
图5为图3实施例的制备样品的透射电子显微镜(TEM)图。图5的 显示与图3中基本上对应。在图5中，l1和l2约0.17μm。间距d约0.15μm。 掩模图形29的宽度为0.5μm。在图5中，使用了图3中器件的相同参考数 字，并相对于图3引入了相同的材料。
图6为FET52和53的剖面图。在图6中，与图3所示的相同结构元 件使用了相同的参考数字。去除可以为氮化硅的掩模图形29(未显示)。 如二氧化硅的栅介质56可以形成在分别用于晶体管52和53的层20’上。 多晶硅层可以形成在栅介质56上并构图形成分别用于晶体管52和53的栅 电极57。使用栅电极57，可以通过离子注入形成源区60和漏区61，形成 延伸到氧化物32、33和34上表面的欧姆接触注入。在形成自对准欧姆接 触注入之前，在栅电极57的侧壁上形成栅侧壁间隔层(未显示)。由于延 伸到氧化物32、33和34的欧姆接触，与层16’的寄生结电容减少，是由于 除了不存在p-n结，与Si相比氧化物的介质常数低三倍。对于0.13μm的 沟道宽度，源区60和漏区61的寄生结电容小于0.02fF/μm2。通过定出源 区60和漏区61下氧化物32、33和34的位置，随着漏偏压增加，可以防 止耗尽区延伸进入沟道内，短沟道效应减少。FET52可以为n型并且FET53 可以为p型形成CMOS电路。通过在离子注入期间划分出保留用于相反掺 杂剂的其它FET，每个FET源和漏可以用合适的掺杂剂掺杂。CMOS电 路在本领域已公知，其中一个FET的漏区通过引线66连接到另一个FET 的源区形成输出。栅电极通过引线67连接起来形成输入。地和电源电压通 过引线68和69连接到各FET的剩余源和漏。
图7为除了氧化物33和34除去之外与图3所示的结构类似的层叠结 构70的剖面图。通过如用缓冲的HF腐蚀除去氧化物33和34。
除去氧化物33和34之后，露出的层14、16’和20’暴露到氧化环境， 重新开始层16’的氧化，并根据氧化速率氧化较小程度的层14和20’。氧化 物33和34起阻止或降低层16’氧化的作用。由此除去氧化物33和34，加 速了层16’的氧化。
图8为衬底14和层16’和20’进一步氧化为所示的氧化区77和78后层 叠结构74的剖面图。
去除氧化物和在氧化环境中氧化层叠结构的步骤重复多次。形成需要 的结构后，可以使用如硅氧化物的介质填充在除去氧化物形成的空隙中。 可以使用化学机械工艺形成平面的上表面用于进一步的处理以形成有用的 半导体器件。
在图7和8中，与图3的器件对应的结构使用了相同的参考数字。
虽然已介绍和示出了在单晶半导体层的区域下形成掩埋氧化区的工 艺，该半导体层与衬底和亚微米沟道长度的FET结构的欧姆接触应变或弛 豫，用于器件和电路应用例如CMOS、MODFET、DRAM、SRAM、rf、 BiCMOS和混合的DRAM和CMOS，在不脱离仅由附带的权利要求书的 范围限定的本发明的广阔范围，本领域的技术人员显然可以做出修改和变 形。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种角馈式宽带高隔离度双极化天线 | 2020-05-08 | 134 |
| 一种芯片封装结构的制作方法 | 2020-05-08 | 560 |
| 一种治疗坐骨神经痛的中药 | 2020-05-08 | 216 |
| 一种天线单元及MIMO天线和终端 | 2020-05-11 | 722 |
| 茶蒲直接用于饲料中的使用方法 | 2020-05-11 | 643 |
| 一种青蛙饲养方法 | 2020-05-11 | 291 |
| 一种阵列基板和显示面板 | 2020-05-11 | 796 |
| IL−4Rアンタゴニストを投与することによるアトピー性皮膚炎を処置するための方法 | 2020-05-08 | 69 |
| 毒素遺伝子及びその使用方法 | 2020-05-11 | 932 |
| ロバストなAM−PMひずみ自己抑制技術を備えた超小型のマルチバンド送信器 | 2020-05-11 | 328 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
