层叠型陶瓷电子元器件及其制造方法 |
|||||||
| 申请号 | CN201010249806.6 | 申请日 | 2010-08-04 | 公开(公告)号 | CN101998779A | 公开(公告)日 | 2011-03-30 |
| 申请人 | 株式会社村田制作所; | 发明人 | 近川修; 池田哲也; | ||||
| 摘要 | 在多层陶瓷 基板 的表层部形成有包含Ag的导体图案、该Ag在烧成时扩散的情况下，表面上的导体图案之间容易形成Ag的迁移路径，可靠性下降。为获得将要被烧成的未烧成的陶瓷层叠体(12)，将第一陶瓷生坯层(1a)配置于表层部，将第二陶瓷生坯层(2a)配置于内层部，然后进行层叠，所述第一陶瓷生坯层(1a)具有包含Ag的第一导体图案(5)、(7)、(9)，并且含有包含第一玻璃成分的第一陶瓷材料，所述第二陶瓷生坯层(2a)具有包含Ag作为主要成分的第二导体图案(6)、(8)，并且含有包含第二玻璃成分的第二陶瓷材料，且具有与第一陶瓷生坯层(1a)相比在烧成时Ag更容易扩散的组成。将该未 烧结 陶瓷层叠体(12)烧成，获得多层陶瓷基板(14)。 | ||||||
| 权利要求 | 1.一种层叠型陶瓷电子元器件的制造方法，其特征在于，包括： |
||||||
| 说明书全文 | 层叠型陶瓷电子元器件及其制造方法技术领域[0001] 本发明涉及层叠型陶瓷电子元器件及其制造方法，特别涉及用于抑制层叠型陶瓷电子元器件表面上的Ag的迁移(migration)的改良。 背景技术[0002] 作为层叠型陶瓷电子元器件的一例的多层陶瓷基板具有层叠的多个陶瓷层，通常在表面和内部形成有导体图案。作为该导体图案，例如有沿陶瓷层的平面方向延伸的面内导体和以沿厚度方向贯穿陶瓷层的方式延伸的层间连接导体(代表性的有过孔导体)。 [0003] 一般来说，在这样的多层陶瓷基板上装载半导体器件或芯片型层叠电容器等表面安装型电子元器件，对这些表面安装型电子元器件彼此进行布线。多层陶瓷基板有时也内置有电容或电感之类的无源元件，通过上述面内导体和层间连接导体来构成这些无源元件或根据需要将各表面安装型电子元器件和内置的无源元件相互连接。 [0004] 作为设置于这样的多层陶瓷基板的导体图案所用的导电材料，广泛采用以Ag为主要成分的导体(Ag类导体)。这是因为Ag类导体的电阻小，并且在用于获得多层陶瓷基板的烧成工序中无需使用中性或还原性气氛，可使用大气之类的氧化性气氛。此外，作为构成多层陶瓷基板所具备的陶瓷层的陶瓷材料，使用的是可在低于Ag类导体的熔点的温度下烧结的所谓低温烧结陶瓷材料，这也被认为是Ag类导体作为导体图案的材料得以普及的一大原因。 [0005] 上述低温烧结陶瓷材料的烧结通常通过如下方法实现：在烧成工序中，因玻璃成分的液相化，作为填料的陶瓷粉末重新排列，进而液相化的玻璃成分流动以填补陶瓷粒子的间隙，从而致密化。这里，上述玻璃成分有时以玻璃粉末的形式预先包含于低温烧结陶瓷材料中，有时也在烧成工序中从低温烧结陶瓷材料中生成。 [0006] 关于多层陶瓷基板中的由Ag类导体形成的导体图案的可靠性，因为多层陶瓷基板的表面存在吸附大气中的水分等现象，容易由此发生迁移，所以与位于多层陶瓷基板的内层部的导体图案相比，位于表面上的导体图案的可靠性一般较低。因此，为防止与水分的直接接触，有时对由Ag类导体形成的导体图案中位于表面上的导体图案实施例如镀Ni/Au等表面处理。 [0007] 但是，Ag例如具有在烧成工序中容易向构成陶瓷层的低温烧结陶瓷材料中所包含的玻璃中扩散的性质。因此，有时会有Ag扩散至烧成后的多层陶瓷基板的表面。此时，因为上述表面处理用的镀膜仅形成于导体图案上，所以扩散至多层陶瓷基板表面的Ag的大部分处于可与大气中的水分接触的状态。 [0008] 因此，有Ag扩散至多层陶瓷基板的表面的情况下，如果其扩散量多，则在表面上的导体图案间容易形成Ag的迁移路径，其结果是，可能难以确保多层陶瓷基板的可靠性。 [0009] 从上述问题是由在导体图案中使用Ag类导体所引起的这一着眼点出发，日本专利特公平3-78798号公报(专利文献1)中，简而言之是为了抑制由表面上的Ag的扩散所引起的迁移的发生，提出了仅在表面上的导体图案中使用Cu类导体的技术方案。 [0010] 根据专利文献1中记载的技术，因为具有由Cu类导体形成的导体图案，所以无法在氧化性气氛中烧成。因此，专利文献1中记载了采用2阶段烧成的技术方案，即：在实施用于获得多层陶瓷基板的烧成工序时，在形成表面上的导体图案之前的阶段中，在中性或氧化性气氛中进行烧成后，在表面上形成由Cu类导体形成的导体图案，然后在中性或还原性气氛中进行烧成。 [0011] 但是，上述方法存在不仅烧成需要时间、而且工序也烦琐的问题。另一方面，虽然也考虑过在形成了由Cu类导体构成的导体图案之后一起进行烧成的方法，但这种情况下，会遇到烧成气氛受到限制而难以调整气氛的问题。 [0012] 专利文献1：日本专利特公平3-78798号公报 发明内容[0013] 于是，本发明的目的在于提供能解决上述问题的多层陶瓷基板之类的层叠型陶瓷电子元器件及其制造方法。 [0014] 本发明首先涉及层叠型陶瓷电子元器件的制造方法。 [0015] 为解决上述技术问题，本发明的层叠型陶瓷电子元器件的制造方法的特征在于，包括：制作未烧结陶瓷层叠体的工序，所述未烧结陶瓷层叠体是将第一陶瓷生坯层和第二陶瓷生坯层层叠而成的层叠体，所述第一陶瓷生坯层具有包含Ag作为主要成分的第一导体图案，并且含有包含第一玻璃成分的第一陶瓷材料，所述第二陶瓷生坯层具有包含Ag作为主要成分的第二导体图案，并且含有包含第二玻璃成分的第二陶瓷材料，且具有与第一陶瓷生坯层相比在烧成时Ag更容易扩散的组成，所述未烧结陶瓷层叠体是在使第一导体图案的至少一部分暴露于表面的同时沿着两主面分别配置第一陶瓷生坯层而得的层叠体；将未烧结陶瓷层叠体烧成，藉此获得层叠型陶瓷电子元器件的工序。 [0016] 本发明的层叠型陶瓷电子元器件的制造方法中，为了使第二陶瓷生坯层与第一陶瓷生坯层相比在烧成时Ag更容易扩散，较好是第一玻璃成分的软化点高于第二玻璃成分的软化点。例如，通过使第一玻璃成分的碱金属氧化物的含有比例小于第二玻璃成分的碱金属氧化物的含有比例，或者使第一玻璃成分的硼氧化物的含有比例小于第二玻璃成分的硼氧化物的含有比例，可使软化点产生如上所述的差异。 [0017] 此外，本发明的层叠型陶瓷电子元器件的制造方法中，较好是第一陶瓷材料和第二陶瓷材料在构成元素方面共通。 [0018] 本发明还涉及可通过上述制造方法制造的层叠型陶瓷电子元器件。 [0019] 本发明的层叠型陶瓷电子元器件的特征在于，包括第一陶瓷层和第二陶瓷层，所述第一陶瓷层具有包含Ag作为主要成分的第一导体图案，并且含有第一玻璃成分，所述第二陶瓷层具有包含Ag作为主要成分的第二导体图案，并且含有第二玻璃成分，在使第一导体图案的至少一部分处于暴露于表面的状态的同时，配置成由第一陶瓷层构成表层部且由第二陶瓷层构成内层部，第一陶瓷层的第一导体图案附近的Ag扩散量少于第二陶瓷层的第二导体图案附近的Ag扩散量。 [0020] 上述“第一导体图案附近”和“第二导体图案附近”中的“附近”是指到大约20～30μm的距离为止的区域。 [0021] 通过本发明，因为第一陶瓷生坯层具有在烧成时Ag比较难以扩散的组成，所以可提高将第一陶瓷生坯层烧成而得的第一陶瓷层表面的耐迁移性。 [0022] 另一方面，因为第二陶瓷生坯层具有在烧成时Ag比较容易扩散的组成，所以可通过Ag的扩散来降低玻璃成分的软化点，其结果是，可提高将第二陶瓷生坯层烧成而得的第二陶瓷层的烧结性。因为第一陶瓷层仅位于层叠型陶瓷电子元器件的表层部，所以如上所述，如果第二陶瓷层的烧结性提高，则可提高层叠型陶瓷电子元器件整体的可靠性和强度。因为水分不易浸入配置有第二陶瓷层的内层部，所以对所述耐迁移性的影响小。 [0023] 综上所述，通过本发明，可在维持层叠型陶瓷电子元器件的耐迁移性的同时实现层叠型陶瓷电子元器件的高可靠性和高强度。此外，在用于获得层叠性陶瓷电子元器件的烧成工序中，可在氧化性气氛中进行烧成。 [0024] 本发明中，如果第一陶瓷材料和第二陶瓷材料在构成元素方面共通，则在烧成时不会在第一陶瓷生坯层和第二陶瓷生坯层之间形成中间生成物，所以可提高烧成后的第一陶瓷层和第二陶瓷层之间的接合强度。附图说明 [0025] 图1是用于说明本发明的一种实施方式中的层叠型陶瓷电子元器件的制造方法、特别是多层陶瓷基板的制造方法的图，是将第一陶瓷生坯1a、第二陶瓷生坯2a以及约束层用生坯10a和11a相互分离表示的剖视图。 [0026] 图2是表示将图1所示的第一陶瓷生坯1a、第二陶瓷生坯2a以及约束层用生坯10a和11a层叠而得的未烧结的复合层叠体13的剖视图。 [0027] 图3是表示将图2所示的复合层叠体13烧成后的状态的剖视图。 [0028] 图4是表示将图3所示的约束层10和11除去后取出的烧结后的多层陶瓷基板14的剖视图。 [0029] 图5是表示在图4所示的多层陶瓷基板14上装载有表面安装型电子元器件15和16的状态的剖视图。 [0030] 符号的说明 [0031] 1a 第一陶瓷生坯(第一陶瓷生坯层) [0032] 2a 第二陶瓷生坯(第二陶瓷生坯层) [0033] 1 第一陶瓷层 [0034] 2 第二陶瓷层 [0035] 5、6层间连接导体(导体图案) [0036] 7～9面内导体(导体图案) [0037] 12 未烧结陶瓷层叠体 [0038] 13 复合层叠体 [0039] 14 多层陶瓷基板(层叠型陶瓷电子元器件) 具体实施方式[0040] 图1至图4是用于说明本发明的一种实施方式中的层叠型陶瓷电子元器件的制造方法的剖视图。这里特别示出了多层陶瓷基板的制造方法。 [0041] 首先，如图1所示，准备将成为第一陶瓷层1(参照图4)的未烧结的第一陶瓷生坯1a，并且准备将成为第二陶瓷层2(参照图4)的未烧结的第二陶瓷生坯2a。第一陶瓷生坯 1a含有包含第一玻璃成分的可低温烧结的第一陶瓷材料，第二陶瓷生坯2a含有包含第二玻璃成分的可低温烧结的第二陶瓷材料 [0043] 上述第一陶瓷材料和第二陶瓷材料较好是在构成元素方面共通。更具体而言，作为第一陶瓷材料和第二陶瓷材料，可使用如下所述得到的材料：将包含0～55重量％的CaO、45～70重量％的SiO2、0～30重量％的Al2O3及0～10重量％的杂质、并且包含相对于100重量份的这些成分为5～20重量份的B2O3的混合物在1200℃以上的温度下熔融以使其玻璃化后，在水中快速冷却，将其粉碎，制成平均粒径为3.0～3.5μm的CaO-SiO2-Al2O3-B2O3类玻璃粉末，将该玻璃粉末和氧化铝粉末混合而得的材料。 [0044] 第一陶瓷材料和第二陶瓷材料中所包含的玻璃成分除了如上所述以玻璃粉末的形式预先包含于陶瓷材料中的情况以外，有时也在烧成工序中从陶瓷材料中生成。 [0045] 烧成时，与第一陶瓷生坯1a相比，第二陶瓷生坯2a中更容易发生Ag的扩散。为满足上述条件，有多种方法，例如可使第二陶瓷生坯2a所包含的第二玻璃成分的软化点低于第一陶瓷生坯1a所包含的第一玻璃成分的软化点。为此，可如下所述调整玻璃成分的组成比。 [0046] 即，玻璃成分包含碱金属氧化物的情况下，使第一玻璃成分的碱金属氧化物的含有比例小于第二玻璃成分的碱金属氧化物的含有比例。此外，玻璃成分包含硼氧化物的情况下，使第一玻璃成分的硼氧化物的含有比例小于第二玻璃成分的硼氧化物的含有比例。 [0047] 作为一例，如果使所述CaO-SiO2-Al2O3-B2O3类玻璃中的B2O3量增多，则玻璃的软化点降低，容易发生Ag扩散，因此使构成第二玻璃成分的玻璃中的B2O3量多于构成第一玻璃成分的玻璃中的B2O3量。 [0050] 此外，通过在陶瓷生坯1a和2a上分别印刷导电性糊料，从而形成未烧结的面内导体7和8。图示的实施方式中，在后述的约束层用生坯11a上也形成有面内导体9。 [0051] 作为用于形成上述层间连接导体5和6及面内导体7～9的导电性糊料，可使用以Ag为主要成分的糊料。 [0052] 另一方面，同样如图1所示，准备将成为约束层10和11(参照图2)的约束层用生坯10a和11a。这些约束层用生坯10a和11a在上述陶瓷生坯1a所包含的第一陶瓷材料和上述陶瓷生坯2a所包含的第二陶瓷材料烧结的温度、以及未烧结的层间连接导体5和6及未烧结的面内导体7～9烧结的温度下实质上不烧结，例如包含氧化铝粉末之类的难烧结性陶瓷材料。约束层用生坯10a和11a包含氧化铝粉末的情况下，其烧结温度为1500～1600℃，因此在陶瓷生坯1a和2a、层间连接导体5和6及面内导体7～9的烧结温度下实质上不烧结。 [0053] 约束层用生坯10a和11a可通过如下方法得到：通过使上述难烧结性陶瓷粉末分散在由粘合剂、溶剂、增塑剂等构成的媒介物中，从而制成浆料，接着通过刮刀涂布法之类的流延法将所得浆料成形为片状。 [0054] 接着，通过将分别形成有层间连接导体5和6或面内导体7～9等导体图案的多个第一陶瓷生坯1a和第二陶瓷生坯2a层叠，从而制成图2所示的未烧结陶瓷层叠体12。以下的说明中，将层叠后的第一陶瓷生坯1a和第二陶瓷生坯2a分别称作第一陶瓷生坯层 1a和第二陶瓷生坯层2a。 [0055] 该未烧结陶瓷层叠体12中，第一陶瓷生坯层1a被层叠成在层叠方向上夹住第二陶瓷生坯层2a，第一陶瓷生坯层1a沿着未烧结陶瓷层叠体12的两主面分别配置。 [0056] 此外，约束层用陶瓷生坯10a和11a被层叠成在层叠方向上夹住未烧结陶瓷层叠体12。以下的说明中，对于这些层叠后的约束层用生坯10a和11a的参照符号分别改为“10”和“11”，称作约束层10和11。在层叠状态下，约束层10和11与第一陶瓷生坯层1a相接。 [0057] 约束层10和11也可以不以生坯10a和11a的形式赋予，而是以通过厚膜印刷法形成的厚膜印刷层的形式赋予。同样地，上述第一陶瓷生坯层1a和第二陶瓷生坯层2a也可以通过厚膜印刷法形成的厚膜印刷层的形式赋予。 [0058] 采用等静压机或使用模具的单轴压机对如上所述得到的具备约束层10和11的未烧结陶瓷层叠体12加压，藉此得到复合层叠体13。 [0059] 图2所示的未烧结陶瓷层叠体12处于用于获得多个多层陶瓷基板的集合基板的状态时，为使随后实施的分割工序容易进行，在获得复合层叠体13后，在上述加压工序之前或之后实施形成距未烧结陶瓷层叠体12的至少一方的主面的距离为厚度的20％左右的槽的工序。 [0060] 图2所示的未烧结陶瓷层叠体12的状态下，设置成与第一陶瓷生坯层1a相接的层间连接导体5及面内导体7和9成为第一陶瓷生坯层1a所具有的第一导体图案，除此之外的设置成与第二陶瓷生坯层2a相接的层间连接导体6及面内导体8成为第二陶瓷生坯层2a所具有的第二导体图案。 [0061] 接着，将复合层叠体13在大气中于第一陶瓷生坯层1a所包含的第一陶瓷材料和第二陶瓷生坯层2a所包含的第二陶瓷材料烧结的温度、例如1050℃以下、较好为800～1000℃的温度下烧成。 [0062] 上述烧成工序的结果是，复合层叠体13中，约束层10和11实质上未烧结，而未烧结陶瓷层叠体12烧结，如图3所示，在约束层10和11之间得到烧结后的陶瓷层叠体、即多层陶瓷基板14。 [0063] 若将图2和图3进行对比，则可知烧结后的多层陶瓷基板14与烧成前的未烧结陶瓷层叠体12相比，通过约束层10和11的作用，平面方向的收缩被抑制。 [0064] 另一方面，关于厚度方向，图2示出了未烧结陶瓷层叠体12的厚度T1，图3示出了烧结后的多层陶瓷基板14的厚度T2，T2＜T1，烧结后的多层陶瓷基板14与烧成前的未烧结陶瓷层叠体12相比在厚度方向上有较大的收缩。 [0065] 如上所述，使第一陶瓷生坯层1a所包含的第一玻璃成分的软化点高于第二陶瓷生坯层2a所包含的第二玻璃成分的软化点，藉此，在烧成时，与第二陶瓷生坯层2a相比，第一陶瓷生坯层1a中更难以发生Ag的扩散。 [0066] 一般来说，玻璃的软化点越低，烧结性越好。如果烧结性提高，则可减少陶瓷材料中的玻璃量，因此有利于提高多层陶瓷基板的可靠性和强度。此外，一般来说，玻璃用量较少者具有可降低原料费用的优点。 [0067] 为降低玻璃软化点，有如上所述增大玻璃成分中的硼氧化物和/或碱金属氧化物的含有比例的方法。但是，该方法存在会使多层陶瓷基板的耐镀敷性下降的问题。 [0068] 上述耐电镀液性的下降和Ag扩散如果都发生于多层陶瓷基板的表层部，则成为较严重的问题，但如果是在多层陶瓷基板的内层部，则不成为问题，甚至应当被评价为具有提高烧结性的优点。此外，关于内层部，如果将其致密地烧成，则可使内层部实质上不发生水分的浸入。因此，即使发生了较严重的Ag扩散，因为不存在作为迁移发生的主要原因的水分，所以无需担心会对可靠性降低造成实质性的影响。 [0069] 由上述探讨可知，如上所述，第一陶瓷生坯层1a在烧成时Ag比较难以扩散，因此可提高多层陶瓷基板14的表面的耐迁移性，并且可将耐镀敷性维持在高水平。 [0070] 另一方面，因为第二陶瓷生坯层2a具有在烧成时Ag比较容易扩散的组成，所以可通过Ag的扩散来降低玻璃成分的软化点，其结果是，可提高将第二陶瓷生坯层2a烧成而得的第二陶瓷层2的烧结性。因为第一陶瓷层1仅位于多层陶瓷基板14的表层部，所以如上所述，如果第二陶瓷层2的烧结性提高，则可提高多层陶瓷基板14整体的可靠性和强度。此外，因为水分不易浸入配置有第二陶瓷层2的内层部，所以如上所述，对耐迁移性几乎没有影响。 [0071] 此外，如上所述，未烧结陶瓷层叠体12中，第一陶瓷生坯层1a所包含的第一陶瓷材料和第二陶瓷生坯层2a所包含的第二陶瓷材料在构成元素方面共通。因此，在上述烧成时不会在第一陶瓷生坯层1a和第二陶瓷生坯层2a之间形成中间生成物，所以可提高烧成后的第一陶瓷层1和第二陶瓷层2之间的接合强度，可使剥离不易发生。 [0074] 如上所述取出的多层陶瓷基板14中，作为构成表层部的第一陶瓷层1的第一导体图案的层间连接导体5及面内导体7和9附近的Ag扩散量少于作为第二陶瓷层2的第二导体图案的层间连接导体6及面内导体8附近的Ag扩散量。 [0075] 接着，对暴露于多层陶瓷基板14表面的面内导体7和9实施镀敷。该镀敷是用于提高后述的表面安装型电子元器件的安装的可靠性的处理，例如可实施镀Ni/Au、镀Ni/Pd/Au、镀Ni/Sn等，作为镀敷方法，可采用电镀和非电解电镀中的任一种。 [0076] 接着，如图5的剖视图所示，在多层陶瓷基板14的上方主面上装载表面安装型电子元器件15和16。一方的表面安装型电子元器件15例如是芯片型电容器，通过焊锡17与位于外表面上的面内导体8电连接。另一方的表面安装型电子元器件16例如是半导体芯片，通过焊锡18与位于外表面上的面内导体8电连接。虽未在图5中示出，但也可根据需要将表面安装型电子元器件15和16树脂密封。 [0077] 如上所述以集合基板的状态制造多层陶瓷基板14时，如上文中所述，较好是在装载了表面安装型电子元器件15和16后实施分割工序。 [0078] 以上结合图示的实施方式对本发明进行了说明，但在本发明的范围内也可以有其它各种实施方式。 [0079] 多层陶瓷基板14中的第一陶瓷层1和第二陶瓷层2各自的层数、尤其是第二陶瓷层2的层数可根据设计需要任意改变。 [0080] 此外，上述实施方式中，采用了使用约束层10和11的所谓无收缩工艺的烧成方法，但也可采用不使用约束层的烧成方法来制造多层陶瓷基板。 [0081] 此外，本发明不限于多层陶瓷基板，也可用于具有其它功能的层叠型陶瓷电子元器件。 [0082] 接着，对为了确认本发明的效果而实施的实验例进行说明。 [0083] 作为第一陶瓷生坯和第二陶瓷生坯，准备了以重量比60∶40的比例包含氧化铝粉末和硼硅酸盐玻璃粉末的陶瓷生坯。这里，构成表层部的第一陶瓷生坯所包含的硼硅酸盐玻璃和构成内层部的第二陶瓷生坯所包含的硼硅酸盐玻璃的各组成比如下表1所示。 [0084] [表1] [0085] [0086] 如表1所示，第二陶瓷生坯所包含的硼硅酸盐玻璃的B2O3量多于第一陶瓷生坯所包含的硼硅酸盐玻璃的B2O3量，因此前者的玻璃的软化点低于后者的玻璃的软化点。 [0087] 此外，在上述第一陶瓷生坯和第二陶瓷生坯上分别用以Ag为主要成分的导电性糊料形成面内导体和层间连接导体，并且在第一陶瓷生坯的朝向外侧的主面上形成有线宽/间距＝100μm/100μm的梳形电极。 [0088] 另外，作为约束层用生坯，准备了包含平均粒径D50为1.0μm的氧化铝粉末且厚度为300μm的生坯。 [0089] 接着，将分别为适当数量的上述第一陶瓷生坯和第二陶瓷生坯层叠，使得第一陶瓷层部分的总厚度为单侧0.015mm，被这些第一陶瓷层部分沿层叠方向夹住的第二陶瓷层部分的总厚度为0.300mm，从而制成未烧结陶瓷层叠体，然后将上述约束层用生坯以沿层叠方向夹住该未烧结陶瓷层叠体的方式层叠并压接，从而得到未烧成的复合层叠体。 [0090] 接着，将上述未烧成的复合层叠体在900℃的温度下烧成，然后通过湿鼓风除去约束层，将本发明的范围内的实施例中的多层陶瓷基板取出。 [0091] 另一方面，作为本发明的范围外的比较用的多层陶瓷基板，制作了仅将上述第一陶瓷生坯层叠而成的多层陶瓷基板(比较例1)及仅将上述第二陶瓷生坯层叠而成的多层陶瓷基板(比较例2)。 [0093] 其结果是，实施例中，获得了致密的烧结体，1000小时的可靠性试验中也无不良现象。与之相对，比较例1中，未获得致密的烧结体。比较例2中，虽获得了致密的烧结体，但在可靠性试验中，因Ag迁移而导致在167小时发生了绝缘损坏。 [0094] 另外，通过基于WDX的绘图分析对实施例中的Ag扩散量进行了评价，结果可确认与表层部的第一陶瓷层部分相比，内层部的第二陶瓷层部分的Ag扩散量更多。 |
||||||
QQ群二维码
意见反馈
意见反馈