具有选择性掺杂间隔的全包围栅极纳米管晶体管

申请号 CN201380063493.7 申请日 2013-08-16 公开(公告)号 CN104969335A 公开(公告)日 2015-10-07
申请人 国际商业机器公司; 发明人 A·D·富兰克林; S·O·科斯瓦塔; J·T·史密斯;
摘要 公开了一种制造 半导体 器件的方法。在衬底上形成 碳 纳米管 。移除衬底部分以在所述 碳纳米管 的一段之下形成凹陷。在所述凹陷中施加掺杂的材料以制造所述半导体器件。该凹陷可位于形成在衬底上的一个或多个 接触 之间,该一个或多个接触由间隙分离。
权利要求

1.一种制造半导体器件的方法,包括:
在衬底上形成纳米管
移除部分衬底以在所述碳纳米管的一段之下形成凹陷;
在所述凹陷中施加掺杂的材料以制造所述半导体器件。
2.如权利要求1的方法,其中所述碳纳米管的该段位于形成在所述碳纳米管上的第一接触与第二接触之间的间隙中。
3.如权利要求2的方法,进一步包括形成对准的第一接触和第二接触以提供所述半导体器件的自对准栅极结构。
4.如权利要求1的方法,其中施加掺杂的材料进一步包括向所述凹陷中暴露的表面施加具有固定电荷密度的间隔材料。
5.如权利要求4的方法,在所述间隙中的衬底部分形成碳纳米管桥,进一步包括用未掺杂的高k电介质材料涂敷所述碳纳米管桥。
6.如权利要求5的方法,其中所述高k电介质材料提供从掺杂的间隔材料到碳纳米管桥的电荷电荷的化学转移。
7.如权利要求1的方法,其中所述掺杂的材料包括二化铪。
8.如权利要求1的方法,其中所述掺杂的材料使所述半导体器件操作为n型半导体。
9.如权利要求1的方法,其中移除所述衬底进一步包括各向异性蚀刻所述衬底。
10.一种制造晶体管的方法,包括:
在衬底上形成碳纳米管;
在所述衬底上形成一个或多个接触以在所述一个或多个接触之间定义间隙;
移除在所述间隙中的衬底部分;
在所述间隙中施加掺杂的材料以制造所述晶体管。
11.如权利要求10的方法,其中移除在所述间隙中的衬底以在所述间隙中形成碳纳米管桥。
12.如权利要求11的方法,其中施加掺杂材料进一步包括向在所述间隙中的暴露表面施加具有固定电荷密度的间隔材料。
13.如权利要求12的方法,进一步包括用未掺杂的高k电介质材料涂敷所述碳纳米管桥。
14.如权利要求13,其中所述高k电介质材料提供从掺杂的间隔材料到碳纳米管桥的电荷的化学转移。
15.如权利要求10的方法,其中所述掺杂的材料包括二氧化铪。
16.如权利要求10的方法,进一步包括形成一个或多个接触以提供所述晶体管的自对准栅极结构。
17.一种制造自对准碳纳米管晶体管的方法,包括:
在衬底上形成碳纳米管;
在所述衬底上形成位于所述碳纳米管上方的源极接触;
在所述衬底上形成位于所述碳纳米管上方的漏极接触,其中所述漏极接触与所述源极接触通过间隙隔开;
移除在所述间隙中的衬底部分,所述间隙位于所述源极接触与所述漏极接触之间;
在所述间隙中施加掺杂的材料以制造所述自对准的碳纳米管晶体管。
18.如权利要求17的方法,其中施加掺杂材料进一步包括向在所述间隙中除碳纳米管表面之外的暴露表面施加具有固定电荷密度的间隔材料。
19.如权利要求18的方法,进一步包括蚀刻所述间隔材料的部分并且向所述间隔区域中暴露的碳纳米管施加施加化学电荷转移掺杂剂
20.如权利要求17的方法,进一步包括用未掺杂的高k电介质材料涂敷位于所述间隙中的所述碳纳米管。
21.一种半导体器件,包括:
位于衬底上的碳纳米管;
在所述衬底的部分中形成的凹陷,所述凹陷位于一段碳纳米管之下;
在所述凹陷中的掺杂的材料。
22.如权利要求21的半导体器件,其中所述该段碳纳米管位于形成在所述碳纳米管之上的第一接触以及第二接触之间的间隙中。
23.如权利要求22的半导体器件,其中所述第一接触和所述第二接触被对准以提供自对准的栅极结构。
24.如权利要求21的半导体器件,其中所述掺杂的材料进一步包括沉积在所述凹陷表面上的具有固定电荷密度的间隔材料。
25.如权利要求24的半导体器件,其中在所述间隙中的衬底部分形成碳纳米管桥,进一步包括配置为涂敷所述碳纳米管桥的未掺杂的高k电介质材料。
26.如权利要求25的半导体器件,其中所述高k电介质材料被配置为提供从掺杂的间隔材料到碳纳米管桥的电荷的化学转移。
27.如权利要求21的半导体器件,其中所述掺杂的材料包括二氧化铪。
28.如权利要求21的半导体器件,其中所述掺杂的材料被配置为使所述半导体器件操作为n型半导体。
29.如权利要求21的半导体器件,其中所述衬底部分被配置为通过各向异性蚀刻移除所述衬底。
30.一种晶体管,包括:
位于衬底之上的碳纳米管材料;
在所述衬底上形成的一个或多个接触,所述一个或多个接触被配置为定义在所述一个或多个接触之间的间隙;
在所述间隙中被移除的衬底部分;以及
掺杂的材料,位于所述间隙中被移除的部分中。
31.如权利要求30的晶体管,位于所述间隙中的碳纳米管形成碳纳米管桥。
32.如权利要求31的晶体管,其中所述掺杂的材料进一步包括具有固定电荷密度的、沉积在所述间隙中裸露表面的间隔材料。
33.如权利要求32的晶体管,进一步包括配置为涂敷所述碳纳米管桥的未掺杂的高k电介质材料。
34.如权利要求33的晶体管,其中所述高k电介质材料提供从所述掺杂的间隔材料到所述碳纳米管桥的化学电荷转移。
35.根据权利要求30的晶体管,其中所述掺杂的材料包括二氧化铪。
36.根据权利要求30的晶体管,进一步包括形成一个或多个接触以提供所述晶体管的自对准栅极结构。
37.一种自对准的碳纳米管晶体管,包括:
位于衬底之上的碳纳米管;
在所述衬底上的位于所述碳纳米管上方的源极接触;
在所述衬底上的位于所述碳纳米管上方的漏极接触,其中所述漏极接触与所述源极接触通过间隙隔开;
通过移除在所述间隙中的衬底部分形成凹陷,所述间隙位于所述源极接触与所述漏极接触之间;
位于所述间隙中的掺杂的材料。
38.如权利要求37的自对准的碳纳米管晶体管,其中所述掺杂的材料进一步包括间隔材料,所述间隔材料具有沉积在除了碳纳米管的凹陷的裸露表面上的掺杂剂。
39.如权利要求38的自对准的碳纳米管晶体管,进一步包括蚀刻所述间隔材料的部分并且向所述间隔区域中的暴露碳纳米管施加化学电荷转移掺杂剂。
40.如权利要求37的自对准的碳纳米管晶体管,进一步包括未掺杂的高k电介质材料,被配置为涂敷位于所述间隙中的所述碳纳米管。

说明书全文

具有选择性掺杂间隔的全包围栅极纳米管晶体管

技术领域

[0001] 本公开涉及半导体器件,特别是碳纳米管晶体管以及制造碳纳米管晶体管的方法。

背景技术

[0002] 碳纳米管场效应晶体管(CNT FETs)通过缩放至亚10纳米(nm)机制的沟道长度能够提供电压性能。在高度集成数字应用中的CNTFETs中采用自对准栅极结构。当为该种数字应用考虑CNT FETs时,能够获得尽可能低的用于在开关状态间切换的电压是有用的。操作电压的降低能够改善用于该种应用的CNT FET的质量及适用性。
发明内容
[0003] 根据一个实施例,制造半导体器件的方法包括:在衬底上形成碳纳米管;移除衬底部分以在所述碳纳米管的一段之下形成凹陷;在所述凹陷中施加掺杂的材料以制造所述半导体器件。
[0004] 根据另一个实施例,一种制造晶体管的方法,包括:在衬底上形成碳纳米管材料;在所述衬底上形成一个或多个接触以在所述一个或多个接触之间定义间隙;移除在所述间隙中的衬底部分;在所述间隙中施加掺杂的材料以制造所述晶体管。
[0005] 根据另一个实施例,一种制造自对准碳纳米管晶体管的方法,包括:在衬底上形成碳纳米管;在所述衬底上形成位于所述碳纳米管上方的源极接触;在所述衬底上形成位于所述碳纳米管上方的漏极接触,其中所述漏极接触与所述源极接触通过间隙隔开;移除在所述间隙中的衬底部分,所述间隙位于所述源极接触与所述漏极接触之间;在所述间隙中施加掺杂的材料以制造所述自对准的碳纳米管晶体管。
[0006] 通过本公开中的技术能够实现附加的特征和优势。本公开的其它实施例以及方面在本文中进行了详细的描述,并被当作请求权利的公开的一部分。为了更好的理解本公开的优势和特征,可参看说明书描述以及附图

附图说明

[0007] 在说明书的结尾部分特别指明了所认为的本公开的主题,并在权利要求书部分清楚的对其要求了权利。通过后面结合了附图的详细描述,能够清楚的了解上述特征、其它特征,以及本公开的优势。
[0008] 图1示出在示范性的CNT FET的初始生产阶段在衬底的选定位置放置的碳纳米管;
[0009] 图2示出在第二生产阶段形成在衬底之上的第一接触以及第二接触;
[0010] 图3示出了在衬底的硅层中形成的凹陷;
[0011] 图4示出了沉积间隔材料的涂敷阶段;
[0012] 图5示出高k电介质沉积阶段;
[0013] 图6示出了栅极沉积阶段;
[0014] 图7示出了采用本公开示范性方法制造的示范性的碳纳米管场效应晶体管;
[0015] 图8示出部分金属栅极被移除的碳纳米管场效应晶体管的替代实施例;
[0016] 图9示出说明了本文所公开的CNT FET的示范性的方法的流程图;以及[0017] 图10示出掺杂CNT FET的间隔材料时所具有的在漏极电流与栅极-源极电压关系曲线图上的效果。

具体实施方式

[0018] 图1-6示出了本公开中示范性半导体器件的生产或制造的多个阶段。在一个示范性实施例中,半导体器件是具有掺杂的栅极区域的碳纳米管场效应晶体管(CNT FET)。作为在栅极形成之前沉积源极和漏极接触并对于沉积的源极和漏极接触形成栅极的结果,通过本文公开的示范性的制造CNT FET的方法能够产生自对准的CNT FET。该源极和漏极接触可用作与栅极形成中所使用的蚀刻剂有关的掩模,并且提供定义该栅极区域的至少一个尺寸的各向异性蚀刻(anisotropic etching)。此外,该栅极区域包括在源极和漏极接触之间延伸的碳纳米管桥。在栅极区域沉积间隔材料和/或高k介电质的结构以掺杂该栅极区域。在一个示范性实施例中,只提供了掺杂的间隔材料(spacer material)。该栅极材料可被沉积在栅极区域以周边地围绕该CNT桥。
[0019] 图1示出在示范性的CNT FET的初始生产阶段,在衬底的选定位置放置的碳纳米管102。在这个示范性实施例中,衬底可以是绝缘体上硅(silicon-on-insulator,SOI)晶片,包括位于例如为BOX(掩埋化物)层106(可以包括二氧化硅)的绝缘层的顶部的顶层或硅层104。用作晶体管器件沟道的碳纳米管102沉积在硅层104的表面130上。在多种实施例中,碳纳米管102是半导体材料。
[0020] 图2示出在第二生产阶段形成在硅衬底104之上的第一接触108以及第二接触110。第一接触108和第二接触110两者都可沉积在衬底上以覆盖位于接触和衬底104之间的碳纳米管桥102的部分。可通过选定的距离或间隙分隔该第一接触108以及第二接触
110。可使用不同的用于以选定距离或间隙对准晶体管接触的技术在衬底上形成第一接触
108以及第二接触110。形成第一接触108以及第二接触110的示范性方法可包括使用光刻和剥离技术。替代的,可沉积接触材料的覆盖层并对其选择性的蚀刻。在一个实施例中,碳纳米管被覆盖的部分可以是碳纳米管的轴端。在一个示范性实施例中,第一接触108以及第二接触110中的一个是已完成的CNT FET的源极接触,第一接触108以及第二接触110中的另一个是该已完成的CNT FET的漏极接触。在一个实施例中,第一接触108以及第二接触110中的至少一个包括例如钯(Pd)的导体材料。
[0021] 图3示出了在衬底的硅层104中形成的凹陷112。在不同的实施例中,衬底104的表面130是能够采用湿法蚀刻剂有效蚀刻掉的表面。对于硅层,示范性的表面可是(110)表面,其中(110)表示指示了晶平面或晶表面方向的米勒指数。还示出了垂直于(110)表面的表面132(例如(111)表面)。湿法蚀刻剂通常相当有效的溶解表面130,而表面132通常是耐湿法蚀刻的。硅衬底104沉积在BOX层106上以使得这些表面沿着图3所示的方向定向。示范性的湿法蚀刻剂包括氢氧化(KOH),四甲基氢氧化铵(TMAH)等。在蚀刻过程中,第一接触108以及第二接触110提供蚀刻掩模以保护该接触之下的硅。在湿法蚀刻之前形成接触108和110可让该接触按照接触108和110之间选定的分隔距离定义所生成的晶体管的栅极区域并且产生自对准栅极。因此,湿法蚀刻在接触之间的部分形成了凹陷112。在示范性的实施例中,凹陷112被蚀刻到绝缘层106的表面。此外,由于反应表面130(reactive surface)和抵抗表面132(resistive surface)的方向,衬底层被以各向异性方式(anisotropically)蚀刻。蚀刻该凹陷112产生了从第一接触108延伸至第二接触
110的悬浮的CNT,在本文中还被称为CNT桥或CNT沟道。
[0022] 图4示出了涂敷阶段,在该阶段中沉积间隔材料(spacer material)120。间隔材料沉积在除了碳纳米管之外的暴露表面上,为在随后形成的栅极材料和第一、第二接触108、110之间提供绝缘层。间隔材料120可以是掺杂的电介质材料。一个示范性的间隔材料120可包括二氧化铬(HfO2),或一些包括用于静电掺杂碳纳米管的固定电荷的其它电介质。在一个示范性的实施例中,间隔材料被选择性的掺杂以包括固定电荷,从而提供固定电荷和在栅极区域中相应的电压偏置。固定电荷可包括固定的非零电荷。在另一个实施例中,间隔材料可在碳纳米管处被蚀刻掉以在间隔区域暴露出碳纳米管。然后,可在碳纳米管的位于蚀刻掉的间隔区域中的部分应用化学电荷转移掺杂。通常,在沉积中,间隔材料附着至接触108和110以及衬底104和BOX层106,但不附着至CNT桥。例如,可使用原子层沉积(ALD)或化学气相沉积(CVD)形成间隔。
[0023] 图5示出高k电介质沉积阶段。高k电介质材料122随后被沉积并与暴露的表面(包括暴露的碳纳米管沟道)共形。高k电介质材料122在第一接触108与第二接触110之间的CNT桥102上成核并环状涂敷,由此提供围绕CNT桥的栅极电介质材料。高k材料将栅极金属(参看图6)与碳纳米管桥分隔开。例如,可采用ALD沉积高k电介质材料。
示范性的高k电介质材料可包括HfO2和Al2O3,以及其它材料。在一个示范性的实施例中,高k电介质是无掺杂的。当操作完成的CNTFET时,来自间隔材料120的掺杂电荷(dopant charges)会被转移至在CNT桥处的高k电介质以在该CNT桥处提供电压偏置。
[0024] 图6示出了栅极沉积阶段。一旦沉积了高k电介质材料,就沉积栅极材料。栅极材料可以是金属,例如钯(Pd),钨(W)或其它适合的栅极金属。可采用原子层沉积、溅射技术或其它已知的技术或技术的组合来沉积该栅极金属。沉积之后,栅极金属的一部分被沉积在位于第一接触108和第二接触110之间的包括蚀刻的凹陷112的空间中。因此,栅极全方位的围绕碳纳米管桥,形成全包围栅极晶体管。通过在蚀刻阶段形成悬浮碳纳米管桥而实现全包围栅极的几何结构。全包围栅极几何结构降低了杂散变化(stray change)和/或吸附分子(adsorbed molecules)的影响。
[0025] 在栅极沉积中,所沉积的栅极金属的部分可溢出并在高k电介质表面上驻留,其涂敷第一接触108和第二接触110。在沉积了栅极金属之后,可通过图7所示的化学机械平坦化/抛光(CMP)对栅极溢出金属抛光,以便移除溢出的金属,从而露出第一接触(源极)108、栅极124以及第二接触(漏极)110的顶部表面。
[0026] 图7因此描绘了采用本文所公开的示范性的方法制造的示范性的碳纳米管场效应晶体管。该示范性的CNT FET包括衬底,在其上直接布置有碳纳米管102。第一(源极)接触108和第二(漏极)接触110布置于衬底104之上以便每个接触覆盖位于接触与衬底之间的碳纳米管的部分。通过具有选定距离的间隙将第一接触与第二接触分隔开。在不同的实施例中,该选定的距离可约为30纳米。该碳纳米管102的一部分跨越第一接触108和第二接触110之间的距离以形成碳纳米桥或碳纳米沟道。栅极材料124被沉积在位于第一接触108和第二接触110之间的刻蚀的凹陷内以便环绕碳纳米管桥,从而提供全包围栅极碳纳米管晶体管。由于栅极构成是相对于源极108和漏极110的,所以该晶体管是自对准的。在不同的实施例中,栅极金属延伸至衬底的绝缘层106。此外,碳纳米管桥可被形成于碳纳米管桥和栅极金属之间的高k材料圆周的包围。间隔材料120可在栅极区域和源极及漏极接触之间提供分隔。该间隔可被选择性的掺杂以在栅极区域提供电压偏置。因此,掺杂的CNT FET可被操作为n型半导体。在一个示范性实施例中,源极108、栅极124以及漏极110的表面实质上是共平面的。如图8所示,在一个替代实施例中,一些金属栅极124可被蚀刻掉以便该金属栅极的顶表面140被凹陷至源极108和漏极110所限定的顶表面之下。
使在CNT 102之上的额外的栅极金属凹陷可降低与该栅极有关的寄生电容。
[0027] 在不同的替代实施例中,薄接触层可制造在其沉积之上。该接触可通过低k电介质材料层构成顶部,并在抛光栅极金属溢出的过程中被抛掉。在另一个替代实施例中,间隔材料和高k电介质两者都可包括同样材料,例如二氧化铪(HfO2)。在一个示范性实施例中,掺杂电荷被限制在间隔材料中。
[0028] 图9示出了流程图900,用于说明本文所公开的CNT FET的示范性制造办法。在框901中,在衬底上沉积碳纳米管。在不同的实施例中,碳纳米管是半导体材料。该衬底通常位于绝缘层(BOX层)之上。在框903中,在衬底上形成源极和漏极接触。源极和漏极接触形成于部分碳纳米管之上并通过选定的距离彼此分隔开从而为栅极金属的沉积提供间隙。
在框905中,源极和栅极接触之间的衬底被湿法蚀刻以在源极和漏极接触之间形成凹陷。
湿法蚀刻工艺保留碳纳米管,从而在源极和漏极之间构成了碳纳米管桥。在一个示范性实施例中,衬底被蚀刻到BOX层。在框907中,在除碳纳米管之外的暴露表面上沉积掺杂的间隔材料,从而在栅极和源极、漏极中的每一个之间提供间隔。间隔材料从接触和硅衬底侧面生长以包围碳纳米管的一部分但没有沿着它的长度覆盖碳纳米管。掺杂的间隔材料提供掺杂剂,该掺杂剂基于CNT FET的完成而提供电荷转移。在框909中,在暴露的间隔材料表面和暴露的碳纳米管桥之上沉积高k材料,以环状的覆盖碳纳米管桥。当对栅极施加电压时,高k电介质材料为碳纳米管桥提供电场。从间隔材料转移至高k电介质材料的电荷在碳纳米管桥处提供电压偏置。在框911中,栅极材料被沉积(溅射)到晶体管上以填充衬底中的凹陷和位于源极、漏极接触之间的空间。所沉积的栅极材料构成了全包围了碳纳米管桥的栅极。
[0029] 图10示出掺杂了CNTFET的间隔材料时所具有的在漏极电流(Id)与栅极-源极电压(Vgs)关系曲线图上的效果。该关系对应的CNTFET具有30纳米沟道长度以及所示出的0.5V的源极-漏极电压。曲线1001示出的具有仅向间隔物以0.4/nm的浓度施加掺杂-9剂的CNTFET的关系图。由于Vgs增加,曲线1001的Id从大约10 A的OFF状态电流改变为-5
大约10 A的ON状态电流。曲线1003示出的是具有向间隔材料和在碳纳米管桥处的电介质材料以0.4/nm的浓度施加掺杂剂的CNTFET的关系。由于Vgs增加,曲线1003的Id从大-11 -5
约10 A的OFF状态电流改变为大约10 A的ON状态电流。因此,选择性掺杂间隔仅增加ON电流,并且,与具有掺杂的间隔和电介质的CNTFET相比,具有更小的泄漏电流和更好的切换行为(即,Id的斜率)。
[0030] 本文所用的术语仅是为了描述具体实施方案的目的,而不是意在限制本公开的。如本文所使用的,单数形式"一","一个"和"该"也意图包括复数形式,除非上下文另外明确指出。进一步理解的是,术语"包括",当在本说明书中使用时,指定了所描述的特征、整数、步骤、操作、元件和/或部件,但不排除存在或增加一个以上其它特征、整数、步骤、操作、元件部件和/或它们的组合。
[0031] 下面的权利要求书中相应的结构、材料、动作以及所有功能性装置或步骤的等同物旨在包括任何结构、材料或行为对于结合其它要求的元件执行功能作为特别要求保护。本公开的描述是为了说明和描述的目的,但并非意在穷举或限制为所公开的形式的公开内容。许多修改和变化对本领域的普通技术人员是显而易见而不脱离本公开的范围和精神。
实施例的选择和描述是为了最好地解释本公开内容和实际应用的原理,以及使本领域的技术人员能够理解本公开的具有各种修改的各种实施例作为适合于预期的特定用途的说明。
[0032] 本文中所描绘的流程图仅仅是一个例子。,本文中所描述的图或步骤(或操作)可有多种变化而不会脱离本公开的精神。例如,所述步骤可以以不同的顺序来执行,或者可以添加,删除或修改步骤。所有这些变型被认为是所要求保护的公开内容的一部分。
[0033] 已经描述了本公开的典型实施例,但可以理解是,本领域的技术人员(无论是现在的还是将来的)可以进行各种改进和增强,而仍会落入下面的权利要求书的保护范围之内。这些权利要求应被解释为对首先所描述的公开内容进行了适当的保护。
QQ群二维码
意见反馈