具有掩埋的导电区域的微机电器件及其制造工艺 |
|||||||
| 申请号 | CN201280053446.X | 申请日 | 2012-10-30 | 公开(公告)号 | CN103917482B | 公开(公告)日 | 2017-06-23 |
| 申请人 | 意法半导体股份有限公司; | 发明人 | R·坎佩代利; R·佩祖托; S·洛萨; M·曼托瓦尼; M·阿兹佩提亚乌尔奎亚; | ||||
| 摘要 | 一种由下列各项形成的MEMS器件(17)：本体(2)；空腔(25)，在本体上方延伸；移动和固定结构(18、19)，在空腔上方延伸，并且经由锚固区域(16)物理连接到本体；以及电连接区域(10a、10b、10c)，在本体(2)与锚固区域(16)之间延伸，并且电连接到移动和固定结构。电连接区域(10a、10b、10c)由导电多重层形成，该导电多重层包括第一 半导体 材料层(5)、由半导体材料和过渡金属制成的二元化合物的复合层(6)、和第二半导体材料层(7)。 | ||||||
| 权利要求 | 1.一种MEMS器件，包括： |
||||||
| 说明书全文 | 具有掩埋的导电区域的微机电器件及其制造工艺技术领域[0001] 本发明涉及一种具有掩埋的导电区域的微机电(MEMS)器件及其制造工艺。 背景技术[0004] 通常，正如面向悬浮结构的其它固定结构那样，悬浮结构经由锚固和支撑区域锚固到衬底。这些锚固和支撑区域还实现悬浮或固定结构到器件的其它部分或者外部世界的电连接，以用于它们的电偏置并且读取由移动结构的运动产生的可变电量。 [0005] 在这种情况下，电连接结构由包括导电互连线的掩埋区域形成；该导电互连线在空腔下面延伸，并且由衬底支撑，并且当衬底由半导体材料制成时，通常通过绝缘层与衬底电绝缘。 [0007] 例如，申请人使用的用于生产硅惯性传感器和致动器的一个工艺包括，提供由多晶体硅(polycrystalline silicon)(也称作多晶硅)制成的掩埋的互连线，该互连线被布置在衬底上，被原位掺杂；通常通过等离子增强化学气相沉积(PECVD)来形成牺牲氧化层；并且通过使用外延技术生长厚多晶硅层来形成结构层。 [0008] 这种技术使得能够形成大厚度的悬浮结构，该悬浮结构能够在平行于衬底表面的平面中并且/或者在横向于平面的方向上运动。可实现的大厚度使得将获得广阔的垂直表面，并且从而将获得大的总电容和高的稳健性、灵敏度和可靠性。 [0010] 具体地，为了获得高信噪比，提供具有低电阻的掩埋的互连线是有利的。为此，掺杂沉积的多晶体硅材料是已知的。例如，可以执行使用POCl3的热掺杂步骤或者离子注入。以这种方式，获得0.4-1.5mΩ·cm的数量级的电阻率。然而，离子注入技术相对成本高昂并且不能使得能够获得足够低的电阻率。另一方面，使用POCl3掺杂使得能够获得比注入技术更低的电阻率，但是该电阻率仍不足够低。此外，该技术相对地远不一致，并且更不经常用于具有大于150mm直径的衬底上的工艺。 [0012] 例如，Zhihong L.等人发表的“Study on the application of silicide in surface micromachining”，J.Micromech.Microeng.12(2002),pp.162–167描述了一种用于在MEMS器件中形成经硅化的互连线的技术。具体地，该文章描述了一种自对准的技术，其中多晶硅层被提供、被植入、并且经受退火，金属层(通常是钴)被沉积，并且所得的晶片经受快速热退火(RTA)，从而硅化物仅在存在多晶硅互连线处形成。通过盐酸溶液去除尚未再反应的金属，并且工艺继续进行对于形成器件的固定和移动结构的必要步骤。 [0013] 然而，上文的已知解决方案可以被改进，因为钴金属化物对于用于释放移动结构的盐酸没有足够的抵抗力，并且在生长结构层所具体地必要的高温退化，这就抵消了可能获得的优点。此外，该解决方案不易与现有制造工艺集成。 发明内容[0014] 本发明的目标是提供克服已知技术的缺点的器件和工艺。 [0016] 在实践中，在衬底上、在空腔下面延伸的电连接区域由导电多重层形成，该导电多重层包括第一半导体材料层(诸如，多晶体硅)、由半导体材料和过渡金属制成的二元化合物的复合层(诸如，钨硅化物)、和第二半导体材料层(诸如，多晶体硅)。附图说明 [0017] 为了更好地理解本发明，此处仅仅以非限制性示例的方式，通过引用附图，描述本发明的一些实施例，附图中： [0018] －图1A-图1F是在本方法的第一实施例的中间连续步骤中的由半导体材料制成的晶片的截面图； [0019] －图2A-图2I是在本方法的第二实施例的中间连续步骤中的由半导体材料制成的晶片的截面图； [0020] －图3示出一种MEMS器件的截面图。 具体实施方式[0021] 图1A-图1F指代第一实施例。具体地，图1A示出由半导体材料制成的晶片1，该晶片1包括衬底2(通常由硅制成)，此后已经经历了高温的热氧化。因此，衬底2在它的所有侧上都覆盖了绝缘层3(通常是具有2.6μm厚度的永久性氧化物)。绝缘层3具有减小针对衬底的寄生电容的功能。 [0022] 接下来(图1B)，沉积多重层4。为此，首先在绝缘层3上放置第一对晶体硅层(poly1,5)。可以掺杂或者不掺杂poly1层5，并且该poly1层5具有被包括例如在100nm与300nm之间的厚度。然后通过CVD沉积硅化物层6(例如，钨硅化物)，该硅化物层6厚度被包括例如在100nm与400nm之间。为了沉积硅化物层6，可能使用两个不同的化学处理：在WF6和硅烷(SiH4)之间反应，以及在WF6和二氯甲硅烷(SiH2Cl2)之间反应。具体地，在沉积期间发生的反应为： [0023] WF6+SiH4→WSix+SiF4+H2 [0024] 或者 [0025] WF6+SiH2Cl2→WSix+SiF4+SiCl+HCL+H2 [0026] 最终的化学计量(被定义为在硅原子与钨原子之间的比例)在使用硅烷的情况下为2.2-2.8或更多，并且在使用二氯甲硅烷的情况下为1.3-2.7。 [0028] 然后，沉积第二多晶体硅层(poly2,7)。poly2层7例如是用磷原位掺杂的，并且具有被包括例如在400nm与900nm之间的厚度。可以控制poly2层7的沉积，以便具有预定的粗糙度，如在下文中更详细地描述。 [0029] 接下来(图1C)，通过光刻和蚀刻来限定多重层4，以便形成导电区域10，该导电区域10将形成锚固(anchorage)和互连线。这样形成的导电区域10经由RTP处理，在900℃在N2或N2/O2环境下经受热退火。退化使得在非晶层中沉积的硅化物层6结晶，并且从而达到低电阻率。 [0030] 然后跟随标准工艺步骤，包括：沉积牺牲层11(例如，通过等离子增强化学气相沉积(PECVD)沉积的厚度被包括例如在0.8μm与2μm(通常是1.6μm)之间的氧化物(图1D)；通过牺牲层11形成沟槽12，以便暴露导电区域10的一部分，以及如果必要的话衬底2的一部分(图1E)；并且在外延反应器中生长结构层15，直到获得被包括例如在15μm与40μm之间的厚度(图1F)。结构层15可以被原位地或者用其它传统掺杂技术(POCl3)掺杂，并且形成柱16，该柱16填充沟槽12并且将形成最终MEMS器件的移动和固定结构的锚固和连接部分。 [0031] 然后，执行限定MEMS器件的移动和固定结构的步骤，以便形成(见图3)定子18、转子19、接触柱20、和壁21。限定是以本身已知的方式经由深硅蚀刻获得的，该深硅蚀刻被执行为通过结构层15的整个厚度。然后，工艺继续进行，在接触柱20上方提供接触金属化22，通过蚀刻并去除在移动和固定结构18、19下面的牺牲层11来释放结构，使用气相HF以形成空腔25，并且进一步最终机械加工并且经由导电或绝缘型焊料24键合至封帽23。然后晶片被分割，以获得多个MEMS器件17。在图3的MEMS器件17中，两个导电区域10是可见的，在第一个的位置形成用于定子18的锚定10a，并且在第二个的位置形成用于转子19的锚定10b、以及用于后者的电连接的互连线10c。 [0032] 图2A-图2I示出一个实施例的连续过程，其中导电区域10的侧部被间隙壁(spacer)密封。这种解决方案可以被有益地应用于这样的具体产品，对于该产品横向保护导电区域110不受可能破坏硅化物层6的工艺步骤(例如，在氧气氛中的等离子处理)的影响是有用的。图2A-图2I的实施例包括与图1A-1F相同的一些步骤。因此，相同的部分由相同的附图标记指定，并且相关的详细说明参见上文。 [0033] 细节上(图2A)，如参照图1A描述的，最初包括衬底2的由半导体材料制成的晶片1经受热氧化，以提供绝缘层3。然后(图2B)并且如参照图1B所描述的，沉积包括第一多晶体硅层(ploy1,5)、硅化物层6和第二多晶体硅层(poly2,7)的多重层4。可以使用与上文描述相同的技术和参数来执行这些步骤。 [0034] 接下来(图2C)，poly2层7经受在例如900℃的温度的热氧化，以便在多重层4上形成氧化物层35。 [0035] 然后通过光刻和蚀刻步骤限定多重层4和氧化物层35(图2D)，以便形成类似于图1C的导电层10的导电区域110。这样形成的导电区域110经由RTP处理，在900℃在N2环境下经受快速热退火。 [0036] 接下来(图2E)，保护层36被沉积并且覆盖导电区域110和绝缘层3的顶表面。例如，保护层36可以是通过LPCVD沉积的多晶体硅并且具有约100nm-300nm的厚度。 [0037] 然后保护层36经受回蚀刻(即，经受无掩膜各向异性蚀刻)，这去除其水平部分，并且仅在导电区域110的侧部留下保护区域36a(图2F)。显然，保护区域36a也在导电区域110的不可见侧上延伸，该不可见侧在不由画出的平面横穿的表面上。接下来，也去除氧化层35的剩余部分。 [0038] 然后跟随上述的步骤类似于参照图1D-图1F描述的步骤，该跟随步骤包括：沉积牺牲层11(图2G)；提供沟槽12(图2H)；生长结构层15并且形成柱16(图2I)。最终，限定移动和固定结构，以便形成图3的MEMS器件17。 [0039] 形成电连接导电区域10,110作为由半导体材料、半导体材料和过渡金属的二元化合物、和半导体材料(此处，多晶硅-硅化物-多晶硅)形成的多重层，使得能够实现低电阻率(在完成的器件中低至低于0.03mΩ·cm的值)，在信噪比方面(具体地关于热噪声)性能有显著的进步。所有其他参数保持不变地获得更低电阻的事实，使得器件中的功率消耗减少，正如在当MEMS器件被集成到在低功率下操作并且/或者要求其长寿命的装置中的情况下所具体期望的那样。 [0040] 此外，可以获得的电阻的减少使得互连的尺寸能够减少，并且从而使得器件的尺寸能够随着互连线宽度的减少而减少。 [0041] 顶多晶硅层(poly2层7)的存在使得获得有可调的粗糙度的导电层，该可调的粗糙度仅与poly2层7的性质关联；并且从而消除结构层15的移动部分的粘附，并且保护硅化物层7在MEMS器件在处理流程期间不受化学物理处理的影响，这是因为硅化物层未暴露在对它的大部分表面(排除它的侧部)的蚀刻中。 [0042] 导电区域10,110具有仅取决于poly2层7的特性的粗糙度，可以因此也根据期望的最终粗糙度来控制它的沉积条件。例如，在本申请人进行的测试中，已经有可能获得被包括在12nm与28nm之间的粗糙度Rms的均方根值(例如，Rms＝24nm)，并且被包括在120nm与230nm之间的峰-峰值Zrange(例如，Zrange＝210nm)，因此比得上在在没有硅化物的情况下的标准工艺中可实现的值。这对于获得完成的器件17的良好的抵抗粘附特性的目的而言很重要。 [0043] 可以这样获得的MEMS器件17可以完美地被集成入当前的惯性传感器、陀螺仪和微致动器。 [0045] 例如，衬底2可以由不同于半导体的材料(诸如例如，印刷电路板的材料等)制成。 [0046] 此外，多重层可以由其它材料(例如，不同金属的硅化物)制成，并且/或者可以修改各个步骤的参数。 |
||||||
