用于制造MEMS器件帽的方法和系统 |
|||||||
| 申请号 | CN202280067109.X | 申请日 | 2022-07-29 | 公开(公告)号 | CN118055901A | 公开(公告)日 | 2024-05-17 |
| 申请人 | 应美盛股份有限公司; | 发明人 | 李大成; A·卡斯伯森; | ||||
| 摘要 | 一种器件，包括：衬底，该衬底包括第一支座、第二支座、第三支座、第一腔体、第二腔体、以及接合材料，该接合材料 覆盖 第一支座、第二支座和第三支座的部分。第一腔体被 定位 在第一支座与第二支座之间，并且第二腔体被定位在第二支座与第三支座之间。第一腔体包括由衬底的突出到第一腔体的部分分开的第一腔体区域和第二腔体区域，并且其中与第一腔体区域相关联的深度大于与第二腔体相关联的深度。第一腔体的表面覆盖有 吸气剂 材料。 | ||||||
| 权利要求 | 1.一种方法，包括： |
||||||
| 说明书全文 | 用于制造MEMS器件帽的方法和系统相关申请 [0001] 本申请是非临时申请，并要求于2021年8月4日提交的临时申请号63/229,390的权益和优先权，该临时申请的全部内容以其整体并入本文中。 背景技术[0002] MEMS(“微机电系统”)是一类使用类似半导体的工艺制造并表现出机械特性的器件。例如，MEMS器件可以包括移动或变形的能力。在许多情况下，但并非总是如此，MEMS与电信号交互。MEMS器件可以指代被实现为微机电系统的半导体器件。MEMS器件包括机械元件，并且可以可选地包括电子器件(例如，用于感测的电子器件)。MEMS器件包括但不限于，例如，陀螺仪、加速度计、磁力计、压力传感器等。 [0003] 一些MEMS器件可以通过将MEMS层接合至半导体层来形成，其中MEMS层可以包括帽层和MEMS器件层，并且其中半导体层可以包括感测电极和其他电路系统。总体而言，传感器利用MEMS器件层和帽层的单片集成。不幸的是，MEMS层的单片集成限制了其在将先进半导体技术用于高端传感器应用方面的灵活性。 [0004] 传统上，通过蚀刻工艺在MEMS器件层上创建支座(standoff)。然后，支座用于将两个部件彼此接合并形成一个或多个腔体。不幸的是，通过使用光刻法蚀刻穿过MEMS器件层来形成支座会导致一些问题，诸如在利用支座进行MEMS器件层图案化时的光致抗蚀剂池化问题。 [0005] 许多问题(例如，涉及制造过程的高温、腔体压力的稳定性、静摩擦等)可能会影响传感器的性能。例如，在MEMS层的制造过程中可能会涉及高温。不幸的是，高温可能会引起电极上的突出(称为小丘效应)，从而导致性能降级。某些感测应用可能需要保持腔体压力。不幸的是，由于器件的腔体内部的除气或缓慢吸气(在不存在导致操作中腔体压力漂移较高的活性吸气剂的情况下)，腔体压力可能随时间变得不稳定。MEMS层可以利用诸如凸部挡块(bumpstop)之类的结构来防止MEMS器件层的可移动部件(例如，校验质量)接触和损坏其下方的电路系统。不幸的是，可移动部件可能会粘附到凸部挡块并且无法释放(也称为静摩擦)，从而导致器件出现性能问题。 发明内容 [0006] 因此，出现了以非单片方式创建MEMS层的需要，从而使得MEMS层能够利用更先进的半导体技术来集成。此外，出现了减少各个部件(例如，电极)上的小丘效应、改善静摩擦、稳定腔体压力以及改善MEMS器件层光刻的需要。 [0007] 在一些实施例中，支座被形成在衬底上或帽层上，该帽层在与MEMS器件层分开且远离制造，以便改善MEMS器件层光刻。在一些实施例中，各个部件(例如，电极)可以由具有较高热容量的多晶硅材料形成，以便减少小丘效应，从而改善性能。此外，多晶硅互连可用于利用高热容量连接电极。应当领会的是，在一些非限制性示例中，吸气剂材料可用于稳定腔体压力。在一些实施例中，可以通过在凸部挡块上使用多晶硅层来改善静摩擦。 [0008] 一种方法，包括：在衬底的第一部分、第二部分和第三部分上沉积接合材料，其中第一部分、第二部分和第三部分与第一支座区域、第二支座区域和第三支座区域相关联；在衬底的、暴露的第四部分上方进一步在接合材料上沉积掩模并对掩模图案化，其中经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联；在经图案化的掩模上方沉积光致抗蚀剂掩模并对光致抗蚀剂掩模图案化，以暴露第一腔体区域内的至少两个区域；蚀刻至少两个区域以形成第一腔体；移除光致抗蚀剂掩模的剩余部分以暴露第一腔体区域和第二腔体区域；蚀刻第一腔体区域和第二腔体区域，其中蚀刻第一腔体区域增加第一腔体的深度，并且其中蚀刻第二腔体区域在第二支座区域与第三支座区域之间形成第二腔体，并且其中第一腔体内的第一腔体区域的深度大于第二腔体的深度；沉积吸气剂材料并对吸气剂材料图案化，以覆盖第一腔体的部分；以及移除经图案化的掩模以暴露接合材料。 [0009] 在一些实施例中，掩模包括第一SiN层和第二氧化物层。根据一些实施例，方法进一步包括：在蚀刻之后且在沉积吸气剂材料之前移除氧化物层。在一些非限制性示例中，移除经图案化的掩模包括移除SiN层。应当领会的是，在一些实施例中，接合材料是铝或锗。。在一个非限制性示例中，吸气剂材料包括Ti。根据一些实施例，方法进一步包括：在第三支座区域内形成除气物质，其中除气物质被经图案化的掩模覆盖，直到经图案化的掩模被移除以暴露接合材料。 [0010] 一种方法，包括：在衬底上方沉积掩模；对掩模图案化，其中，经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联，并且其中经图案化的掩模覆盖第一支座区域、第二支座区域和第三支座区域； 蚀刻衬底的暴露部分以在第一腔体区域内形成第一腔体、在第二腔体区域内形成第二腔 体，其中第一腔体的深度与第二腔体的深度相同，并且其中蚀刻进一步形成分别与第一支座区域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座；在经图案化的掩模上方并且进一步在衬底的、未被经图案化的掩模覆盖的部分上方沉积多晶硅层； 在多晶硅层上方沉积吸气剂层；对吸气剂层图案化以覆盖第一腔体内的多晶硅层部分；在第一支座区域、第二支座区域和第三支座区域内的多晶硅层的部分上沉积接合材料；在多晶硅层、接合材料和吸气剂材料上方沉积另一掩模；对另一掩模图案化以暴露第一腔体内的多晶硅层的部分，并且其中经图案化的另一掩模覆盖第一腔体内的经图案化的吸气剂材料；以及蚀刻第一腔体内由经图案化的另一掩模暴露的多晶硅层和衬底的区域，以在第一腔体内形成第一腔体区域和第二腔体区域。 [0011] 在一些实施例中，第一腔体内的第一腔体区域和第二腔体区域的深度大于第二腔体的深度。方法进一步包括：对多晶硅层图案化以暴露覆盖除气物质的经图案化的掩模的部分，其中除气物质被定位在第三支座区域内。在一些实施例中，方法进一步包括：移除覆盖除气物质的经图案化的掩模的部分以暴露除气物质，并且其中移除覆盖除气物质的经图案化的掩模发生于在第一腔体内形成第一腔体区域和第二腔体区域之后。根据一些实施例，对多晶硅层图案化发生在沉积接合材料之前。方法可进一步包括：在经图案化的掩模上方并且进一步在衬底的暴露部分上方沉积氧化物层，其中沉积氧化物层发生在沉积多晶硅层之前，并且其中多晶硅层被沉积在氧化物层上方。根据一些实施例，方法进一步包括：对多晶硅层和氧化物层图案化，其中对多晶硅层和氧化物层图案化发生于在第一腔体内形成第一腔体区域和第二腔体区域之前，并且其中对多晶硅层和氧化物层图案化暴露衬底的、与第一腔体区域和第二腔体区域相关联的部分。应当领会的是，对多晶硅层和氧化物层图案化暴露第二腔体区域内的衬底的部分。在一些实施例中，对多晶硅层和氧化物层图案化暴露覆盖除气物质的经图案化的掩模的部分，其中除气物质被定位在第三支座区域内。在一些实施例中，方法进一步包括：移除覆盖除气物质的经图案化的掩模的部分以暴露除气物质，并且其中移除覆盖除气物质的经图案化的掩模发生于在第一腔体内形成第一腔体区域和第二腔体区域之后。方法还可包括：在第三支座区域内形成除气物质。 [0012] 一种方法，包括：在衬底上方沉积金属间电介质(IMD)层；在IMD层上方形成第一掩模；对第一掩模图案化以形成经图案化的第一掩模，其中，经图案化的第一掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的第一掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联，并且其中经图案化的第一掩模覆盖第一支座区域、第二支座区域和第三支座区域；基于经图案化的第一掩模来蚀刻IMD层的暴露部分，以在第一腔体区域内形成第一腔体并且在第二腔体区域内形成第二腔体，并且进一步形成分别与第一支座区域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座；在经图案化的第一掩模上方并且进一步在IMD层的暴露部分上方形成第二掩模；对第二掩模图案化以形成经图案化的第二掩模，其中经图案化的第二掩模覆盖第一腔体内与第一凸部挡块相关联的区域以及第二腔体内与第二凸部挡块相关联的区域，并且其中经图案化的第二掩模进一步覆盖第一支座区域、第二支座区域和第三支座区域；基于经图案化的第二掩模来蚀刻IMD的暴露部分，以形成第一凸部挡块和第二凸部挡块；移除经图案化的第二掩模；在经图案化的第一掩模上方并且进一步在第一腔体和第二腔体以及第一凸部挡块和第二凸部挡块中沉积多晶硅 层；在多晶硅层上方形成吸气剂材料；对吸气剂材料图案化以覆盖第一腔体内的多晶硅层的部分；对被暴露的多晶硅层图案化，其中对多晶硅层图案化在覆盖第一凸部挡块和第二凸部挡块的同时暴露第一腔体和第二腔体内的IMD层的部分；以及在第一支座、第二支座和第三支座上的多晶硅层上方形成接合材料。 [0013] 应当领会的是，方法可进一步包括：蚀刻第一腔体内的IMD层的一个暴露部分，并且进一步部分地蚀刻穿过衬底。根据一些实施例，对多晶硅层图案化包括暴露定被定位在第三支座区域内的经图案化的第一掩模。在一些实施例中，方法进一步包括：在第三支座区域内形成除气物质，并且其中经图案化的第一掩模覆盖除气物质。应当领会的是，图案化多晶硅层可包括暴露覆盖除气物质的经图案化的第一掩模。在一些实施例中，方法进一步包括：在形成所述接合材料之后移除覆盖除气物质的经图案化的第一掩模。应当领会的是，在一些实施例中，第一掩模包括SiN并且吸气剂材料包括Ti。 [0014] 一种方法，包括：在衬底上方沉积第一金属间电介质(IMD)层；在第一IMD层上方形成第一掩模；对第一掩模图案化以形成经图案化的第一掩模，以覆盖第一IMD层的、与第一腔体区域内的第一凸部挡块相关联的区域以及覆盖第一IMD层的、与第二腔体区域内的第二凸部挡块相关联的区域；基于经图案化的第一掩模来蚀刻第一IMD层的暴露部分，以形成第一凸部挡块和第二凸部挡块；在第一IMD层、第一凸部挡块和第二凸部挡块上方形成多晶硅层；在多晶硅层上方形成吸气剂材料；对吸气剂材料图案化以覆盖多晶硅层在第一腔体区域内的部分；在多晶硅层和经图案化的吸气剂材料上方形成第二掩模；图案化第二掩模以形成经图案化的第二掩模；蚀刻多晶硅层的暴露部分以暴露下方的第一IMD层；在暴露的第一IMD层上方并且进一步在多晶硅层上方沉积第二IMD层；在第二IMD层上方形成钝化层；通过蚀刻穿过钝化层和第二IMD层并到达多晶硅层分别在第一支座区域、第二支座区域和第三支座区域中形成第一过孔、第二过孔和第三过孔，其中第一腔体区域处于第一支座区域与第二支座区域之间，并且其中第二区域处于第二支座区域与第三支座区域之间；填充第一过孔、第二过孔、第三过孔；在第一过孔、第二过孔和第三过孔上方形成接合材料；在第一支座区域、第二支座区域和第三支座区域上方形成第三掩模；基于第三掩模来蚀刻第一腔体区域和第二腔体区域内的第二IMD层上方的钝化层，该第三掩模暴露第二IMD层下方的多晶硅层并且进一步暴露第一IMD层的部分并且形成与第一腔体区域相关联的第一腔体以及与第二腔体区域相关联的第二腔体；以及移除第三掩模以暴露接合材料。 [0015] 在一些实施例中，方法进一步包括：蚀刻第一腔体内的第一IMD层的一个暴露部分，并且进一步部分地蚀刻穿过衬底。根据一些实施例，方法进一步包括：在第三支座区域内形成除气物质，其中除气物质通过蚀刻穿过第二掩模的区域并且部分地穿过第二IMD层并且进一步通过在除气物质上方沉积另一钝化层来形成。根据一些实施例，方法包括：在形成第一腔体和第二腔体之后移除除气物质上方的另一钝化层，其中移除另一钝化层暴露除气物质。在一些实施例中，方法包括：在第一IMD层上方形成多晶硅层之前，蚀刻第一IMD层的一个暴露部分以暴露衬底的部分。应当领会的是，在一个非限制性示例中，形成多晶硅层包括在衬底的暴露部分上形成多晶硅层。应当领会的是，在一些实施例中，第三过孔加衬有衬垫阻挡层。根据一些实施例，吸气剂材料或衬垫阻挡层包括Ti。 [0016] 一种器件，包括：衬底，该衬底包括：第一支座；第二支座；第三支座；第一腔体；第二腔体；以及接合材料，该接合材料覆盖第一支座、第二支座和第三支座的部分，其中，第一腔体被定位在第一支座与第二支座之间，并且其中，第二腔体被定位在第二支座与第三支座之间，其中第一腔体包括由衬底突出到第一腔体的部分分开的第一腔体区域和第二腔体区域，并且其中与第一腔体区域相关联的深度大于与第二腔体相关联的深度；并且其中，第一腔体的表面覆盖有吸气剂材料。 [0017] 在一些实施例中，衬底包括被定位在第三支座区域内的除气物质，其中吸气剂材料被设置在第一腔体内的衬底挤压件的底表面上方，并且其中吸气剂材料不存在于第一腔体内的其余部分中。应当领会的是，在一些实施例中，钝化层覆盖第一、第二和第三支座的部分，并且其中多晶硅层覆盖钝化层，并且其中接合材料覆盖多晶硅层。根据一些实施例，多晶硅层覆盖第一腔体内的衬底挤压件的底表面，并且其中吸气剂材料被设置在覆盖第一腔体内的衬底挤压件的底表面的多晶硅层上方。在一个非限制性示例中，多晶硅层为第二腔体加衬里。应当领会的是，在一些实施例中，钝化层覆盖第一、第二和第三支座的部分，并且其中氧化物层覆盖钝化层，并且其中多晶硅层覆盖氧化物层，并且其中接合材料覆盖多晶硅层，并且其中氧化物层覆盖第二腔体的部分，并且其中多晶硅层覆盖覆盖第二腔体的部分的氧化物层，并且其中氧化物层覆盖第一腔体中向其挤压的衬底的底部部分，并且其中多晶硅层覆盖覆盖衬底向其挤压的部分的氧化物层，并且其中吸气剂材料被设置在向其挤压的衬底的底部部分处的多晶硅层上方。 [0018] 一种器件，包括：衬底；金属间电介质(IMD)层，该IMD层在衬底上方形成，其中，IMD包括：第一支座；第二支座；第三支座；第一腔体；以及第二腔体，其中，钝化层被设置在第一支座、第二支座和第三支座上方，并且其中多晶硅层被设置在钝化层上方，并且其中接合材料被设置在多晶硅层上方，多晶硅层被设置在第一支座、第二支座和第三支座上方，其中，第一腔体被定位在第一支座与第二支座之间，并且其中第二腔体被定位在第二支座与第三支座之间，其中第一腔体包括第一凸部挡块并且其中第一凸部挡块被多晶硅层覆盖，其中第二腔体包括第二凸部挡块并且其中第二凸部挡块覆盖有多晶硅层，其中第一腔体进一步包括被设置在第一腔体的底部处的第一多晶硅层，并且其中第一多晶硅的高度小于第一凸部挡块的高度，并且其中吸气剂材料被设置在第一多晶硅层上方，其中第二腔体进一步包括被设置在第二腔体的底部处的第二多晶硅层，并且其中第二多晶硅层的高度小于第二凸部挡块的高度，并且其中第一腔体的高度与第二腔体的高度基本上相同。 [0019] 应当领会的是，衬底包括被定位在第三支座区域内的除气物质，并且其中除气物质被暴露。 [0020] 在一些实施例中，一种器件，包括：衬底；金属间电介质(IMD)层，该IMD层在衬底上方形成，其中，IMD包括：第一支座；第二支座；第三支座；第一腔体；以及第二腔体，其中，第一支座、第二支座和第三支座各自包括形成在IMD层内的多晶硅层，并且其中钝化层被设置在第一支座、第二支座和第三支座上方，其中过孔被形成在每个支座内，所述过孔将钝化层连接到IMD层内的多晶硅层，并且其中接合材料被设置在钝化层和每个支座的过孔上方，其中，第一腔体被定位在第一支座与第二支座之间，并且其中第二腔体被定位在第二支座与第三支座之间，其中第一腔体包括第一凸部挡块并且其中第一凸部挡块覆盖有多晶硅层，其中第二腔体包括第二凸部挡块并且其中第二凸部挡块覆盖有多晶硅层，其中第一腔体进一步包括被设置在第一腔体的底部处的第一多晶硅层，并且其中第一多晶硅的高度小于第一凸部挡块的高度，并且其中吸气剂材料被设置在第一多晶硅层上方，其中第二腔体进一步包括被设置在第二腔体的底部处的第二多晶硅层，并且其中第二多晶硅的高度小于第二凸部挡块的高度，并且其中第一腔体的高度与第二腔体的高度基本上相同。 [0021] 应当领会的是，在一些实施例中，每个支座内的过孔衬有衬垫阻挡层。根据一些实施例，衬底包括定位在第三支座区域内的除气物质，并且其中除气物质被暴露。 [0023] 图1‑图14A示出了根据本实施例的一方面的用于MEMS器件层的制造工艺。 [0024] 图14B示出了根据本实施例的一个方面的、具有在MEMS器件的背侧上形成的接合焊盘的MEMS器件层。 [0025] 图15和图16示出了根据本实施例的一方面的、形成MEMS层的MEMS器件层至帽层的接合、MEMS层减薄、以及使接合焊盘开放。 [0026] 图17A‑图17D示出了根据本实施例的一方面的用于制造MEMS器件层的方法流。 [0027] 图18‑图36B示出了根据本实施例的另一方面的用于另一MEMS器件层的制造工艺。 [0028] 图37和图38示出了根据本实施例的另一方面的、形成MEMS层的MEMS器件层至帽层的接合、MEMS层减薄、以及使接合焊盘开放。 [0029] 图39示出了根据本实施例的另一方面的用于制造MEMS器件层的另一方法流。 [0030] 图40‑图52示出了根据本实施例的又另一方面的用于MEMS器件层的制造工艺。 [0031] 图53和图54示出了根据本实施例的又另一方面的、形成MEMS层的MEMS器件层至帽层的接合、MEMS层减薄、以及使接合焊盘开放。 [0032] 图55示出了根据本实施例的又另一方面的用于制造MEMS器件层的另一方法流。 [0033] 图56‑图69A示出了根据本实施例的第一方面的用于帽层的制造工艺。 [0034] 图69B‑图69D示出了根据本实施例的第一方面的MEMS器件层至帽层的接合。 [0035] 图70示出了根据本实施例的第一方面的用于制造帽层的方法流。 [0036] 图71‑图83A示出了根据本实施例的第二方面的用于帽层的制造工艺。 [0037] 图83B‑图83D示出了根据本实施例的第二方面的MEMS器件层至帽层的接合。 [0038] 图84示出了根据本实施例的第二方面的用于制造帽层的方法流。 [0039] 图85‑图92A示出了根据本实施例的第三方面的用于帽层的制造工艺。 [0040] 图92B‑图92D示出了根据本实施例的第三方面的MEMS器件层至帽层的接合。 [0041] 图93示出了根据本实施例的第三方面的用于制造帽层的方法流。 [0042] 图94‑图103A示出了根据本实施例的第四方面的用于帽层的制造工艺。 [0043] 图103B‑图103D示出了根据本实施例的第四方面的MEMS器件层至帽层的接合。 [0044] 图104示出了根据本实施例的第四方面的用于制造帽层的方法流。 [0045] 图105‑图110A示出了根据本实施例的第五方面的用于帽层的制造工艺。 [0046] 图110B‑图110D示出了根据本实施例的第五方面的MEMS器件层至帽层的接合。 [0047] 图111‑图120B示出了根据本实施例的第六方面的用于帽层的制造工艺。 [0048] 图120C‑图120E示出了根据本实施例的第六方面的MEMS器件层至帽层的接合。 [0049] 图121A‑图121B示出了根据本实施例的第六方面的用于制造帽层的方法流。 [0050] 图122‑图135A示出了根据本实施例的第七方面的用于帽层的制造工艺。 [0051] 图135B‑图135D示出了根据本实施例的第七方面的MEMS器件层至帽层的接合。 [0052] 图135E‑图136示出了根据本实施例的第七方面的、形成MEMS层的MEMS器件层至帽层的接合、MEMS层减薄、以及使接合焊盘开放。 [0053] 图137A‑图137B示出了根据本实施例的第七方面的用于制造帽层的方法流。 具体实施方式[0054] 在更详细地描述各实施例之前，应当理解，这些实施例不是限制性的，因为此类实施例中的元件可以变化。同样应当理解，本文中描述和/或图示的特定实施例具有这样的元件：可与特定实施例容易地分离并且可选地与若干其他实施例中的任一个实施例组合或替代本文中所描述的若干其他实施例中的任一个实施例中的元件。 [0055] 还应当理解，本文中所使用的术语是出于描述某些概念的目的，并且术语并不旨在是限制性的。除非另有限定，否则本文中所使用的所有技术和科学术语具有与实施例所属领域的技术人员通常理解的相同含义。 [0056] 除非另有指示，否则序数(例如，第一、第二、第三等)用于区分或标识一组元件或步骤中的不同元件或步骤，并且不提供对其实施例中的元件或步骤的序列或数字限制。例如，“第一”、“第二”和“第三”元件或步骤不必按该顺序出现，并且其实施例不必限于三个元件或步骤。还应当理解，除非另有指示，否则诸如“左”、“右”、“前”、“后”、“顶部”、“中部”、“底部”、“旁边”、“前向”、“后向”、“上覆的(overlying)”、“下覆的(underlying)”、“向上”、“向下”之类的任何标签，或诸如“上部”、“下部”、“在……之上”、“在……之下”、“在……下方”、“在……之间”、“在……上方”、“垂直”、“水平”、“近侧”、“远侧”等之类的其他类似术语是为了方便而使用的，并且不旨在暗示例如任何特定的固定位置、定向或方向。相反，此类标签用于反映例如相对位置、定向或方向。还应当理解，单数形式的“一(“a”、“an”)”和“该”包括复数引用，除非上下文另有明确说明。 [0057] 诸如“在……上方”、“上覆的”、“在……之上”、“在……下方”等之类的术语被理解为指代可以直接接触的元件或者可以在其间具有其他元件的元件。例如，两个层可以上覆接触，其中一个层处于另一层上方并且两层物理接触。在另一示例中，两个层可以被一个或多个层分开，其中第一层在第二层上方并且一个或多个中间层在第一层与第二层之间，使得第一层和第二层不物理接触。 [0058] MEMS层可以包括耦合到帽层的MEMS器件层。MEMS器件层通常可以被称为具有可移动结构(例如，检测质量(proof mass)等)的致动器层。耦合到MEMS器件层的帽层可以形成一个或多个腔体以用于容纳陀螺仪、加速度计等的可移动结构。应当领会的是，MEMS层可以被耦合到半导体层(例如，CMOS层)，以形成MEMS器件。 [0059] 本文中描述的实施例以非单片方式对用于MEMS层的制造工艺进行解耦。各实施例在衬底上制造多晶硅电极和/或多晶硅互连层，从而减少小丘效应并且消除创建开槽以解决小丘的需要。此外，各实施例利用多晶硅凸部挡块来减少静摩擦。此外，通过将MEMS器件层形成在衬底上和/或在帽层上来消除MEMS器件层中的支座形成，从而通过减少光致抗蚀剂池化来改善MEMS器件层光刻。应当领会的是，对于MEMS器件层图案化，光致抗蚀剂在具有拓扑的过渡区域中可能更厚(靠近支座区域更厚)，从而导致不同区域之间的均匀性问题，诸如远离支座的图案化与靠近支座区域的图案化完全不同。 [0060] 在一些实施例中，MEMS器件层接合至衬底。包括多晶硅材料的电极被形成，并且具有多晶硅层的凸部挡块被形成，从而减少小丘效应和静摩擦。接合焊盘可被形成在MEMS器件层上。在一些实施例中，吸气剂材料包括钛、钴或锆，并且除气物质包括高密度等离子体氧化物。 [0061] 根据一些实施例，帽层被制造以用于与MEMS器件层接合。在一些实施例中，高密度等离子体氧化物(HDP)沉积在帽层中(例如，在具有高腔体压力的加速度计腔体中)以形成除气物质从而用于阻尼目的，而帽层的某些腔体表面(例如，具有低压的陀螺仪腔体)可以涂覆有吸气剂材料以稳定腔体压力。帽层还可以可选地包括类似于MEMS器件层的多晶硅电极以及利用多晶硅层的凸部挡块。 [0062] 应当领会的是，在一些实施例中，通过消除共晶接合挤压而具有更严格的垂直间隙控制的附加优点。此外，实施例允许MEMS器件层与衬底光刻对准更紧密。此外，MEMS器件层可以在不使用氧化物蚀刻停止层的情况下通过深反应离子蚀刻(DRIE)被释放。应当领会的是，实施例还能够实现衬底与MEMS器件层之间的单侧锚定，从而减小器件大小。 [0063] 现在参考图1‑图14A，示出了根据本实施例的一方面的MEMS器件层的制造工艺。在图1中，提供了衬底110。衬底110可以是p‑硅衬底或n‑硅衬底。出于说明性目的，该制造相对于p‑硅衬底来描述，并且不应被解释为限制实施例的范围。例如，可以使用n‑硅衬底。衬底110将最终形成MEMS器件层的致动器层。 [0064] 现在参考图2，多晶硅层112被沉积在衬底110上方。换句话说，多晶硅层112被沉积在衬底110的第一侧(也称为致动器层)上方。在一个非限制性示例中，多晶硅层112可以覆盖衬底110层的整个表面。在一个非限制性示例中，多晶硅层112可以原位掺杂或者可以在未掺杂的多晶硅被沉积之后进行离子注入。应当领会的是，多晶硅层112提供粗糙度，这有利于改善静摩擦。此外，多晶硅可以形成一个或多个电极，从而减少小丘效应。 [0065] 现在参考图3，金属间电介质(IMD)114层被沉积在多晶硅层112上方。IMD层114可以包括诸如SiO2、SiN等之类的材料。 [0066] 现在参考图4，掩模被沉积在IMD 114层上方并且被图案化，其中IMD 114层的暴露表面与凸部挡块区域相对应。一旦掩模被图案化，IMD 114层就可以被蚀刻以形成凸部挡块116。现在参考图5，在IMD 114层上方的经图案化的掩模在其中该经图案化的掩模的暴露表面与过孔区域相对应的地方形成。在形成经图案化的掩模之后，IMD 114层被蚀刻以形成一个或多个过孔或闭环过孔118。 [0067] 现在参考图6，多晶硅层120被沉积在IMD 114层上方并且在过孔118内。由此，多晶硅层120与多晶硅层112连接。应当领会的是，多晶硅层120可以由与多晶硅层112的材料相同的材料组成。多晶硅填充闭环过孔118可以将IMD 114完全封装在闭环过孔内部，其中可以在稍后的释放步骤中保护IMD免受蒸汽氢氟酸(HF)蚀刻。 [0068] 现在参考图7，经图案化的掩模在多晶硅层120上方形成，并且多晶硅层120的暴露部分被蚀刻。蚀刻多晶硅层120形成经图案化的多晶硅层并且可以暴露下面的IMD 114层。应当领会的是，除了覆盖凸部挡块116的部分之外，多晶硅层120可以是共面的。 [0069] 现在参考图8，IMD 122层被沉积在经图案化的多晶硅层120上方并且进一步被沉积在暴露的IMD 114层上。应当领会的是，出于说明性目的，IMD 122层可以由与IMD 114层的材料相同的材料组成，但不应被解释为限制实施例的范围。一旦IMD 122层被沉积，它就可以经过化学机械抛光(CMP)工艺。在一个替代实施例中，IMD 122层沉积可以是多步骤工艺。例如，一个IMD层可以被沉积，被化学地和机械地平坦化并且在多晶硅层120处停止，之后是沉积钝化层(诸如SiN层)，并且随后沉积另一层IMD层。SiN层可以在稍后的释放步骤中用作针对蒸汽HF蚀刻的蚀刻停止层。 [0070] 经图案化的掩模可以在IMD 122层上方形成，其中IMD 122层的暴露部分(即，未被经图案化的掩模覆盖)与一个或多个过孔相对应。IMD 122层被蚀刻以形成过孔。 [0071] 现在参考图9，多晶硅层124被沉积在IMD 122层上方并且在形成的过孔内。应当领会的是，多晶硅层124可以通过形成经图案化的掩模以及蚀刻多晶硅层124的暴露区域来被图案化。应当领会的是，多晶硅层124是共面的。在一个替代实施例中，IMD 122层中的过孔可以利用Ti/TiN/钨或铜来填充，并且多晶硅层124可以由包括多晶硅和Ti硅化物、AlCu和铜的堆叠的其他材料代替。使用替代材料的益处在于由于降低的薄层电阻而使得布线电阻降低。在后处理步骤中需要考虑热预算。 [0072] 现在参考图10，IMD 126层被沉积在经图案化的多晶硅层124上方，并且进一步被沉积在IMD 122层上。应当领会的是，IMD 126层可以包括与IMD 122层相同的材料。IMD 126层用作用于接合至衬底128的熔接层，衬底128可以是p‑硅衬底或n‑硅衬底，如图11中所图示。 [0073] 现在参考图12，接合层130被沉积在衬底110上方，并且随后通过形成经图案化的掩模以及蚀刻衬底110的暴露区域来被图案化。应当领会的是，衬底110也可以被减薄以用于限定MEMD器件层。接合层130可以包括诸如Ge、AlCu、Al等等之类的材料。例如，Al和Ge可共晶接合在一起。 [0074] 现在参考图13，衬底蚀刻通过在衬底110上形成经图案化的掩模来执行，以便形成一个或多个过孔132。过孔132穿过衬底110并且进一步穿过多晶硅层112并且进一步到达IMD 114层。 [0075] 现在参考图14A，示出了MEMS器件层1400。MEMS器件层通过定时蒸汽氢氟酸(HF)蚀刻来释放。该工艺可以被称为致动器释放。HF蚀刻蚀刻IMD 114层的部分以形成一个或多个腔体。例如，腔体181A和181B形成在多晶硅层112的顶层、IMD 114层的侧壁和包括IMD 122层和多晶硅层124的底部之间。在一些可选实施例中，IMD 114可以通过闭环过孔118被多晶硅层120完全封装。在一些可选实施例中，IMD 122可以包含SiN层。多晶硅层120和/或SiN层可以用作针对蒸汽HF蚀刻的蚀刻停止层。使用横向和/或垂直蚀刻停止层的益处是更受控制的蚀刻工艺(对蚀刻时间不太敏感)。在一个非限制性实例中，抗静摩擦涂层(例如，自组装单层(SAM))可以被施加以改善静摩擦。 [0076] 应当领会的是，多晶硅凸部挡块116A由覆盖有多晶硅层124的IMD 122层形成，从而改善静摩擦。此外，腔体181A和181B的顶部加衬有多晶硅层112，从而当可移动结构由于多晶对多晶接触而与凸部挡块116A接触时也改善了静摩擦。此外，包括多晶硅的一个或多个电极183被形成，从而减少小丘效应。应当领会的是，一个腔体可用于陀螺仪感测，而另一腔体可用于加速度计。应当领会的是，衬底110上的接合层130可以用作接合焊盘185以将MEMS器件层1400连接到其他电路系统(例如，CMOS层)。 [0077] 现在参考图14B，示出了根据本实施例的一个方面的、具有在MEMS器件的背侧上形成的接合焊盘的MEMS器件层。在该实施例中，接合焊盘187可以被形成在衬底128的背侧上，从而减小芯片大小。在该实施例中，过孔189通过将电介质184层沉积在衬底128上、蚀刻穿过电介质184层、衬底128的背面和IMD 126层而形成，用于将接合焊盘187连接到电极，该电极在该示例中包括多晶硅材料。在一个实施例中，所形成的过孔189的内部通过沉积诸如氧化物之类的材料来绝缘。此后，诸如多晶硅、Ti、TiN、Cu等之类的导电层可以加衬在所形成的过孔189的内部。包括导电材料的接合焊盘187被沉积在衬底128的背侧上，并被图案化以覆盖所形成的过孔189。应当领会的是，背侧接合焊盘187可以在MEMS器件层被接合(例如，共晶接合)到帽层之后形成。 [0078] 现在参考图15，示出了MEMS器件层1400至帽层150的接合。帽层150的接合层149可以接合至MEMS器件层上的接合层130，以将它们接合在一起并形成腔体142和144。在示例中，可通过加热接合层149中的锗和接合层130中的铝来形成共晶接合。共晶接合提供了对腔体142和腔体144的气密密封。共晶接合提供了从帽层150到衬底层110的电连接。帽层150可以通过在该区域中沉积HDP而包括除气物质148。除气物质148在具有高腔体压力的加速度计腔体142中可用于阻尼目的。帽层150腔体144的上表面可以加衬有吸气剂材料146(例如Ti、TiN等)，以稳定腔体144的压力，使其适合于陀螺仪测量。 [0079] 现在参考图16，帽层150被减薄并被蚀刻(例如，DRIE)以暴露接合焊盘185。 [0080] 图17A‑图17D示出了根据本实施例的一方面的用于制造MEMS器件层的方法流。参考图17A‑图17B示出了根据本实施例的一方面的用于制造MEMS器件层的第一方法流，而图17C‑图17D示出了根据本实施例的一方面的用于制造MEMS器件层的第二方法流。 [0081] 在步骤1702处，第一多晶硅层被沉积在致动器层的第一侧上方，如参考图1‑图16所描述的。在步骤1704处，第一IMD层被形成在第一多晶硅层上方，如参考图1‑图16所描述的。在步骤1706处，第一IMD层被蚀刻以形成暴露第一多晶硅层的过孔并且进一步形成凸块区域，如参考图1‑图16所描述的。在步骤1708处，第二多晶硅层被沉积在第一IMD层、过孔和凸块区域上方，如参考图1‑图16所描述的。在步骤1710处，第二多晶硅层的部分被蚀刻以暴露第一IMD层的部分并形成经图案化的第二多晶硅层，如参考图1‑图16所描述的。在步骤1712处，第二IMD层被沉积在经图案化的第二多晶硅层上方并且进一步被沉积在第一IMD层的暴露部分上方，如参考图1‑图16所描述的。在步骤1714处，第二IMD层的部分被蚀刻以暴露经图案化的第二多晶硅层的部分并形成经图案化的第二IMD层，如参考图1‑图16所描述的。在步骤1716处，第三多晶硅层被沉积在经图案化的第二IMD层上方并且进一步被沉积在第二多晶硅层的暴露部分上方，如参考图1‑图16所描述的。在步骤1718处，第三多晶硅层被蚀刻以形成经图案化的第三多晶硅层，如参考图1‑图16所描述的。在步骤1720处，第三IMD层被沉积在经图案化的第三多晶硅层上方并且进一步被沉积在第二IMD层的暴露部分上 方，如参考图1‑图16所描述的。在步骤1722处，第三IMD层被熔接到衬底，如参考图1‑图16所描述的。在步骤1724处，接合层被沉积在致动器的第二侧上方，其中第二侧与第一侧相对，如参考图1‑图16所描述的。在步骤1726处，接合层被图案化以形成经图案化的接合层。在步骤1728处，蚀刻图案穿过致动器层、第一多晶硅层并且部分地穿过第一IMD层，如参考图1‑图16所描述的。在步骤1730处，蚀刻穿过第一IMD层以形成腔体并且进一步暴露第二多晶硅层的部分，如参考图1‑图16所描述的。应当领会的是，帽层可以通过DRIE被减薄，并且接合焊盘可以在至少一个腔体外部被图案化并且被开放。 [0082] 现在参考图17C‑图17D，示出了根据本实施例的一个方面的用于制造MEMS器件层的第二方法流。在步骤1732处，致动器层的第一侧被粗糙化，例如，沉积粗糙材料或通过粗糙化工艺。在步骤1734处，第一IMD层被沉积在致动器层的第一侧上方，如参考图1‑图16所描述的。在步骤1736处，在第一IMD层内形成过孔和腔体，如参考图1‑图16所描述的。在步骤1738处，第一多晶硅层被沉积在第一IMD层、过孔和腔体上方，如参考图1‑图16所描述的。在步骤1740处，第一多晶硅层被图案化以暴露第一IMD层的部分并形成经图案化的第一多晶硅层，如参考图1‑图16所描述的。在步骤1742处，第二IMD层被沉积在经图案化的第一多晶硅层上方并且进一步被沉积在第一IMD层的暴露部分上方，如参考图1‑图16所描述的。在步骤1744处，第二IMD层的部分被蚀刻以暴露经图案化的第一多晶硅层的部分并形成经图案化的第二IMD层，如参考图1‑图16所描述的。在步骤1746处，第二多晶硅层被沉积在图案化的第二IMD层的部分上方并且进一步被沉积在第一多晶硅层的暴露部分上方以将第一多晶硅层连接至第二多晶硅层，如参考图1‑图16所描述的。在步骤1748处，第三IMD层被沉积在第二多晶硅层上方并且进一步被沉积在第二IMD层的暴露部分上方，如参考图1‑图16所描述的。在步骤1750处，第三IMD层被熔接到衬底，如参考图1‑图16所描述的。在步骤1752处，接合层被沉积在致动器层的第二侧的部分的上方，其中第二侧与第一侧相对，如参考图1‑图16所描述的。在步骤1754处，图案从第二侧被蚀刻穿过致动器层以部分地蚀刻穿过第一IMD层，如参考图1‑图16所描述的。在步骤1756处，蚀刻穿过第一IMD层以形成腔体并且进一步暴露第二多晶硅层的部分。应当领会的是，帽层可以通过DRIE被减薄，并且接合焊盘可以在至少一个腔体外部被图案化并且被开放。 [0083] 现在参考图18‑图36B，根据本实施例的另一方面的用于另一MEMS器件层的制造工艺。衬底210被提供。衬底210可以是p‑硅衬底或n‑硅衬底。出于说明性目的，该制造相对于p‑硅衬底被描述，并且不应被解释为限制实施例的范围。例如，可以使用n‑硅衬底。 [0084] 现在参考图19，IMD 212层被沉积在衬底210上方，即被沉积在衬底210的第一侧上。IMD层212可以包括诸如SiO2、SiN等材料。现在参考图20，多晶硅层214被沉积在IMD 212层上方并且使用掩模来被图案化。在一个非限制性示例中，多晶硅层214可以被原位掺杂或者可以在未掺杂的多晶硅被沉积之后进行离子注入。此外，多晶硅可以形成一个或多个电极，从而减少小丘效应。 [0085] 现在参考图21，IMD 216层被沉积在经图案化的多晶硅层214上方并且进一步被沉积在暴露的IMD 212层上。IMD 216层可以由与IMD 212层相同的材料组成。一旦IMD 216层被沉积，它就可以经过CMP工艺。在一个可选实施例中，IMD 216层可以被沉积，CMP可以被执行，诸如SiN之类的钝化层可以被沉积，并且另一IMD层可以被沉积在钝化层上方。 [0086] 现在参考图22，经图案化的掩模用于将凸部挡块蚀刻到IMD 216层中。在一个非限制性示例中，经图案化的掩模覆盖IMD 216层上与凸部挡块相关联的凸部挡块区域，这使得IMD 216层的暴露部分能够被蚀刻，从而形成凸部挡块218。在其中钝化层和另一IMD层被沉积的一个替代实施例中，钝化层和另一层IMD被蚀刻。 [0087] 现在参考图23，经图案化的掩模可用于在IMD 216层中蚀刻过孔。例如，掩模可以在IMD 216层上方形成，其中IMD 216层的暴露区域与过孔区域相对应。蚀刻IMD 216层形成过孔。应当领会的是，在一些实施例中，过孔暴露多晶硅层214。现在参考图24，多晶硅层220被沉积在IMD 216层上方并且还沉积在暴露的多晶硅层214上方。多晶硅层220可以包括与多晶硅层214相同的材料。多晶硅层220可以使用经图案化的掩模以与上述类似的方式来被图案化。多晶硅层220变得与多晶硅层214接触。应当领会的是，多晶硅层220提供粗糙度，这有利于改善静摩擦。应当领会的是，多晶硅层220(除了覆盖凸部挡块218的部分之外)是共面的，并且多晶硅层214是共面的。 [0088] 现在参考图25，IMD 222层被沉积在多晶硅层220上方，并且进一步被沉积在IMD 216的暴露区域上。一旦被沉积，IMD 222层就可以经过CMP工艺，并且形成衬底2500。 [0089] 现在参考图26，衬底230被提供。衬底230可以是p‑硅衬底或n‑硅衬底。出于说明性目的，该制造相对于p‑硅衬底被描述，并且不应被解释为限制实施例的范围。例如，可以使用n‑硅衬底。衬底230将最终形成MEMS器件层的致动器层，并且将被接合至衬底2500。掩模(例如，氧化物层232)可以被沉积在衬底230上并且随后被图案化。现在参考图27，衬底230的暴露部分被蚀刻以形成凹部。现在参考图28，多晶硅层234被沉积在氧化物层232以及凹部之上。如上文所描述的，多晶硅层234可以类似于所使用的其他多晶硅层。 [0090] 现在参考图29，多晶硅层234被图案化使得氧化物层232上的多晶硅层234被移除，同时将多晶硅层234维持在凹部区域内。现在参考图30，氧化物层232被移除。 [0091] 现在参考图31，如图25中所图示，衬底230被接合至衬底2500。应当领会的是，衬底2500可以被对齐，以用于与图31的衬底230进行熔接。在一些实施例中，衬底230可以被减薄以限定致动器层。 [0092] 现在参考图32，致动器层通过使用经图案化的掩模形成过孔238来蚀刻，即穿过衬底230穿过IMD 222层到达多晶硅层220。致动器层蚀刻可以使用DRIE工艺来执行。现在参考图33，过孔238利用多晶硅242(类似于上文所描述的其他多晶硅层)来填充，并且衬底经历CMP工艺。 [0093] 现在参考图34，接合层244被沉积在衬底230的第二侧上，并且随后使用经图案化的掩模来图案化。接合层244可以包括诸如Al、Ge、AlCu等等之类的材料。 [0094] 现在参考图35，使用经图案化的掩模从衬底230的第二侧形成过孔246以到达衬底230的第一侧，并且进一步部分地进入IMD 222层中。过孔246用于DRIE工艺中以蚀刻致动器层。 [0095] 现在参考图36A，当致动器层使用定时蒸汽HF蚀刻来释放时，形成MEMS器件层3600。换句话说，根据一些实施例，使用过孔246的蒸汽HF蚀刻移除IMD层222的部分并形成腔体247和248。应当领会的是，每个腔体的顶部可以由致动器层限定，侧壁由IMD 222层限定，并且底部由覆盖有多晶硅层的凸部挡块218限定，从而改善静摩擦。还应当领会的是，在腔体247和248的底部处的多晶硅层可以形成连接到其他多晶硅互连层的电极，从而移除小丘效应。在该所图示的示例中，腔体247的顶部的部分也涂覆有多晶硅层，从而在其变成与多晶硅凸部挡块218接触时改善静摩擦。在一些可选实施例中，IMD 222可以通过IMD 222中的闭环过孔被多晶硅层242完全封装。在一些可选实施例中，IMD 216可以包含SiN层。多晶硅层242和/或SiN层可以用作针对蒸汽HF蚀刻的蚀刻停止层。 [0096] 现在参考图36B，类似于图14B，示出了根据本实施例的一个方面的、具有在MEMS器件的背侧上形成的接合焊盘的MEMS器件层。在该实施例中，接合焊盘187可以形成在衬底210的背侧上，从而减小芯片大小。在该实施例中，过孔189通过将电介质184层沉积在衬底 201上、蚀刻穿过电介质层、衬底210的背面和IMD 212层而形成，用于将接合焊盘187连接到电极，在该示例中，电极包括多晶硅材料。在一个实施例中，通过沉积诸如氧化物之类的材料来绝缘所形成的过孔189的内部。此后，诸如多晶硅、Ti、TiN、Cu等之类的导电层可以加衬在所形成的过孔189的内部。包括导电材料的接合焊盘187被沉积在衬底210的背侧上，并被图案化以覆盖所形成的过孔189。应当领会的是，背侧接合焊盘187可以在MEMS器件层被接合(例如，共晶接合)到帽层之前形成。 [0097] 现在参考图37，示出了MEMS器件层3600至帽层150的接合。帽层150的接合层149可以接合至MEMS器件层上的接合层244，以将它们接合在一起并形成腔体142和144。帽层150可以通过在该区域中沉积HDP而包括除气物质148。除气物质148在具有高腔体压力的加速度计腔体247中可用于阻尼目的。帽层150腔体144的上表面可以加衬有吸气剂材料146(例如Ti、TiN等)，以稳定腔体248压力，使其适合于陀螺仪测量。 [0098] 现在参考图38，帽层150被减薄并被蚀刻(例如，DRIE)以使接合焊盘243开放。 [0099] 图39示出了根据本实施例的另一方面的用于制造MEMS器件层的另一方法流。在步骤3902处，IMD层在衬底上形成，如上文在图18‑图38中所描述的。在步骤3904处，多晶硅层被沉积在IMD层上并被图案化，如上文在图18‑图38中所描述的。在步骤3906处，另一IMD层被沉积在经图案化的多晶硅层上并且进一步被沉积在IMD层上，如上文在图18‑图38中所描述的。在步骤3908处，多个凸部挡块和过孔在另一IMD层内形成，如上文在图18‑图38中所描述的。在步骤3910处，另一多晶硅层被沉积在多个凸部挡块和过孔上方并且进一步被沉积在另一IMD层上，并且另一多晶硅层被图案化，如上文在图18‑图38中所描述的。在步骤3912处，又另一IMD层被沉积在经图案化的多晶硅层上方并且进一步被沉积在另一IMD层上，如上文在图18‑图38中所描述的。在步骤3914处，凹部在另一衬底内形成，并且凹部加衬有多晶硅层，如上文在图18‑图38中所描述的。在步骤3916处，另一衬底被接合至衬底，如上文在图18‑图38中所描述的。在步骤3918处，多个过孔被形成并用多晶硅材料覆盖，如上文在图18‑图38中所描述的。在步骤3920处，接合层被沉积并被图案化以覆盖填充的过孔，如上文在图18‑图38中所描述的。在步骤3922处，多个过孔在另一衬底(致动器层)中形成以到达下面的IMD层，如上文在图18‑图38中所描述的。在步骤3924处，经由HF蚀刻来释放致动器层以在又另一IMD层内形成腔体，如上文在图18‑图38中所描述的。 [0100] 现在参考图40‑图52，示出了根据本实施例的又另一方面的用于MEMS器件层的制造工艺。图40可能是上述图20的延续。在图40中，IMD 216层沉积在经图案化的多晶硅层214上方。IMD 216层可以被蚀刻以形成一个或多个凸部挡块318(此处示出一个)。应当领会的是，经图案化的掩模可以被使用，并且IMD 216层的暴露的部分可以以与上文所描述的类似的方式被蚀刻以便形成凸部挡块318。现在参考图41，形成多个过孔以暴露IMD 216层下方的经图案化的多晶硅层214。应当领会的是，过孔的形成可能与图23中的类似。 [0101] 现在参考图42，多晶硅层320(类似于上述多晶硅层)被沉积在IMD 216层上，并且进一步被沉积在图41的形成的过孔内。类似于上文所描述的上述工艺，多晶硅层320可以被图案化。现在参考图43，类似于上述工艺，IMD 222层(类似于上述其他IMD层)被沉积在经图案化的多晶硅层320上。 [0102] 现在参考图44，经图案化的掩模可以在IMD 222层上方形成，并且IMD 222层的暴露部分可以被蚀刻以暴露下面的多晶硅层320的子集。在一个非限制性示例中，在IMD 222层内形成两个区域，其中第一区域与未来的加速计腔体相对应，并且第二区域与陀螺仪腔体的未来腔体相对应。因此，衬底被形成，该衬底随后将与致动器层接合以形成MEMS器件层。 [0103] 现在参考图45，提供了衬底230，并且氧化物层232被沉积并被图案化，使得衬底230的暴露部分与多晶硅凸部挡块相对应。多晶硅凸部挡块322可以通过在衬底230的暴露部分上沉积多晶硅层并通过随后对多晶硅层图案化来形成。 [0104] 现在参考图46，氧化物层232被图案化。经图案化的氧化物层232可以与MEMS器件层中的腔体(例如，加速度计腔体和陀螺仪腔体)相对应。 [0105] 现在参考图47，衬底230接合(例如，在一个非限制性示例中熔接)至衬底210的IMD 222层。如所图示的，熔接形成分别与加速度计腔体和陀螺仪腔体相对应的腔体324和326。 [0106] 现在参考图48，(使用与上述工艺类似的工艺)形成过孔328以穿过衬底230和IMD 222层以暴露下面的经图案化的多晶硅层320。应当领会的是，在一个非限制性示例中，过孔 328的定位与MEMS器件层至帽层的随后接合的位置相对应并且进一步与接合焊盘位置相对应。 [0107] 现在参考图49，过孔328填充有多晶硅材料。衬底230可以经历CMP工艺。现在参考图50，接合层324可以被沉积在衬底230的第二侧上并且随后被图案化。接合层324可以包括Al、AlCu、Ge、等等。 [0108] 现在参考图51，多个过孔330被形成以用于执行致动器蚀刻以便形成致动器层。过孔330可以使用DRIE工艺来形成，并且到达氧化物层232(氧化物充当蚀刻停止层)。现在参考图52，使用定时蒸汽HF来蚀刻氧化物层232，并且致动器层被释放，并且形成MEMS器件层5200。在一些可选的实施例中，SAM涂层可以被施加到腔体324和326的内部以改善静摩擦。 [0109] 现在参考图53，示出了MEMS器件层5200至帽层150的接合。帽层150的接合层149可以接合至MEMS器件层上的接合层334，以将它们接合在一起并形成腔体324和326。帽层150可以通过在该区域中沉积HDP而包括除气物质148。除气物质148在具有高腔体压力的加速度计腔体324中可用于阻尼目的。帽层150腔体144的上表面可以加衬有吸气剂材料146(例如Ti、TiN等)，以稳定腔体326的压力，使其适合于陀螺仪测量。 [0110] 现在参考图54，帽层150被减薄并被蚀刻(例如，DRIE)以暴露接合焊盘377。 [0111] 图55示出了根据本实施例的又另一方面的用于制造MEMS器件层的另一方法流。在步骤5502处，IMD层被沉积在衬底上方，如上文参考图40‑图54所描述的。在步骤5504处，多个多晶硅层被沉积在IMD层上方，如上文参考图40‑图54所描述的。在步骤5506处，另一层IMD层被沉积在多个多晶硅层上方并且进一步被沉积在IMD层上，如参考图40‑图54所描述的。在步骤5508处，多个凸部挡块和过孔在另一IMD层内形成以暴露多个多晶硅层，如上文参考图40‑图54所描述的。在步骤5510处，另一多晶硅层被沉积在多个凸部挡块和过孔上并且进一步被沉积在另一IMD层，并且另一多晶硅层被图案化，如上文参考图40‑图54中所描述的。在步骤5512处，又另一IMD层被沉积，如上文参考图40‑图54所描述的。在步骤5514处，又另一IMD层被蚀刻以暴露另一多个多晶硅层的子集，如上文参考图40‑图54所描述的。在步骤5516处，氧化层被沉积在另一衬底上方并且被图案化，如上文参考图40‑图54所描述的。在步骤5518处，多晶硅凸部挡块在另一衬底的暴露区域上形成，如上文参考图40‑图54所描述的。在步骤5520处，氧化层进一步被图案化，如上文参考图40‑图54所描述的。在步骤5522处，衬底被接合到另一衬底，如上文参考图40‑图54所描述的。在步骤5524处，多个过孔被形成并填充有多晶硅材料，如上文参考图40‑图54所描述的。在步骤5526处，接合层被沉积在另一衬底的第二侧上并被图案化，如上文参考图40‑图54所描述的。在步骤5528处，多个过孔(与致动器相对应)在另一衬底内形成以到达氧化层，如上文参考图40‑图54所描述的。在步骤5530处，氧化物被移除以释放致动器层，并且MEMS器件层被形成。应当领会的是，MEMS器件层可以被接合至帽层。 [0112] 图56‑图69A示出了根据本实施例的第一方面的用于帽层的制造工艺。现在参考图56，提供了衬底410。衬底410可以是p‑硅衬底或n‑硅衬底。出于说明性目的，该制造相对于p‑硅衬底被描述，并且不应被解释为限制实施例的范围。例如，可以使用n‑硅衬底。 [0113] 现在参考图57，掩模412在衬底410上方形成并被图案化。掩模412用于暴露衬底410内与除气区域相对应的区域。现在参考图58，HDP被沉积到未被经图案化的掩模412覆盖的衬底410中，以便形成除气物质414。诸如HDP之类的除气物质414在例如具有高腔体压力的加速度计腔体142中可用于阻尼目的。HDP可以在沉积之后通过CMP来图案化。现在参考图 59，掩模412被移除，并且接合层416被沉积在衬底410上并且随后使用如上文所描述的经图案化的掩模来图案化。接合层416可以包括Al、AlCu、Ge、等等。 [0114] 现在参考图60，掩模被沉积在衬底410上方，并且进一步沉积在接合层416上。应当领会的是，掩模可以包括多于一个层(例如，钝化层418和氧化物420层)。钝化层418可以包括SiN。现在参考图61，掩模被图案化以覆盖并保护接合层416和除气物质414，接合层416和除气物质414与同支座相关联的支座区域相对应。现在参考图62，光致抗蚀剂层422被沉积并被图案化。衬底410的暴露区域与同一腔体内的第一腔体区域和第二腔体区域相对应。 [0115] 现在参考图63，衬底410的暴露区域被蚀刻以形成被定位在同一腔体内的第一腔体区域424和第二腔体区域426。现在参考图64，光致抗蚀剂422被移除。现在参考图65，衬底 410的暴露区域(即，未被氧化物420层和钝化层418覆盖的区域)被蚀刻。因此，形成了腔体 428。应当领会的是，在一些实施例中，腔体428与加速度计腔体相对应，而位于同一腔体内的第一腔体区域424和第二腔体区域426与陀螺仪腔体区域相对应。现在参考图66，氧化物层420被移除。 [0116] 现在参考图67，吸气剂层430被沉积，从而分别涂覆腔体428的上表面以及进一步涂覆第一腔体区域424和第二腔体区域426的上表面。吸气剂材料可以包括Ti、TiN等，以稳定腔体压力。现在参考图68，吸气剂层430使用光致抗蚀剂掩模来图案化。应当领会的是，在一个可选实施例中，吸气剂层430被沉积，随后进行硬掩模沉积、喷涂光致抗蚀剂涂层、使用吸气剂掩模对光致抗蚀剂图案化、使用光致抗蚀剂掩模对硬掩模图案化、以及蚀刻吸气剂层并随后移除硬掩模。在又另一可选实施例中，使用吸气剂层阴影掩模来沉积吸气剂层430。 [0117] 如所图示的，三个支座被形成，其中每两个支座限定其中的腔体。在一个非限制性示例中，右手侧上的支座与中间支座一起涂覆有接合层并形成第一腔体区域424和第二腔体区域426，而左侧上的支座和中间支座形成腔体428。两个腔体区域的深度可以相同或不同，同时它们由于被吸气剂层430覆盖的衬底410的挤压而分开。换句话说，衬底410的挤压分别限定了第一腔体区域424和第二腔体区域426。 [0118] 现在参考图69A，钝化层418被移除以暴露接合层416和除气物质414。现在参考图69B‑图69D，示出了根据本实施例的第一方面的MEMS器件层(1400、3600和5200)的接合层 334到帽层150的接合层416。在示例中，通过接合层416中的锗和接合层334中的铝来形成共晶接合。 [0119] 图70示出了根据本实施例的第一方面的用于制造帽层的方法流。在步骤7002处，接合材料被沉积在衬底的第一部分、第二部分和第三部分上，其中第一、第二和第三部分与第一支座区域、第二支座区域和第三支座区域相关联，如上文在图56‑图69D中所描述的。在步骤7004处，掩模在衬底的、暴露的第四部分上方并且进一步在接合材料上被沉积并被图案化，其中经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联，如上文在图56‑图69D中所描述的。在步骤7006处，光致抗蚀剂掩模在经图案化的掩模上方被沉积并被图案化，以暴露第一腔体区域内的至少两个区域，如上文在图56‑图69D中所描述的。在步骤7008处，至少两个区域被蚀刻以形成第一腔体，如上文在图56‑图69D中所描述的。在步骤7010处，光致抗蚀剂掩模的剩余部分被移除以暴露第一腔体区域和第二腔体区域，如上文在图56‑图69D中所描述的。在步骤7012处，第一腔体区域和第二腔体区域被蚀刻，其中蚀刻第一腔体区域增加第一腔体的深度，并且其中蚀刻第二腔体区域在第二支座区域与第三支座区域之间形成第二腔体，并且其中第一腔体内的第一腔体区域的深度大于第二腔体的深度，如上文在图56‑图69D中所描述的。在步骤7014处，吸气剂材料被沉积并被图案化以覆盖第一腔体的部分，如上文在图 56‑图69D中所描述的。在步骤7016处，经图案化的掩模被移除以暴露接合材料，如上文在图 56‑图69D中所描述的。 [0120] 如所图示的，在第一帽层实施例中，吸气剂材料在陀螺仪腔体内最大化以稳定腔体压力。 [0121] 图71‑图83A示出了根据本实施例的第二方面的用于帽层的制造工艺。图71与图59相同，并且经历相同的工艺，如上文所描述的。现在参考图72，与上述工艺类似，作为钝化层418的掩模被图案化。由此，钝化层418在随后的制造步骤中保护接合层416和除气物质414免受损坏或降级。现在参考图73，氧化物420被沉积以覆盖钝化层418以及衬底410的暴露区域。现在参考图74，与上述工艺类似，氧化物420层和钝化层418可以与如上文所描述的工艺类似地被图案化。由此，氧化物420层使衬底410的部分暴露，同时保护支座区域(与支座相对应)。现在参考图75，光致抗蚀剂层422被沉积并被图案化，使得其使衬底410的部分暴露。 现在参考图76，衬底410的暴露区域被蚀刻，从而形成分别位于同一腔体内的第一腔体区域 424和第二腔体区域426。现在参考图77，如图78中所图示，移除光致抗蚀剂层422并且蚀刻衬底410的暴露部分。现在参考图79，氧化物层420被移除。现在参考图80，吸气剂层430沉积在衬底410上方并且沉积在钝化层418上。与上述工艺类似，如上文所描述的，吸气剂层430被图案化，如图81中所图示。由此，吸气剂层430覆盖第一腔体区域416和第二腔体区域424。 [0122] 现在参考图82，光致抗蚀剂掩模可用于保护吸气剂层430，并且钝化层418保护接合层416和除气物质414，并且衬底410的暴露部分被蚀刻以形成腔体428。一旦形成腔体428，光致抗蚀剂掩模就被移除。 [0123] 现在参考图83A，钝化层418被移除以暴露除气物质414。现在参考图83A‑图83D，示出了根据本实施例的第二方面的MEMS器件层(1400、3600和5200)至帽层的接合。在示例中，通过接合层416中的锗和接合层334中的铝来形成共晶接合。 [0124] 如所图示的，三个支座被形成，其中每两个支座限定其中的腔体。在一个非限制性示例中，右手侧上的支座与中间支座一起涂覆有接合层并形成第一腔体区域424和第二腔体区域426，而左侧上的支座和中间支座形成腔体428。两个腔体区域的深度可以相同，同时它们通过被吸气剂层430覆盖的衬底410的挤压而分开。换句话说，衬底410的挤压分别限定了第一腔体区域424和第二腔体区域426。 [0125] 图84示出了根据本实施例的第二方面的用于制造帽层的方法流。在步骤8402处，接合材料被沉积在衬底的第一部分、第二部分和第三部分上，其中第一部分、第二部分和第三部分与第一支座区域、第二支座区域和第三支座区域相关联，如上文在图71‑图83A中所描述的。在步骤8404处，掩模在衬底的、暴露的第四部分上方并且进一步在接合材料上形成，如上文在图71‑图83A中所描述的。在步骤8406处，掩模被图案化以形成第一经图案化的掩模，其中经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且其中掩模覆盖被定位在第二支座区域与第三支座区域之间的第二腔体区域并且进一步覆盖接合材料，如上文在图71‑图83A中所描述的。在步骤8408处，氧化物掩模在衬底和掩模上方被沉积并被图案化，以形成衬底的暴露的第二腔体区域，如上文在图71‑图83A中所描述的。在步骤8410处，光致抗蚀剂掩模在经图案化的掩模上方形成并且进一步在衬底的暴露的第二腔体区域上形成，如上文在图71‑图83A中所描述的。在步骤8412处，光致抗蚀剂掩模被图案化以暴露第二腔体区域的截面，如上文在图71‑图83A中所描述的。在步骤8414处，第二腔体区域的截面被蚀刻以形成两个第二腔体，如上文在图71‑图83A中所描述的。在步骤8416处，光致抗蚀剂掩模的剩余部分被移除以暴露第一腔体区域中的衬底的剩余部分，如上文在图71‑图83A中所描述的。在步骤8418处，第一腔体区域以及第一腔体被蚀刻，如上文在图71‑图83A中所描述的。在步骤8420处，第一经图案化的掩模被图案化以形成第二经图案化的掩模，其中第二经图案化的掩模在覆盖第一支座区域、第二支座区域和第三支座区域的同时暴露第二腔体区域的截面，如上文在图71‑图83A中所描述的。在步骤8422处，吸气剂材料被沉积在第一腔体区域中，如上文在图71‑图83A中所描述的。在步骤8424处，衬底的、未被第二经图案化的掩模覆盖的暴露部分被蚀刻，以形成与第一支座区域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座，并且进一步形成被定位在第二支座区域与第三支座区域之间的第二腔体，如上文在图71‑图 83A中所描述的。在步骤8426处，第二经图案化的掩模被移除以暴露接合材料，如上文在图 71‑图83A中所描述的。 [0126] 如所图示的，在第一帽层实施例中，吸气剂材料在陀螺仪腔体内被最大化以稳定腔体压力。 [0127] 图85‑图92A示出了根据本实施例的第三方面的用于帽层的制造工艺。现在参考图85，其是图71的延续。在图85中，光致抗蚀剂层422被沉积在钝化层418上方。现在参考图86，光致抗蚀剂层422被图案化，暴露出衬底410的、与腔体相对应的某些区域。应当领会的是，与可以包括接合层416和除气物质414的支座相关联的支座区域被保护。现在参考图87，衬底410的暴露区域被蚀刻从而形成支座和腔体区域。现在参考图88，光致抗蚀剂层422被移除。现在参考图89，吸气剂层430被沉积在衬底410和钝化层418上方。现在参考图90，吸气剂层430被图案化，从而在陀螺仪腔体中留下经图案化的层430以稳定腔体压力。现在参考图 91，掩模可以被沉积并被图案化以留下衬底410的、分别与第一腔体区域424和第二腔体区域426相对应的部分。衬底410的暴露区域被蚀刻，从而分别形成第一腔体区域424和第二腔体区域426。两个腔体区域的深度可以相同，同时它们由于被吸气剂层430覆盖的衬底410的挤压而分开。换句话说，衬底410的挤压分别限定了第一腔体区域424和第二腔体区域426。 [0128] 现在参考图92A，钝化层418被移除以暴露除气物质414。此外，移除钝化层418暴露可用于将帽层接合到MEMS器件层的接合层416。现在参考图92B‑图92D，示出了根据本实施例的第三方面的MEMS器件层(1400、3600和5200)至帽层的接合。在示例中，通过接合层416中的锗和接合层334中的铝来形成共晶接合。 [0129] 图93示出了根据本实施例的第三方面的用于制造帽层的方法流。在步骤9302处，接合材料被沉积在衬底的第一部分、第二部分和第三部分上，其中第一部分、第二部分和第三部分与第一支座区域、第二支座区域和第三支座区域相关联，如上文在图85‑图92D中所描述的。在步骤9304处，掩模在衬底的、暴露的第四部分上方并且进一步在接合材料上形成，如上文在图85‑图92D中所描述的。在步骤9306处，掩模被图案化，其中经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联，并且其中经图案化的掩模覆盖第一支座区域、第二支座区域和第三支座区域，如上文在图85‑图92D中所描述的。在步骤9308处，衬底的暴露部分被蚀刻以在第一腔体区域内形成第一腔体、在第二腔体区域内形成第二腔体，其中第一腔体的深度与第二腔体的深度相同，并且其中蚀刻进一步形成分别与第一支座区域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座，如上文在图85‑图92D中所描述的。在步骤 9310处，吸气剂材料在经图案化的掩模上方并且进一步在第一腔体区域和第二腔体区域的暴露部分上形成，如上文在图85‑图92D中所描述的。在步骤9312处，吸气剂材料被图案化以覆盖第一腔体的部分，如上文在图85‑图92D中所描述的。在步骤9314处，在第二腔体中衬底的暴露部分上方并且进一步在第一腔体中衬底的暴露部分上方并且进一步在经图案化的 吸气剂材料上方形成光致抗蚀剂掩模，如上文在图85‑图92D中所描述的。在步骤9316处，将光致抗蚀剂掩模图案化以在覆盖经图案化的吸气剂的同时暴露第一腔体区域的部分，如上文在图85‑图92D中所描述的。在步骤9318处，第一腔体区域的暴露部分被蚀刻以形成与第一腔体相关联的第一区域和第二区域，并且其中第一腔体区域和第二腔体区域的深度大于第二腔体的深度，如上文在图85‑图92D中所描述的。在步骤9320处，经图案化的掩模被移除以暴露接合材料，如上文在图85‑图92D中所描述的。 [0130] 如所图示的，吸气剂层图案化以较少的拓扑来实现，并且吸气剂材料面积减小。 [0131] 图94‑图103A示出了根据本实施例的第四方面的用于帽层的制造工艺。现在参考图94，其是图58的延续。掩模412(例如，诸如SiN之类的钝化层)被沉积在衬底410和除气物质414上方。现在参考图95，光致抗蚀剂层422被沉积在掩模412上方。现在参考图96，光致抗蚀剂层422被图案化。经图案化的光致抗蚀剂层422覆盖与同支座相关联的支座区域相对应的区域，该区域可以包括除气物质414，以便保护这些区域免于在随后的制造处理步骤中被损坏或被降级。现在参考图97，衬底410的暴露部分被蚀刻以形成腔体和支座。 [0132] 现在参考图98，光致抗蚀剂层422被移除。现在参考图99，多晶硅层432(类似于如上文所描述的多晶硅材料)被沉积在掩模412上方，并且进一步被沉积在衬底410上方。在沉积多晶硅层432之后，吸气剂层430被沉积在多晶硅层432上方。现在参考图100，吸气剂层430被图案化，使得吸气剂层430被设置在陀螺仪腔体内。 [0133] 现在参考图101，多晶硅层432使用掩模来图案化，以暴露覆盖除气物质414的掩模412。如所图示的，第一腔体区域424和第二腔体区域426分别处于同一腔体内，并且与第一腔体区域424和第二腔体区域426分开的腔体428被形成。 [0134] 现在参考图102，接合层416被沉积并被图案化，如上文所描述的。经图案化的接合层416被定位在支座上和支座区域内。现在参考图103A，使用分别与第一腔体区域424和第二腔体区域426相对应的经图案化的掩模(分别暴露第一腔体区域424和第二腔体区域426)。多晶硅层432和衬底410的、与第一腔体区域424和第二腔体区域426相对应的部分被蚀刻，以增加第一腔体区域424和第二腔体区域426的深度。应当领会的是，第一腔体区域 424和第二腔体区域426的深度可以是相同的，而这两个区域通过覆盖有吸气剂层430的衬底410的挤压而被分开。在蚀刻之后，覆盖除气物质414的掩模412被移除以暴露除气物质 414。 [0135] 图103B‑图103D示出了根据本实施例的第四方面的MEMS器件层(1400、3600和5200)至帽层的接合。 [0136] 图104示出了根据本实施例的第四方面的用于制造帽层的方法流。在步骤10402处，掩模被沉积在衬底上方，如上文在图94‑图103D中所描述的。在步骤10404处，掩模被图案化，其中经图案化的掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区域相关联，并且其中经图案化的掩模覆盖第一支座区域、第二支座区域和第三支座区域，如上文在图94‑图103D中所描述的。在步骤10406处，衬底的暴露部分被蚀刻以在第一腔体区域内形成第一腔体、在第二腔体区域内形成第二腔体，其中第一腔体的深度与第二腔体的深度相同，并且其中蚀刻进一步形成分别与第一支座区 域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座，如上文在图 94‑图103D中所描述的。在步骤10408处，多晶硅层被沉积在经图案化的掩模上方并且进一步被沉积在衬底的、未被经图案化的掩模覆盖的部分上方，如上文在图94‑图103D中所描述的。在步骤10410处，吸气剂层被沉积在多晶硅层上方，如上文在图94‑图103D中所描述的。 在步骤10412处，吸气剂层被图案化以覆盖第一腔体内的多晶硅层的部分，如上文在图94‑图103D中所描述的。在步骤10414处，接合材料被沉积在第一支座区域、第二支座区域和第三支座区域内的多晶硅层的部分上，如上文在图94‑图103D中所描述的。在步骤10416处，另一掩模被沉积在多晶硅层、接合材料以及吸气剂材料上方，如上文在图94‑图103D中所描述的。在步骤10418处，另一掩模被图案化以暴露第一腔体内的多晶硅层的部分，并且其中经图案化的另一掩模覆盖第一腔体内的经图案化的吸气剂材料，如上文在图94‑图103D中所描述的。在步骤10420处，第一腔体内的、由经图案化的另一掩模暴露的多晶硅层和衬底的区域被蚀刻，以在第一腔体内形成第一腔体区域和第二腔体区域，如上文在图94‑图103D中所描述的。 [0137] 如所图示的，吸气剂层图案化以较少的拓扑来实现，并且吸气剂材料面积减小。 [0138] 现在参考图105‑图110A，示出了根据本实施例的第五方面的用于帽层的制造工艺。图105类似于图98，除了氧化物层434被设置在掩模412与多晶硅层432之间之外。现在参考图106，吸气剂层430被图案化，如上文所描述的。现在参考图107，氧化物层434和多晶硅层432使用光致抗蚀剂掩模来图案化，从而暴露在第一腔体和第二腔体(与加速度计和陀螺仪腔体相对应)内的衬底410以及暴露覆盖除气物质414的掩模412。现在参考图108，接合层 416被沉积并被图案化以覆盖支座区域内的支座，如上文所描述的。现在参考图109，掩模可被形成在接合层416、多晶硅层432、掩模412、吸气剂层430、以及腔体的表面上方。掩模可以被图案化以暴露分别与第一腔体区域424和第二腔体区域426相对应的衬底410。衬底410的暴露区域被蚀刻以分别形成第一腔体区域424和第二腔体区域426。现在参考图110A，覆盖除气物质414的掩模412被移除以暴露除气物质414。 [0139] 图110B‑图110D示出了根据本实施例的第五方面的MEMS器件层(1400、3600和5200)至帽层的接合。经图案化的多晶硅层432可以由于下面的氧化层而被路由到多个电信号路径，并且可以用作感测、屏蔽和致动电极。根据本实施例的第五方面的用于制造帽层的方法流与上述图104的方法流类似。 [0140] 如所图示的，吸气剂层图案化以较少的拓扑来实现，并且吸气剂材料面积减小。 [0141] 图111‑图120B示出了根据本实施例的第六方面的用于帽层的制造工艺。现在参考图111，IMD 442层被形成在衬底410上方。如上文所描述的，IMD 442层可以类似于其他IMD层。与上述其他工艺类似，HDP可以被沉积在IMD 442层的区域内以形成除气物质414。HDP可以在沉积之后通过CMP来图案化。掩模412(例如，包括SiN的钝化层)被沉积在IMD 442层和除气物质414上方，从而保护除气物质414免于在随后的制造处理步骤中被损坏。掩模412可被图案化以覆盖支座区域，如图112中所图示。现在参考图113，IMD 442的暴露部分可被蚀刻以形成腔体。现在参考图114，掩模在IMD 442上方形成并被图案化以形成凸部挡块区域。一旦暴露部分被蚀刻，就形成凸部挡块444，类似于如上文所描述的凸部挡块形成。此外，分别形成腔体428以及第一腔体区域424和第二腔体区域426。现在参考图115，多晶硅层432被沉积在掩模412和IMD 442层上方。多晶硅沉积由于多晶硅表面的粗糙度而改善了静摩擦。 现在参考图116，吸气剂层430被沉积在多晶硅层432上方。现在参考图117，吸气剂层430可被图案化，如上文所描述的。在该实施例中，经图案化的吸气剂层430分别覆盖第一腔体区域424和第二腔体区域426中的多晶硅层432。 [0142] 现在参考图118，多晶硅层432被图案化，类似于上文所描述的工艺。现在参考图119A，与支座相对应的接合层416被沉积并被图案化。现在参考图119B，第二腔体区域426内的区域可选地被蚀刻以暴露衬底410，以用于增加腔体体积，从而减小用于陀螺仪应用的腔体压力。现在参考图120A和图120B，覆盖图119A和图119B的除气物质414的掩模412被移除以暴露除气物质414。图120C‑图120E示出了根据本实施例的第六方面的MEMS器件层(1400、 3600和5200)至帽层的接合。经图案化的多晶硅层432可以由于下面的IMD层而被路由到多个电信号路径，并且可以用作感测、屏蔽和致动电极。 [0143] 图121A‑图121B示出了根据本实施例的第六方面的用于制造帽层的方法流。在步骤12102处，金属间电介质(IMD)层被沉积在衬底上方，如上文在图111‑图120E中所描述的。在步骤12104处，第一掩模在IMD层上方形成，如上文在图111‑图120E中所描述的。在步骤 12106处，第一掩模被图案化以形成经图案化的第一掩模，其中经图案化的第一掩模的第一暴露部分与被定位在第一支座区域与第二支座区域之间的第一腔体区域相关联，并且经图案化的掩模的第二暴露部分与被定位在第二支座区域与第三支座区域之间的第二腔体区 域相关联，并且其中经图案化的第一掩模覆盖第一支座区域、第二支座区域和第三支座区域，如上文在图111‑图120E中所描述的。在步骤12108处，IMD层的暴露部分基于经图案化的第一掩模被蚀刻，以在第一腔体区域内形成第一腔体并在第二腔体区域内形成第二腔体，并且进一步形成分别与第一支座区域、第二支座区域和第三支座区域相关联的第一支座、第二支座和第三支座，如上文在图111‑图120E中所描述的。在步骤12110处，第二掩模在经图案化的第一掩模上方并且进一步在IMD层的暴露部分上方形成，如上文在图111‑图120E中所描述的。在步骤12112处，第二掩模被图案化以形成经图案化的第二掩模，其中经图案化的第二掩模覆盖第一腔体内的、与第一凸部挡块相关联的区域以及第二腔体内的、与第二凸部挡块相关联的区域，并且其中经图案化的第二掩模进一步覆盖第一支座区域、第二支座区域和第三支座区域，如上文在图111‑图120E中所描述的。在步骤12114处，IMD的暴露部分基于经图案化的第二掩模被蚀刻，以形成第一凸部挡块和第二凸部挡块，如上文在图 111‑图120E中所描述的。在步骤12116处，经图案化的第二掩模被移除，如上文在图111‑图 120E中所描述的。在步骤12118处，多晶硅层在经图案化的第一掩模上方并且进一步在第一腔体和第二腔体以及第一凸部挡块和第二凸部挡块中被沉积，如上文在图111‑图120E中所描述的。在步骤12120处，吸气剂材料在多晶硅层上方形成。在步骤12122处，吸气剂材料被图案化以覆盖第一腔体内的多晶硅层的部分，如上文在图111‑图120E中所描述的。在步骤 12124处，暴露的多晶硅层被图案化，其中对多晶硅层图案化在覆盖第一凸部挡块和第二凸部挡块的同时暴露第一腔体和第二腔体内的IMD层的部分，如上文在图111‑图120E中所描述的。在步骤12126处，接合材料在第一支座区域、第二支座区域和第三支座区域上的多晶硅层上方形成，如上文在图111‑图120E中所描述的。 [0144] 如所图示的，吸气剂层图案化以较少的拓扑来实现，并且吸气剂材料面积减小。此外，多个电极(感测电极)在帽层中形成。 [0145] 图122‑图135A示出了根据本实施例的第七方面的用于帽层的制造工艺。现在参考图122，IMD 442层在衬底410上方形成，类似于上文。现在参考图123，类似于上述工艺，多个过孔446和凸部挡块444在IMD 442层内形成。现在参考图124，多晶硅层432被沉积在IMD 442层上方并且进一步被沉积在过孔446内从而接触衬底410。现在参考图125，吸气剂层430被沉积在多晶硅层432上方并被图案化，如图126中所图示以及如上文所描述的。 [0146] 现在参考图127，(例如，使用掩模)对多晶硅层432图案化，如上文所描述的。现在参考图128，另一IMD 448层被沉积以覆盖经图案化的多晶硅层432并且还覆盖IMD 442层。IMD 448层可以经历CMP工艺。应当领会的是，IMD层442和448可以类似于上文已经描述的IMD层。现在参考图129，钝化层450(例如，SiN)可以被沉积在IMD层448上方。 [0147] 现在参考图130A，掩模可以在钝化层450上形成并被图案化，以与除气物质414相对应。HDP可以被沉积在除气物质414中。HDP可以在沉积之后通过CMP来图案化。现在参考图130B，另一钝化层452被沉积在钝化层450上并且进一步被沉积在除气物质414上，以便保护除气物质414免于在随后的制造工艺中被损坏或被降级。 [0148] 现在参考图131，过孔454通过钝化层452形成，并且进一步通过IMD 448层形成，以暴露经图案化的多晶硅层432。应当领会的是，过孔可以通过形成掩模并对其图案化来形成。现在参考图132A，过孔452的内表面涂覆有诸如Ti或TiN之类的阻挡层456。过孔452可以例如用钨填充，并经过CMP工艺。阻挡层456也可以沉积在过孔452的顶面上。接合层416可以在过孔454和钝化层452上方形成并且随后被图案化，过孔454和钝化层452与支座区域内的支座相对应。 [0149] 现在参考图132B，示出了其中过孔454未涂覆有阻挡层456的替代实施例。现在参考图133，第一腔体区域和第二腔体区域中的钝化层452和IMD 448层被蚀刻以暴露多晶硅层432。现在参考图134，过孔458在第二腔体区域426内被蚀刻以用于增加腔体体积，从而减小用于陀螺仪应用的腔体压力。现在参考图135A，钝化层452被蚀刻以暴露除气物质414。现在参考图135B‑图135D，示出了根据本实施例的第七方面的MEMS器件层(1400、3600和5200)至帽层的接合。经图案化的多晶硅层432可以由于下面的IMD层而被路由到多个电信号路径，并且可以用作感测、屏蔽和致动电极。 [0150] 现在参考图135E，示出了形成MEMS层的MEMS器件层1400至帽层的接合。图136图示出根据本实施例的第七方面的MEMS层减薄和使接合焊盘开放。 [0151] 图137A‑图137B示出了根据本实施例的第七方面的用于制造帽层的方法流。在步骤13702处，第一金属间电介质(IMD)层被沉积在衬底上方，如上文在图122‑图136中所描述的。在步骤13704处，第一掩模在第一IMD层上方形成，如上文在图122‑图136中所描述的。在步骤13706处，第一掩模被图案化以形成经图案化的第一掩模，以覆盖第一IMD层的、在第一腔体区域内与第一凸部挡块相关联的区域并且覆盖第一IMD层的、在第二腔体区域内与第二凸部挡块相关联的区域，如上文在图122‑图136中所描述的。在步骤13708处，第一IMD层的暴露部分基于经图案化的第一掩模被蚀刻，以形成第一凸部挡块和第二凸部挡块，如上文在图122‑图136中所描述的。在步骤13710处，多晶硅层被沉积在第一IMD层、第一凸部挡块和第二凸部挡块上方，如上文在图122‑图136中所描述。在步骤13712处，吸气剂材料被沉积在多晶硅层上方，如上文在图122‑图136中所描述的。在步骤13714处，吸气剂材料被图案化以覆盖第一腔体区域内的多晶硅层的部分，如上文在图122‑图136中所描述的。在步骤13716处，第二掩模在多晶硅层和经图案化的吸气剂材料上方形成，如上文在图122‑图136中所描述的。在步骤13718处，第二掩模被图案化以形成经图案化的第二掩模，如上文在图 122‑图136中所描述的。在步骤13720处，多晶硅层的暴露部分被蚀刻以暴露下面的第一IMD层，如上文在图122‑图136中所描述的。在步骤13722处，第二IMD层在暴露的第一IMD层上方并且进一步在多晶硅层上方沉积，如上文在图122‑图136中所描述的。在步骤13724处，钝化层在第二IMD层上方形成，如上文在图122‑图136中所描述的。在步骤13726处，通过蚀刻穿过钝化层和第二IMD层并到达多晶硅层分别在第一支座区域、第二支座区域和第三支座区域中形成第一过孔、第二过孔和第三过孔，其中第一腔体区域处于第一支座区域与第二支座区域之间，并且其中第二区域处于第二支座区域与第三支座区域之间，如上文在图122‑图136中所描述的。在步骤13728处，第一过孔、第二过孔和第三过孔被填充，如上文在图 122‑图136中所描述的。在步骤13730处，接合材料被沉积在第一过孔、第二过孔和第三过孔上方，如上文在图122‑图136中所描述的。在步骤13732处，第三掩模在第一支座区域、第二支座区域和第三支座区域上方形成，如上文在图122‑图136中所描述的。在步骤13734处，基于第三掩模来蚀刻第二IMD层上方的、在第一腔体区域和第二腔体区域内的钝化层，从而暴露第二IMD层下方的多晶硅层，并且进一步暴露第一IMD层的部分并且形成与第一腔体区域相关联的第一腔体以及与第二腔体区域相关联的第二腔体，如上文在图122‑图136中所描述的。在步骤13736处，第三掩模被移除以暴露接合材料，如上文在图122‑图136中所描述的。 [0152] 如所图示的，吸气剂层图案化以较少的拓扑来实现，并且吸气剂材料面积减小。此外，多个电极(感测电极)在帽层中形成。 [0153] 本文中描述的实施例以非单片方式对用于MEMS层的制造工艺进行解耦。各实施例在衬底上制造多晶硅电极和/或多晶硅互连层，从而减少小丘效应并且消除创建开槽以用于解决小丘的需要。此外，各实施例利用多晶硅凸部挡块来减少静摩擦。此外，MEMS器件层中的支座形成通过将MEMS器件层形成在衬底上和/或在帽层上来消除，从而通过减少光致抗蚀剂池化来改善MEMS器件层光刻。 [0154] 在一些实施例中，MEMS器件层被接合至衬底。包括多晶硅材料的电极被形成，并且具有多晶硅层的凸部挡块被形成，从而减少小丘效应和静摩擦。接合焊盘可以被形成在MEMS器件层上。 [0155] 根据一些实施例，帽层被制造以用于与MEMS器件层接合。在一些实施例中，HDP被沉积在帽层中(例如，在具有高腔体压力的加速度计腔体中)以形成除气物质从而用于阻尼目的，而帽层的某些腔体表面(例如，具有低压的陀螺仪腔体)可以涂覆有吸气剂材料以稳定腔体压力。帽层还可以可选地包括类似于MEMS器件层的多晶硅电极以及利用多晶硅层的凸部挡块。 [0156] 应当领会的是，在一些实施例中，通过消除共晶键挤压而具有更严格的垂直间隙控制的附加优点。此外，实施例允许MEMS器件层与衬底光刻对准更紧密。此外，可以使用氧化物蚀刻停止层通过DRIE来释放MEMS器件层。应当领会的是，实施例还能够实现衬底与MEMS器件层之间的单侧锚定，从而减小器件大小。 |
||||||
QQ群二维码
意见反馈
意见反馈