| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 141 | 传感器装置和操作传感器装置的方法 | CN201980035695.8 | 2019-04-10 | CN112166313B | 2022-06-21 | 阿尔贝托·马乔尼; 威廉·弗雷德里克·阿德里亚努斯·贝斯林 |
| 一种传感器装置(10)，包括：压力传感器(12)，其实现为电容式压力传感器；电容至数字转换器(13)，其耦接至压力传感器(12)并实现为delta‑sigma模拟至数字转换器；以及参考电压发生器(32)，其具有用于接收控制信号(SC)的控制输入端和用于提供参考电压(VREF)的输出端(33)。参考电压发生器(32)的输出端(33)连接至电容至数字转换器(13)的输入端。参考电压发生器(32)被配置成根据控制信号(SC)来设置参考电压(VREF)的值。参考电压(VREF)的至少两个不同的值具有相同的符号和不同的量。 | ||||||
| 142 | 传感器电路 | CN202080075037.4 | 2020-12-18 | CN114641936A | 2022-06-17 | R.K.阿杜苏马利; R.托塔蒂尔; G.K.K.阿瓦卢尔; S.辛加马拉 |
| 包括传感器输入的传感器电路包括Δ‑Σ模数转换器。Δ‑Σ模数转换器包括开关电容器、共模电压源、参考电压源和开关网络。开关网络在第一时钟阶段中连接开关电容器以将其充电到和电压或差电压，并且在第二时钟阶段中连接开关电容器以将电荷转移到求和结点中。控制器响应于比较器输出来控制开关网络，以在第一时钟阶段中将开关电容器选择性地连接到共模电压和参考电压之一。传感器电路的实施方式在每个时钟周期转移电荷且具有低噪声和高灵敏度。 | ||||||
| 143 | 单比特sigma delta DAC电路 | CN202210398506.7 | 2022-04-15 | CN114640353A | 2022-06-17 | 梁骏; 叶丰; 王洪海; 陈余浪; 杨智健; 李俊立 |
| 本发明公开了单比特sigma delta DAC电路。本发明包括升采样滤波器、高阶单比特sigma delta调制器、1比特DAC电路和阈值生成模块，高阶单比特sigma delta调制器包括噪声成形滤波器和量化器。阈值生成模块包括单位时间信号高低电平转换次数统计器件、最大阈值限制器件和阈值调整器件。高低电平转换次数统计器件统计单位时间的量化器输出信号高低电平转换次数；最大阈值限制器件根据输入信号幅度确定最大阈值；阈值调整器件接收量化器输出信号高低电平转换次数和最大阈值，结合内置设定次数，将当前阈值输入量化器。本发明节约了电路成本，避免了引入的非线性误差，降低了1比特DAC的成本和实现难度。 | ||||||
| 144 | 用于电流数模转换器的电路和方法及转换器 | CN202111511835.X | 2021-12-06 | CN114629499A | 2022-06-14 | 马泰奥·达拉隆加; 弗朗切斯科·孔扎蒂 |
| 公开了一种用于电流数模转换器(DAC)的电路、用于操作电流DAC的方法和连续时间delta‑sigma转换器。该电路包括电流DAC，该电流DAC具有耦接至电流DAC输出端的电流开关网络、耦接在第一电源节点与电流开关网络之间的第一共源共栅电流源、耦接在第二电源节点与电流开关网络之间的第二共源共栅电流源、以及耦接在第一共源共栅电流源的第一共源共栅节点与第二共源共栅电流源的第二共源共栅节点之间的短路开关。 | ||||||
| 145 | 一种数据权重平均方法、系统及sigma-delta调制器 | CN202210270937.5 | 2022-03-18 | CN114614828A | 2022-06-10 | 刘铭扬; 李振明; 刘伟; 杨剑; 杜艳 |
| 本发明公开了一种数据权重平均方法、系统及sigma‑delta调制器，所述数据权重平均方法包括以下步骤：获取N比特量化器第k轮输出的数字信号D(k)，并转化为温度计码T(k)；基于获取的数字信号D(k)，计算获得第k轮循环移位的指针位置P(k)；基于计算获得的指针位置P(k)，对转化获得的温度计码T(k)进行循环移位，获得移位后的温度计码Tshift(k)；基于第k轮的数字信号D(k)、指针位置P(k)以及上一轮的指针位置P(k‑1)，对移位后的温度计码Tshift(k)进行半随机交换，输出半随机交换的温度计码。本发明可解决多比特量化器引入大规模数/模转换电容阵列的失配问题。 | ||||||
| 146 | 一种相噪抵消高带宽单点调制小数锁相环架构 | CN202210223949.2 | 2022-03-09 | CN114584137A | 2022-06-03 | 姚伟卓; 陈超; 苏晓东; 郭宇 |
| 本发明公开了一种相噪抵消高带宽单点调制小数锁相环架构，克服传统锁相环中调制器量化噪声恶化锁相环带内噪声的问题，进而拓展锁相环环路带宽，使锁相环可以应用于以VCO为调制源的单点调制。本发明在分频器(DIV)和鉴频鉴相器(PFD)之间插入一级时间数字转换器(DTC)，计算ΔΣ调制器输出与目标小数分频比的差值，通过运算量化为数字码，控制DTC对分频信号延时，有效抵消ΔΣ调制器的抖动，即克服传统锁相环中调制器的量化噪声恶化锁相环带内噪声的问题。本发明可用于拓展锁相环环路带宽，具有良好的应用价值。 | ||||||
| 147 | 面向Δ∑ADC的小信号处理低开销运算放大器 | CN202210226443.7 | 2022-03-09 | CN114584083A | 2022-06-03 | 谭瑾慧; 邝继顺; 胡星; 肖林 |
| 面向Δ∑ADC的小信号处理低开销运算放大器，涉及模拟集成电路技术领域，其包括晶体管级电路、偏置电压产生电路和输出CMFB，偏置电压产生电路为晶体管提供栅极电压，输出CMFB用于纠正差分晶体管的电流中的任何不匹配，晶体管级电路采用两级级联结构，第一级采用增益增强的折叠共源共栅结构和小的偏置电流以实现高增益并减小面积开销，第二级采用偏置电流源负载共源结构和大的偏置电流并应用大的过驱动电压以保证单位增益带宽及降低面积开销。本发明通过对运算放大器中晶体管级电路结构的改进，大大简化了版图布局，减少了面积浪费，解决了在高增益与单位增益带宽的前提下面积开销过大的问题。 | ||||||
| 148 | 用于助听器的差分Δ-Σ调制器 | CN202080069330.X | 2020-09-28 | CN114514699A | 2022-05-17 | N·O·努德森 |
| 一种差分Δ‑Σ调制器具有积分器(49)，该积分器(49)包括一对单端放大器(46、47)。差分Δ‑Σ调制器包括采样时钟(50)，该采样时钟(50)以预定的切换周期驱动第一可切换电容器配置(31)和第二可切换电容器配置(32)。第二可切换电容器配置(32)适于在切换周期的第一部分(P1)中在一对输出采样电容器(C3、C5)上对来自一对单端放大器(46、47)的相应输出进行采样，并且在切换周期的第二部分(P2)中用由一对输出采样电容器(C3、C5)采样的电压的平均电压对共模电容器(C4)充电。共模电容器(C4)两端的电压表示积分器(49)的共模电压。 | ||||||
| 149 | 用于检测传感器信号的sigma-delta调制器 | CN201810682864.4 | 2018-06-28 | CN109067401B | 2022-05-17 | 胡蓉彬; 胡刚毅; 李儒章; 王健安; 陈光炳; 王育新; 付东兵 |
| 本发明提供一种用于检测传感器信号的sigma‑delta调制器，包括：运算跨导放大器，用于检测待测信号并将其与VDAC之间差值放大转换成第一电流信号、第二电流信号；比较器，用于比较第一电流信号与第二电流信号各自之间的积分电压输出比较值；触发器，与比较器与时钟信号相连，用于锁存比较器的比较值；增减计数器，用于对比较器的输出结果计数并输出二进制数的累积值；二进制移位器，用于对累积值向右移两位；加法器，用于将锁存的比较值与移位的累积值相加输出累加值；DAC电路，用于对累加值数模转换输出电压VDAC。sigma‑delta调制器具有较高的灵敏度与精度，能够检测和量化传感器输出的微弱信号，由于其功耗极低，能实现传感器与传感器信号处理电路的单芯片集成。 | ||||||
| 150 | 宽带宽ADC电路 | CN202111324857.5 | 2021-11-10 | CN114465625A | 2022-05-10 | 任乃芊; R·S·M·毛瑞诺 |
| 宽带宽ADC电路，将电阻输入连续时间Σ‑ΔADC电路与具有开关电容器输入的第二ADC电路相结合。这两种ADC电路的组合可以实现易于驱动、无混叠、宽带宽、具有出色DC精度的ADC。 | ||||||
| 151 | 一种时钟校准方法、装置和设备 | CN202110247205.X | 2021-03-05 | CN114448441A | 2022-05-06 | 王毅; 王喜瑜; 张万春; 张哲; 翟瑞鑫; 张作锋; 袁静; 李登全; 郝维政; 赵磊 |
| 本申请实施例提供一种时钟校准方法、装置和设备，所述时钟校准方法包括：针对交织模数转换器ADC模块中的每个通道，基于当前模拟信号确定所述通道对应的当前数字信号类型；所述当前通道对应的数字信号是当前模拟信号经过该通道对应的ADC后得到的信号；确定该类型的当前数字信号对应的方差；基于所述当前数字信号对应的方差对所述通道对应的单通道ADC进行时钟校准。本申请实施例的技术方案实现利用较少的数据估计出时间误差的大小和方向，方法简单，功耗低。 | ||||||
| 152 | 一种基于自适应增量调制的模拟数字转换电路及设计方法 | CN202210037821.7 | 2022-01-13 | CN114401010A | 2022-04-26 | 杨少军; 高东兴 |
| 本发明涉及一种基于自适应增量调制的模拟数字转换电路及设计方法，该电路包括：求和电路，其用于对输入模拟信号与反馈信号进行比较并求差，得到误差信号；滤波电路，其包括至少两个零点和至少两个极点，用于接收所述误差信号；比较器，其与滤波电路连接，滤波电路的输出信号的和通过比较器进行判决；自适应增量编码器，其接收比较器的判决结果，根据该判决结果进行自适应增量编解码，得到与输入模拟信号对应的数字信号；以及数字模拟转换器，其将数字信号转换为模拟的反馈信号，该反馈信号输入到所述求和电路。本发明在控制环路中引入更多的零极点对，提高了对量化噪声的抑制。有效提高了调制器的信噪比，或者扩展系统模拟数字转换的有效带宽。 | ||||||
| 153 | 缩放式增量型模数转换方法及转换器 | CN202111610898.0 | 2021-12-27 | CN114285414A | 2022-04-05 | 蔡泽宇; 陈超 |
| 一种模数转换方法及缩放式增量型模数转换器，其中缩放式增量型模数转换器ADC包括一个用作粗转换器的逐次逼近型ADC和一个用作细转换器的二阶增量型ADC，其包括串联的两个积分器，每个积分器包括过零检测电路。方法中，设置两个控制信号φ1和φ2交替控制两个积分器的采样和积分，并根据每个积分器积分过程完成时产生的过零信号控制φ1有效和φ2有效的切换，通过两个积分器互相推动，使得φ1和φ2成为自定时的控制信号，并通过整体的时序设计控制粗转换过程和细转换过程的自定时执行。 | ||||||
| 154 | 热电堆阵列及其信号读出电路 | CN202011000325.1 | 2020-09-22 | CN114257242A | 2022-03-29 | 李琛; 王浩 |
| 本发明涉及一种热电堆阵列及其信号读出电路，所述热电堆阵列包括：多个传感器像素元；及读出电路，包括多路信号处理通道，每路信号处理通道包括：前置放大器，用于将传感器信号放大，前置放大器为单级放大器；模数转换器，输入端与所述前置放大器的输出端连接，模数转换器为delta‑sigma模数转换器；其中，每路信号处理通道用于对i个传感器像素元输出的传感器信号进行处理，大规模阵列中i为正整数且不大于所述热电堆阵列的传感器像素元数量开方后除以4。本发明有效降低了信号通道的噪声带宽，从而有效提升了信号处理通道的信噪比，有效提升了系统性能，热温度分辨率得以显著提升；同时因为频率降低，前置放大器和模数转换器的面积和功耗均可以显著降低。 | ||||||
| 155 | 电流数字转换器电路、光学前端电路、计算机断层扫描装置及方法 | CN202080056600.3 | 2020-08-20 | CN114208039A | 2022-03-18 | 茨里尼迪·库希克·卡纳盖尔拉梅什; 托马斯·弗勒利希 |
| 一种电流数字转换器电路，具有：积分放大器(IAmp)，其输入端(12)适于接收电流信号(Ip)，且输出端(13)适于提供电压信号(Vout)，该电压信号为电流信号(Ip)的积分的函数；量化器电路(Op2)，其输入端耦接到积分放大器(IAmp)的输出端(13)，且输出端(14)适于提供二进制结果信号(Scmp1)，该二进制结果信号为电压信号(Vout)与至少第一参考电压信号(Vref1)的比较的函数；数模转换器电路(Dac)，其根据二进制结果信号(Scmp1)以可切换的方式耦接到积分放大器(IAmp)的输入端(12)；以及受控电流源(CCS)，其经由第一开关(S1)耦接到积分放大器(IAmp)的输出端(13)，第一开关根据二进制结果信号(Scmp1)进行控制，以便将辅助电流(Iaux)供给到积分放大器(IAmp)的输出端(13)。 | ||||||
| 156 | 电流模式∑-Δ调制器及其操作方法、模数转换器和固态成像设备 | CN201680057814.6 | 2016-09-30 | CN108141224B | 2022-03-18 | 瓦丹·特卡乔夫 |
| 本发明涉及电流模式∑‑Δ调制器及其操作方法以及包括该电流模式∑‑Δ调制器的模数转换器和固态成像设备。该电流模式∑‑Δ调制器包括：输入节点；比较器，其将所述输入节点的电压与参考电压进行比较，并输出比较结果；积分电容器，其连接至所述比较器的输入；以及开关电容器电路，其在第一端处连接至所述输入节点、所述比较器的所述输入和所述积分电容器，并在第二端处连接至所述比较器的输出。所述电流模式∑‑Δ调制器是模数转换器的组件。根据本发明的电流模式∑‑Δ调制器对时钟抖动具有稳健性。 | ||||||
| 157 | 一种前馈式多位量化Σ-Δ调制器 | CN202111507878.0 | 2021-12-10 | CN114157304A | 2022-03-08 | 吴传奇; 龙善丽; 童紫平; 顾逸尘; 贺克军; 张慧 |
| 本发明公开了一种前馈式多位量化Σ‑Δ调制器，包括依次连接的四级积分器和一个多位量化器，多位量化器输出端通过依次串接的DEM逻辑单元和反馈DAC单元反馈到第一级积分器的输入端；最后一级积分器同时完成对其他积分器的前馈信号求和以及积分放大。本发明提出的前馈式多位量化Σ‑Δ调制器，最后一级积分器同时完成信号积分放大以及前馈信号求和，节省一有源加法器，降低电路设计复杂度以及节省功耗，而且能达到良好的性能。第一级积分器电路同时采用双采样和斩波稳定技术，其中斩波稳定技术能够有效降低低频噪声、补偿运放失调，双采样技术降低了运放的压摆率及单位增益带宽的设计要求，优化了电路的面积和功耗。 | ||||||
| 158 | 增量型模数转换器的输入缩放模块 | CN202111408835.7 | 2021-11-24 | CN114124099A | 2022-03-01 | 万海军; 韩兴成; 宋文星; 李健平 |
| 本发明揭示了增量型模数转换器的输入缩放模块，设置在二阶增量型模数转换器中，其差分输入电压 和的输出端分别设有数字缩放模块，数字缩放模块具备分数M/N过采样，M和N均为整数，M＜N，N为二阶增量型模数转换器总积分周期数P的约数。本发明通过输入缩放模块实现分数过采样从而缩放输入范围，避免电容缩小带来的热噪声 增加而降低ADC的精度。采用固定的采样电容值，避免了电容缩放或电阻分压时因失配而需要重新校正ADC的增益。采样时钟的数字控制既节省了芯片面积，也具有更大的灵活性与可编程性。分数过采样可以用来加权多个输入，同时共享采样电容，从而各自权重均不受电容失配的影响。 | ||||||
| 159 | 具有抖动的多级Σ-Δ模数转换器 | CN202110921806.4 | 2021-08-12 | CN114079471A | 2022-02-22 | R·S·M·毛瑞诺 |
| 本公开涉及具有抖动的多级Σ‑Δ模数转换器。提供了在多级ADC中实现减法抖动的技术。减法抖动涉及在第一节点处添加第一抖动信号并在第二节点(其可以与第一节点相同)处添加第二抖动信号，其中第一和第二抖动信号组合并且总和近似为零。通过在多级ADC中使用减法抖动，可以放宽ADC主回路中环路滤波器的裕量要求和主回路中反馈DAC的范围要求。 | ||||||
| 160 | 能够在传感器系统中使用的模拟前端电路 | CN202010822640.6 | 2020-08-14 | CN114079470A | 2022-02-22 | 斯特凡诺·彼得里; 迈克尔·托德·贝伦斯; 莫易昆; 阿舒托什·贾殷 |
| 在采样阶段期间，模拟前端电路将第一采样电容器的输入连接到模拟输入信号并将第二采样电容器的输入连接到参考信号，并且将第一保持电容器和第二保持电容器连接到接地。在部分跟踪阶段期间，所述第一采样电容器的输入连接到所述参考电压，并且所述第二采样电容器的所述输入连接到所述模拟输入信号。所述第一保持电容器连接到增益放大器的第一输出，并且所述第二保持电容器连接到所述增益放大器的第二输出。所述第一采样电容器的输出联接到放大器的第一输入，并且所述第二采样电容器的输出联接到所述放大器的第二输入。 | ||||||
QQ群二维码
意见反馈
意见反馈