| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 半导体器件及其制备方法 | CN202411107971.6 | 2024-08-13 | CN119029017A | 2024-11-26 | 李进一 |
| 本公开实施例提供一种半导体器件及其制备方法。半导体器件包括：基体层；种子层，位于基体层的一侧，种子层用于使得后续工艺形成的掺杂硅锗层具有压应力；掺杂硅锗层，位于种子层的背离基体层的一侧。本公开的技术方案，可以提高掺杂硅锗层与其它膜层之间的粘附力，避免在后续工艺中掺杂硅锗层与其它膜层之间出现分层现象，改善了掺杂硅锗层的凹坑缺陷，提高了产品良率。 | ||||||
| 2 | 半导体结构的制备方法和半导体结构 | CN202310436861.3 | 2023-04-19 | CN118870803A | 2024-10-29 | 杨孝东; 张磊; 黄俊杰; 潘旋; 崔接亚 |
| 本公开提供了一种半导体结构的制备方法和半导体结构，制备方法包括：提供衬底，衬底具有间隔设置的第一区和第二区；在第一区生长SiGe外延层；采用预配置的第一试剂对SiGe外延层的表面和第二区的表面进行处理，使SiGe外延层的表面形成第一保护层，使衬底的第二区的表面形成第二保护层；采用预配置的第二试剂对第一保护层和第二保护层进行处理，以去除第二保护层；形成具备第一保护层的SiGe外延层。本公开可以在PMOS器件制造过程中，有效保护SiGe外延层不被损耗，提高PMOS器件的载流子迁移率，进而提高PMOS器件的电学性能。 | ||||||
| 3 | 半导体器件和电接触件 | CN202410916084.7 | 2019-12-17 | CN118825061A | 2024-10-22 | 蒂姆·波特; 奥尔里克·舒马赫; 简·菲舍尔 |
| 本公开涉及用于分立半导体器件的电接触件结构以及制造电接触件结构的对应方法。电接触件包括第一金属层，其被配置和布置为接触半导体裸片的应变有源区；第二金属层，其被配置和布置为接触第一金属层；以及第三金属层，其被配置和布置为接触第二金属层。 | ||||||
| 4 | 制造半导体器件的方法和半导体器件 | CN201910697363.8 | 2019-07-30 | CN110783192B | 2024-05-24 | 郑兆钦; 陈奕升; 江宏礼; 陈自强 |
| 在制造半导体器件的方法中，在底部鳍结构上方形成鳍结构，其中包含Ge的第一半导体层和第二半导体层交替堆叠。增大第一半导体层中的Ge浓度。在鳍结构上方形成牺牲栅极结构。在鳍结构的源极/漏极区上方形成源极/漏极外延层。去除牺牲栅极结构。去除沟道区中的第二半导体层，从而释放其中Ge浓度增大的第一半导体层。在Ge浓度增大的第一半导体层周围形成栅极结构。本发明的实施例还涉及半导体器件。 | ||||||
| 5 | 形成硅锗锡层的方法和相关的半导体器件结构 | CN201810651690.5 | 2018-06-22 | CN109216158B | 2024-01-09 | N·巴尔加瓦; J·玛格蒂斯; J·托勒 |
| 公开了一种形成硅锗锡(SiGeSn)层的方法。所述方法可包括：在反应室内提供衬底，暴露衬底于包含四氯化锡(SnCl4)的预沉积前体脉冲，暴露衬底于包含氢化硅源、甲锗烷(GeH4)和四氯化锡(SnCl4)的沉积前体气体混合物，和在衬底的表面上方沉积硅锗锡(SiGeSn)层。还提供了半导体器件结构，其包含通过本公开的方法形成的硅锗锡(SiGeSn)层。 | ||||||
| 6 | 半导体器件及其制造方法 | CN201911205242.3 | 2019-11-29 | CN111261699B | 2023-12-12 | 乔治斯·威廉提斯; 荷尔本·朵尔伯斯; 马库斯·约翰内斯·亨里克斯·凡·达尔 |
| 一种半导体器件包括全环栅场效应晶体管(GAA FET)。GAA FET包括由第一半导体材料制成的沟道区，该沟道区设置在由第二半导体材料制成的底部鳍层上方，以及由第三半导体材料制成的源极/漏极区。第一半导体材料是Si1‑xGex，其中0.9≤x≤1.0，并且第二半导体材料是Si1‑yGey，其中y＜x并且0.3≤y≤0.7。本发明的实施例还涉及半导体器件的制造方法。 | ||||||
| 7 | 提升锗硅机台WPH的方法 | CN202310799969.9 | 2023-06-30 | CN116779421A | 2023-09-19 | 刘晓梅; 彭翔; 程器; 张婷; 唐小亮 |
| 本发明提供一种提升锗硅机台WPH的方法，所述方法包括：提供包括冗余有源层及冗余栅层的设计版图，其中，所述冗余有源层包括至少2个间隔排布的有源区图形，所述冗余栅层位于所述冗余有源层上，其包括多个间隔排列的栅极；减少所述栅极的密度，并将位于所述冗余有源层的所述有源区图形合并；于所述冗余有源层上添加锗硅层。通过本发明解决了现有的因SiGe图形密度较低导致机台产能受到影响的问题。 | ||||||
| 8 | 一种半导体器件及其制作方法 | CN202310682516.8 | 2023-06-09 | CN116632038A | 2023-08-22 | 张晨; 孙博韬; 徐妙玲; 修德琦; 韩丽楠; 林信南 |
| 本申请公开了一种半导体器件及其制作方法，半导体器件包括：相对键合固定的单晶硅晶圆和碳化硅晶圆，单晶硅晶圆与碳化硅晶圆之间具有第一绝缘层；碳化硅晶圆具有碳化硅外延层，碳化硅外延层具有相对的第一表面和第二表面，第一表面具有第一区域；单晶硅晶圆包括位于第一区域表面上的第一单晶硅区块；半导体器件包括第一MOS结构，第一MOS结构包括：位于第一区域表面内的第一源极；位于第一区域表面上的第一金属层，第一金属层与第一源极连接，且与第一单晶硅区块绝缘；位于第一区域表面上的第一栅极，第一单晶硅区块复用为第一MOS结构的第一栅极；位于碳化硅晶圆背离单晶硅晶圆一侧的第一漏极。 | ||||||
| 9 | 碳化硅半导体器件 | CN201910414124.7 | 2019-05-17 | CN110504298B | 2023-05-26 | T.巴斯勒; R.埃尔佩尔特; H-J.舒尔策 |
| 本公开内容涉及一种半导体器件（100,500），其具有：SiC半导体本体（102）以及在SiC半导体本体（102）的第一表面（104）上的第一负载端子（L1）。在SiC半导体本体（102）的与第一表面（102）相对的第二表面（106）上形成第二负载端子（L2）。该半导体器件（100,500）具有在SiC半导体本体（102）中的第一导电类型的漂移区（112）以及第二导电类型的第一半导体区（108），所述第一半导体区与第一负载端子（L1）电连接。漂移区（112）和第一半导体区（108）之间的pn结限定半导体器件（100，500）的电压截止强度。 | ||||||
| 10 | 一种突触晶体管及其制备方法 | CN201910899940.1 | 2019-09-23 | CN110610984B | 2023-04-07 | 李润伟; 叶俊雅; 高双; 郭鹏; 汪爱英 |
| 本发明提供一种突触晶体管及其制备方法，该突触晶体管包括绝缘衬底以及位于衬底上的沟道材料、源电极、栅电极和漏电极，构成平面三端型结构，沟道材料为非晶碳膜，在沟道区域与部分栅电极区域覆盖有固态电解质，该固态电解质包含对电子绝缘的有机物载体和可移动的离子。该突触晶体管具有高稳定性、低功耗等优点，有利于实现神经形态器件应用。并且，本发明采用在衬底上直接制备非晶碳膜而形成沟道，降低了制备难度，简化了制备工艺，可实现大规模集成突触晶体管，具有良好的应用价值。 | ||||||
| 11 | 半导体装置及其制作方法 | CN202110346601.8 | 2021-03-31 | CN114530484A | 2022-05-24 | 摩尔·沙哈吉·B; 李承翰; 张世杰; 林诗雅; 蔡仲恩; 刘致为 |
| 本揭露描述了一种半导体装置及其制作方法，半导体装置包括基板、该基板上的缓冲层及缓冲层上的堆叠的鳍式结构。缓冲层可以包括锗，且堆叠的鳍式结构可以包括具有锗及锡的半导体层。半导体装置进一步包括围绕半导体层的一部分的栅极结构及在缓冲层上并与半导体层接触的磊晶结构。磊晶结构包括锗及锡。 | ||||||
| 12 | 图形硅衬底-硅锗薄膜复合结构及其制备方法和应用 | CN202011276489.7 | 2020-11-16 | CN112382657B | 2022-03-18 | 张建军; 张结印 |
| 本发明提供一种图形硅衬底‑硅锗薄膜复合结构，其包括具有图形结构的硅衬底、位于所述硅衬底上的硅锗缓冲层、位于所述硅锗缓冲层上的硅锗/硅超晶格层，以及位于所述硅锗/硅超晶格层上的硅锗薄膜层，其中所述硅锗/硅超晶格层包括交替生长的硅锗层和硅层。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构的制备方法。本发明还提供一种本发明的图形硅衬底‑硅锗薄膜复合结构在应变硅器件中的应用。本发明提供的图形硅衬底‑硅锗薄膜复合结构，其穿透位错密度低且表面粗糙度低。基于所述硅锗薄膜层生长的应变硅器件，可有效减少缺陷对载流子的散射，从而提高载流子迁移率。 | ||||||
| 13 | 自对准锗硅HBT器件的制造方法 | CN201910098256.3 | 2019-01-31 | CN109887996B | 2022-03-08 | 周正良 |
| 本发明公开了一种自对准锗硅HBT器件的制造方法，本发明采用非选择性的低温锗硅外延生长，经过多次介质层淀积和回刻，形成抬高的外基区多晶硅侧墙，最终形成发射极多晶硅和基区多晶硅由侧墙隔离的自对准器件；和现有技术相比，用非选择性外延淀积在发射极窗口，回刻去除顶层多晶硅及降低侧面锗硅厚度，再形成内侧墙的工艺方法，这样就省去了使用选择性外延这步相对芯片制造厂较特殊的工艺，更适合量产。 | ||||||
| 14 | 半导体元件及其制作方法 | CN202010893467.9 | 2020-08-31 | CN114121660A | 2022-03-01 | 陈俊宇; 黄柏霖; 黄仲逸; 林耿任; 林钰书 |
| 本发公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一栅极结构于一基底上，然后形成多个凹槽于栅极结构两侧，形成一缓冲层于该等凹槽内，形成一第一线性主体层设于该缓冲层上，形成一第二线性主体层于该第一线性主体层上，形成一主体层于该第二线性主体层上，再形成一遮盖层于该主体层上。 | ||||||
| 15 | 一种三维应变Si双极结型晶体管及其制备方法 | CN202111113232.4 | 2021-09-23 | CN113838923A | 2021-12-24 | 周春宇; 李作为; 尚建蕊; 王冠宇; 徐超; 孙继浩; 关义春; 赵鸿飞 |
| 现有双极结型晶体管增益小特征频率小，并要求小尺寸化。本申请提供了一种三维应变Si双极结型晶体管，在第一方向上，包括依次设置的p型Si衬底、n+发射区、SiO2浅沟道隔离结构、SiO2层、鳍型半导体p型基区、SiGe应变外延层和n型集电区，第一方向为由衬底指向n型集电区的方向；鳍型半导体p型基区上设置有n型集电区；SiO2层上设置有发射极接触，SiGe应变外延层上设置有基极接触，P型集电区上设置有集电极接触；SiGe应变外延层对鳍型半导体p型基区和n型集电区同时施加单轴拉应力。电子迁移率增加，减小基区与集电区渡越时间，增加器件的特征频率。 | ||||||
| 16 | 一种应用于三维闪存的应变硅沟道及其制备方法 | CN201910315825.5 | 2019-04-19 | CN110148597B | 2021-10-08 | 缪向水; 钱航; 童浩 |
| 本发明属于半导体存储器领域，具体公开了一种应用于三维闪存的应变硅沟道及其制备方法，其中应用于三维闪存的应变硅沟道由Si原子与Ge原子构成；该应变硅沟道设置在用于构成三维闪存存储器的闪存存储串上，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上。本发明通过对沟道材料的具体组分及相应沉积工艺等进行改进，可解决现有技术中三维闪存存储器其沟道工艺存在的开态电流低，以及堆叠层数增加面临的驱动及器件均一性等难题，本发明利用应变硅技术进行垂直沟道的制备，可以有效提高沟道载流子迁移率并且弥补沟道掺杂引起的库伦相互作用。 | ||||||
| 17 | 一种碳化硅N沟道双极型功率器件的制备方法 | CN202110473075.1 | 2021-04-29 | CN113299552A | 2021-08-24 | 杨晓磊; 柏松 |
| 本发明公开了一种碳化硅N沟道双极型功率器件的制备方法，属于半导体器件领域。该方法首先通过在N型碳化硅衬底上依次生长P+外延层、N+缓冲层以及N‑漂移层，其次在该外延片上通过引入载流子寿命提升工艺，器件正面MOS制备工艺，器件背面衬底减薄工艺以及激光退火工艺，最终实现了碳化硅N沟道双极型功率器件的制备。该方法通过引入载流子寿命提升工艺，增强了该双极型功率器件的电导调制效应，有效降低了该器件的比导通电阻和导通损耗。同时该方法不仅避免了采用高阻P型碳化硅衬底材料，而且器件的正面制备工艺与MOSFET器件制备工艺相兼容，在节约成本的同时，风险更小，也更易于在工业上制备。 | ||||||
| 18 | 半导体器件及其制造方法 | CN202110486503.4 | 2021-04-30 | CN113224139A | 2021-08-06 | 白杰; 赵文礼 |
| 本申请实施例提供了一种半导体器件及其制造方法，该半导体器件包括衬底、SiGe外延层、保护层及PMOS栅极，该衬底的表面至少包括一个PMOS区域；SiGe外延层生长于衬底的表面，且位于PMOS区域；保护层覆盖于SiGe外延层的表面；PMOS栅极位于保护层的表面。即本申请通过在SiGe外延层的表面生成一保护层，可以在PMOS器件制造过程中，有效保护SiGe外延层表面不被损伤，提高PMOS器件的载流子迁移率，进而提升PMOS器件的电学性能。 | ||||||
| 19 | SiGe(:B):Ga层的形成 | CN202011179473.4 | 2020-10-29 | CN112928014A | 2021-06-08 | A·西卡韦; C·波瑞特 |
| 在第一方面，本发明涉及一种形成SiGe(:B):Ga层(40)的方法，该方法包括：(a)在含C的Ga前体存在下,在基材(10)上沉积SiGe(:B):Ga，从而形成SiGe(:B):Ga层(40)的第一部分(20)；和(b)在不存在含C的Ga前体的情况下，在第一部分(20)上沉积SiGe(:B)，从而形成SiGe(:B):Ga层(40)的第二部分(30)。 | ||||||
| 20 | 制造碳化硅器件的方法和在处置衬底中包括激光修改区带的晶片复合体 | CN202010381250.X | 2020-05-08 | CN111916348A | 2020-11-10 | R.鲁普; M.德拉吉西; T.F.W.赫希鲍尔; W.莱纳特; M.皮辛 |
| 公开了制造碳化硅器件的方法和在处置衬底中包括激光修改区带的晶片复合体。晶片复合体(900)包括处置衬底(100)、形成在处置衬底(100)的第一主表面(101)上的辅助层(200)、以及形成在辅助层(200)之上的碳化硅结构(320)。使处置衬底(100)经受激光辐照，其中，激光辐照沿着处置衬底(100)中的焦平面(105)修改晶体材料。焦平面(105)与第一主表面(101)平行。辅助层(200)被适配为阻止激光辐照在处置衬底(100)中可能生成的微裂纹(156)的传播。 | ||||||
QQ群二维码
意见反馈
意见反馈